JPS6345644A

JPS6345644A - マイクロプロセッサ

Info

Publication number: JPS6345644A
Application number: JP61189004A
Authority: JP
Inventors: Yasuyoshi Ootsu; 大津　耕慶
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-08-12
Filing date: 1986-08-12
Publication date: 1988-02-26
Also published as: JPH0426734B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は，Ｆ’Ａ（ファクトリーオートメーシ璽ン）な
どに用いられるマイクロプロセッサ（ＭＰＵ）に係り、
特にその演算部の機能テストを高速に行なうための回路
を内蔵したＭＰＵに関する。

（従来の技術）従来のＭＰＵは、その演算部（ＡＬＵ　）の機能テスト
を行なうためにテストプログラムを作ｇして実行する場
合、二種類の命令（転送命令と演算命令）を使用して行
なう必要があった。即ち、先ず転送命令を実行してＭＰ
Ｕ外部端子から演算データｔ−ＡＬＵに転送させ、久に
演算命令上実行してＡｄ、Ｕを動作させ、その演算結果
を再び転送命令によりＭＰＵの外部端子に出力させてい
る。そして、この出力を期待値と比較してＡＬＵ機能の
良否判定を行なっている。

上記したよりなＡＬＵ機能テストの命令実行時間は、命
令をデコードするサイクルと、テスト入力データを入力
するサイクルと、テスト出力データを出力するサイクル
との合計３サイクルを必要とする＠しかし、ＭＰＵが大規模になるにつれて、ＡＬＵの機能
が多くなると共にワードのビット数が多くなるので、入
ＬＵの機能テストの項目が増えている。

その結果、長大なテストベクトル（Ｔａ５ｋ　Ｖｉｃｔ
ｏｒ）を必要とし、テスト時間が長くなるなどの問題が
あった・（発明が解決しようとする問題点）本発明は、上記したようにＡＬＵの機能テストの所要時
間が長くなるという問題点を解決すべくなされたもので
、ＡＬＵの機能テストのためのテストベクトルが短かく
て済み、しかもＡＬＵの不良原因を入力で発見すること
が容易になる機能テストを行ない得るマイクロプロセッ
サを提供することを目的とする。

［発明の構成コ（問題点を解決するための手段）本発明のマイクロプロセッサは、ＡＬＵ機能テストの丸
めのテスト入力データの一部をプログラムカウンタある
いはスタックポインタなどの内蔵カウンタを利用して発
生するように構成してなることを特徴とする。

（作用）ＡＬＵ　ｅ＆能テストに際して、機能テスト制御信号を
入力し、内蔵カウンタの出力データをＡＬＵの一方の入
力として入力させることによりて、１回分のＡＬＵ機能
テストに対して幾つかの命令を組み合わせて使用する必
要がなくな９、従来よυも命令実行時間が短かくて済む
。

（実施例）以下、図面を参照して本発明の一５！施例を詳細に説明
する。

図は、アドレスバス１およびデータバス２とは独立にプ
ログラム用アドレスバス３およびプログラム用データバ
ス４を有する専用のＭＰＵの一部を示している。即ち、
５はプログラムカウンタ、６は命令レノスタ、７は命令
デコーダ、８はＷＵ　。

９はアキュムレータ、１０は無効命令（ＮＯＰ命令）発
生部、１ノはリセット信号線であり、これらはよく知ら
れているので、その詳細な説ｕＡｔ−省略する。

一方、２ノは第１の制ｉ！ｌｌＩ信号森、２２は第２の
制御信号線、３１〜３５は第１乃至第５のデータ選択回
路、２３は上記第２の制御信号ＭＡ２２に入力端が接続
されたインバータ、２４はトライステートデートであシ
、その入力端はＡＬＵ　９の出力端ＺＫ接続され、その
制御入力端は上記第１の制御信号線２１に接続され、そ
の出力端はデータバス２に接続されている。上記第１の
データ選択回路３１は、命令レソスタ６からの命令コー
ド入力Ａと無効命令発生部ｌＯからのＮＯＰコード入力
Ｂとを第１の制御信号ｌｌＩ２１からの制御入力Ｃの論
理レベルに応じて切換選択し、選択出力Ｙを命令デコー
ダ７に入力するものである。第２のデータ選択回路３２
は、プログラムカウンタ５からのアドレスデータ入力Ａ
とプログラム用データバス４からのデータ入力Ｂとを前
記インバータ２３からの制御入力Ｃに応じて切換選択す
るものである。第３のデータ選択回路３３は、プログラ
ムカウンタ５からのアドレスデータ入力Ａとプログラム
用データバス４からのデータ入力Ｂとを第２の制御信号
線２２からの制御入力Ｃに応じて切換選択するものであ
る。第４のデータ選択回路３４＃ｆ、、データバス２上
のデータである入力Ａと前記第２のデータ選択回路３２
の選択出力Ｙである入力Ｂとを第１の制御信号線２ノか
らの制御入力Ｃに応じて選択し、選択出力ＹをＡＬＵ　
＆の一方の入力Ｘとするものである。第５のデータ選択
回路３５は、第３のデータ選択回路３３の選択出力Ｙで
ある入力Ｂとデータバス２上のデータである入力Ａとｔ
−第１の制御信号線２ノからの制御入力Ｃに応じて選択
し、選択出力ＹをＡＬＵ　＆の他方の入力Ｙとするもの
である。この場合、各データ選択回路は、制御入力Ｃが
＠０”レベルのときに入力Ａを選択し、制御入力Ｃが１
１ルベルのときに入力Ｂを選択する。

次に、上記ＭＰＵの通常動作、　ＡＬＵ機能テスト動作
についてそれぞれ説明する。通常動作に際して、第１の
制御信号線２１は“０”レベル、第２の制御信号線２２
は＠ｌ”レベルに設定される。これによって、トライス
テートゲート２４は出力がノ）イインピーダンス状態に
なっており、第１　、第２　。

第４．第５のデータ選択回路３１，３２，３４゜３５は
それぞれ入力人を選択する状態、第３のデータ選択回路
３３は入力Ｂを選択する状態になっている。この状態で
、リセット信号ｉｌｌにリセット信号が印加されると、
プログラムカウンタ５はｒＯＪにリセットされ、あるい
は別途用意されたスタートベクトルアドレスがセットさ
れ、このプログラムカウンタ５の内容がプログラム用ア
ドレスバス３上に出力される。これと共にプログラム用
データバス４上には、上記プログラムカウンタ５の出力
アドレスに対応した命令コードが図示しないメモリから
入力され、この命令コードは命令レソスタ６に転送され
、この命令レソスタ６の内容は第１のデータ選択回路３
１を経て命令デコーダ７に取り込ｌれて解読され、上記
命令コードの命令内容が実行されてゆく、このときの命
令が転送命令ならば、アドレスバス１上に命令で示され
るアドレスを出力し、図示しないメモリとアキ為ムレー
タ９との間でデータバス２を通じてデータのやシとりを
行なう。また、上記命令が演算命令ならば、アキュムレ
ータ９とメモリからのデータをＡＬＵ　８で演算し、演
算結果をアキュムレータ９に残す。

一方、ＡＬＵ機能テストに際して、第１の制御信号ｆＦ
８２ｘが″１”レベル（ＡＬＵ機能テストモード）Ｋ設
定されると、トライステートゲート２４は動作状態にな
シ、第１．第４．第５のデータ選択回路３１，３４．３
５はそれぞれ入力Ｂを選択する状態になる。この状態で
、無効命令発生部１０からのＮＯＰ命令コーｒ出力が第
１のデータ選択回路３１を経て命令デコーダ７に取り込
まれて解読されると、プログラムカウンタ５はインクリ
メント（＋１）動作を行ない。この動作が繰り返し行な
われる。このとき、ＡＬＵ　８の一方の入力Ｘは第２の
データ選択回路３２の選択出力Ｙが第４のデータ選択回
路３４を経て入力し、ＡＬＵ　８の他方の入力Ｙは第３
のデータ選択回路３３の選択出力Ｙが第５のデータ選択
回路３５を経て入力する。この場合、第２の制御信号線
２２を予め１０°レベルに設定しておくと、第２のデー
タ選択回路３２はインバータ２３の出力“ｌ”レベルに
よっテプログラム用データバス４上のデータを選択して
ＡＬＵ８の入力Ｘとし、第３のデータ選択回路３３はプ
ログラムカウンタ５の出力データを選択してＡＬＵ　８
の入力Ｙとする。したがって、ＡＬＵ　＆は、プログラ
ム用データバス４からの入力データ（係数）に対して０
−ｎ（ｎＦｉプログラムカウンタ５の最大出力データ）
の変数に対応する演算結果を出力し、この出力データは
トライステートｆ−ト２４ｔ−経てデータバス２上に送
り出される。なお、上記第２の制御信号ｌＩ！Ａ２２を
予め＠ｌ°レベルに設定しておくと、第２のデータ選択
回路３２がプログラムカウンタ５の出力データを選択し
て、第３のデータ選択回路３３がプログラム用データバ
ス４上のデータを選択するので、ＡＬＵ８の入力Ｘとし
てプログラムカウンタ５の作る変数、ＡＬＵ８の入力Ｙ
としてプログラム用データバス４からの係数を入力させ
ることが可能でおる。

上記したようなＡＬＵ機能テスト動作によれば、データ
バス２上のＡＬＵ演算結果を期待値と比較してＡＬＵ機
能の良否を判定することができるものである。そして、
テスト動作に際して、命令デコーダ７　Ｋ　ＮＯＰ命令
を入力して命令デコード機能を停止させているので、ｌ
命令実行分の時間でＡＬＵ演其結果を出力することが可
能である。また、ＡＬＵ８のＸ入力またはＸ入力となる
アドレスカウンタ５の出力は＋１づつ変化しており、テ
ストプログラムにおける行番号とアドレスカウンタ５の
出力内容とをほぼ対応させておけば、ＡＬＵ演算結果に
ビット不良やキャリの転送不良、ゴロ−の転送不良等が
発生した場合にテストプロダラム上の該当個所（行番号
）を推測し易い（たとえばキャリの転送不良はプログラ
ムカウンタ５の出力内容が２ｎのときに生じることから
、テストプロダラム上の該当する行番号！ｉ２”付近で
あると推測できる）ので、ＡＬＵ８の不良原因を入力で
発見することが容易である。

なお、本発明は上記実施例に限らず、プログラムカウン
タ以外の内蔵カウンタ、たとえばスタックポインタを使
用して変数を発生させるようにしてもよい。この場合に
は、前記第２のデータ選択回路３２の入力Δおよび第３
のｒ−夕選択回路３３の入力人としてスタックポインタ
の出力データを入力させるよ５ＫＬ、ＡＬＵ機能機能テ
ストモード色きに前記ＮＯＰ命令に代えてスタックポイ
ンタを動作させる命令（たとえばＩ”ＵＳ）Ｉ命令）’
ｔ−Ｊｌのデータ選択回路３１の入力Ｂに入力させるよ
うにすればよい。また、上記実施例の専用ＭＰＵは、内
部データバスがプログラム用データ４とデータバス２と
に分離しているカニ、一般に汎用のＭＰＵは、プログラ
ム用データバスとデータバスとが共通となった内部デー
タバスでプログラム用データとデータとを時分割で取り
扱うようになっている。本発明は、上記汎用のＭＰＵＫ
通用してもＡＬＵ機能テストに際して命令デコード時間
金省略できるので、前記実施例とほぼ同様な効果が得ら
れる。

［発明の効果コ上述したように本発明のマイクロプロセッサによれば、
１回分のＡＬＵ機症テストで行なうために幾つかの命令
を組み合わせて使用する必要がなく、１回分のＡＬＵ演
算を従来例よりも短かい命令実行時間で実行させること
ができ、テストベクトルの長さが従来例における長さの
Ａ〜１／３に短かぐなり、テスト所要時間を著しく短縮
することができる。しかも、このようにＡＬＵ−機能テ
ストを高速化するために必要とする付加回路部分は少な
くて済み、チップコストを殆んど上昇させないで済む。

また、ＡＬＵの変数入力を一定量づつ変化させることが
でき、　ＡＬＵ不良があった場合にその不良内容を入力
で容易に発見することが可能になる。

【図面の簡単な説明】

図面は本発明のＭＰＵの一実施例の要部を示す構成説明
図である。２・・・データバス、３・・・プログラムカウンスパス
。４・・・プログラムデータバス、５・・・プログラムカ
ウンタ、７・・・命令デコーダ、８・・・ＡＬＵ、１０
・・・ＮＯＰ命令発生部、２１・・・第１の制御信号線
、２２・・・第２の制御信号線、３１〜３５・・・デー
タ選択回路。

Claims

【特許請求の範囲】

（１）演算部の機能テストに際して機能テスト制御信号
を入力することによって、演算部の一方の入力として内
部データバスから係数データを入力させると共に演算部
の他方の入力としてマイクロプロセッサ内蔵カウンタの
出力を変数データとして入力させ、演算部の出力を内部
データバス上に取り出すように制御する回路を有するこ
とを特徴とするマイクロプロセッサ。
（２）前記内蔵カウンタはプログラムカウンタであり、
前記機能テスト制御信号を入力することによって命令デ
コーダの入力として無効命令を入力させるように切り換
えるように制御することを特徴とする前記特許請求の範
囲第１項記載のマイクロプロセッサ。
（３）前記内蔵カウンタはスタックポインタであり、前
記機能テスト制御信号を入力することによって命令デコ
ーダの入力としてスタックポインタ動作命令を入力させ
るように制御することを特徴とする前記特許請求の範囲
第１項記載のマイクロプロセッサ。
（４）前記機能テストのときに演算部の出力を内部デー
タバス上に取り出す手段は、演算部の出力信号繰と内部
データバスとの間に挿入され、制御入力として前記機能
テスト制御信号が入力するトライステートゲートである
ことを特徴とする前記特許請求の範囲第１項記載のマイ
クロプロセッサ。
（５）前記演算部の２つの入力Ｘ，Ｙは、それぞれ通常
動作のためのデータと機能テスト動作のためのデータと
を機能テスト制御信号入力線の論理レベルに応じて選択
するデータ選択回路の選択出力が入力することを特徴と
する前記特許請求の範囲第１項記載のマイクロプロセッ
サ。