KR100186847B1 - 서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기 - Google Patents

서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기 Download PDF

Info

Publication number
KR100186847B1
KR100186847B1 KR1019950030242A KR19950030242A KR100186847B1 KR 100186847 B1 KR100186847 B1 KR 100186847B1 KR 1019950030242 A KR1019950030242 A KR 1019950030242A KR 19950030242 A KR19950030242 A KR 19950030242A KR 100186847 B1 KR100186847 B1 KR 100186847B1
Authority
KR
South Korea
Prior art keywords
data
bus
rom
internal
test
Prior art date
Application number
KR1019950030242A
Other languages
English (en)
Other versions
KR960011686A (ko
Inventor
히데키 스기모토
Original Assignee
가네꼬 히사시
닛폰 덴키주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키주식회사 filed Critical 가네꼬 히사시
Publication of KR960011686A publication Critical patent/KR960011686A/ko
Application granted granted Critical
Publication of KR100186847B1 publication Critical patent/KR100186847B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Information Transfer Systems (AREA)

Abstract

데이타 처리기는 서로가 분리되어 제공된 내부 데이타 버스와 명령어 패치 버스를 가진다. 데이타 판독 작동 모드가 지정될 때 내부 판독 전용 메모리에 저장된 데이타는 내부 데이타 버스와 명령어 페치 버스로 판독되고 이러한 버스의 데이타는 그들 사이의 일치와 외부로 전송된 비교 결과 신호를 체크하는 실행 장치에 의한 작용에 영향을 받는다.

Description

서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기.
제 1 도는 본 발명의 제 1 실시예에 따른 데이타 처리기를 도시하는 블록도.
제 2 도는 제 1 도에 도시된 바와 같은 데이타 처리기의 동작을 도시하는 타이밍도.
제 3 도는 본 발명의 제 2 실시예에 따른 데이타 처리기를 도시하는 블록도.
제 4 도는 제 3 도에 도시된 바와 같은 데이타 처리기의 동작을 도시하는 타이밍도.
제 5 도는 종래의 데이타 처리기를 도시하는 블록도.
제 6 도는 다른 종래의 데이타 처리를 도시하는 블록도.
제 7 도는 제 6 도에 도시된 바와 같은 데이타 처리기의 동작을 도시하는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
100 : 데이타 처리기 101 : 모든 스위칭 신호
102 : 명령어 시퀀서 103 : 프로그램 카운터
104 : 롬 105 : 출력 경로
106 : 내부 데이타 버스 107 : 외부 버스
108 : 제 1 실행 레지스터 109 : 출력 경로
110 : 내부 명령어 페치 버스 111 : 명령어 디코더
112 : 명령어 정렬기 113 : 즉치값/변위값 발생 메커니즘
114 : 제 2 실행 레지스터 115 : 연산 논리 장치
116 : 데이타 일치 신호 117 : 내부 어드레스 버스
118 : 실행부
본 발명은 데이타 처리기에 관한 것이며, 특히 판독 전용 메모리 롬(ROM)를 위해 서로 분리되어 제공되는 명령어 페치 버스와 데이타 버스를 단일 칩 데이타 처리기에 관한 것이다. 처리되어질 오퍼랜드 데이타와 명령어 코드를 포함하는 프로그램을 위한 내부롬이 있는 데이타 처리기에 있어서 롬 제작시에 롬안에 저장된 데이타가 옳은지 그른지를 체크해야만 한다. 상기 롬(ROM)으로부터의 데이타 판독 경로를 확실히 하는 것 또한 필요하다. 특히, 명령어 페치 버스와 내부 데이타 버스와 분리되어 제공되는 상기 타입의 데이타 처리기에서는 상기 롬(ROM)으로 부터의 상기 데이타 버스로의 출력 경로와 상기 롬(ROM)으로 부터 상기 페치 버스로의 출력 경로 양쪽을 체크해야만 한다.
제 5 도에 있어서, 상기 타입의 종래 데이타 처리기(500)는 내부 데이타 버스(504), 내부 명령어 페치 버스(506), 내부 어드레스 버스(510)가 서로 분리되어 제공되는 3개의 버스구조로 구성된다. 상기 데이타 처리기는 프로그램 카운터(501), 내부 롬(ROM)(502), 데이타 버스(504)에 연결된 외부 버스(505), 페치 버스(506)에 연결된 명령어 디코더(508), 디코더(508)에 연결된 실행 장치(EXU)(509)와 데이타 버스(504)를 더 포함한다.
상기 데이타 처리기(500)는 표준 작동 모드, 데스트 실행 모드, 롬-데이타 판독 모드로 구성된 세 작동 모드를 가진다. 표준 작동 모드에서는 상기 롬(ROM)(502)의 사용자 영역에 저장된 프로그램이 실행된다. 테스트 실행 모드에서는 상기 롬(ROM)의 테스트 영역에 저장된 테스트 프로그램이 각각의 회로 작동을 테스트 하기 위해 실행된다. 이러한 작동 모드 중 하나는 모드 스위칭 회로(도시하지 않음)에 의해 선택된다.
그러므로 상기 롬(502)의 내용을 체킹하는데 있어서, 상기 롬-데이타 판독 모드는 상기 프로그램 카운터(501)로 부터 상기 롬(502)에 순차적으로 어드레스를 공급하므로써 상기 롬(502)의 데아타를 판독하기 위해 선택되고 개시된다. 상기 롬(502)의 상기 데이타 판독은 상기 출력 경로(503)를 통해 상기 내부 데이타 버스(504)에 전송되고 상기 외부 버스(505)에도 또한 전송된다. 외부 버스(505)에 전송된 데이타는 외부에서 제공된 테스트 디바이스에 의해 예상되는 데이타와 비교된다. 이 시점에서 롬(502)으로 부터 내부 데이타 버스(504)로의 출력 경로(503)는 동시에 체크된다. 그러나 롬(507)은 체크되지 않는다. 그러므로 출력 경로(507)를 체크하기 위해서는 데이타 처리기는 다음에 롬(502)의 테스트 영역에 저장된 테스트 프로그램을 실행하기 위한 테스트 실행으로 된다. 실행 결과 데이타는 데스트 디바이스에 의해 기대치와 비교된다. 이러한 방식으로 테스트 프로그램의 명령어 코드가 바르게 판독되었는지 어쩐지를 출력 경로(507)를 포함하는 데이타 전송 경로를 체크하므로써 함께 결정될 수 있다.
제 6 도에서는 일본 공개 특허 출원 소하 제 64-15835호에 개시되어 있는 다른 데이타 처리기(600)가 도시된다. 상기 데이다 처리기(600)는 또한 내부 버스(604), 내부 페치 버스(606), 내부 어드레스 버스(612)로 구성된 3개의 버스 구조를 채용하고 프로그램 카운터(601) 내부 롬(602), 출력 경로(603), 외부 버스(605), 출력 경로(607), 명령어 디코더(611), 내부 어드레스 버스(612), 실행부(613)를 구비한다. 상기 실행부(613)는 제 1 실행 레지스터(608), 제 2 실행 레지스터(609), 연산 논리 장치(ALU)(610)를 구비하므로써 구성된다. 이러한 데이타 처리기(600)에서는 내장된 롬(602)을 체크하기 위해 상기 처리기가 롬 판독 모드로 세트되어 롬(602)의 데이타가 프로그램 카운터(601)에 의해 연속적으로 생산되는 어드레스에 기초해서 판독되며 제 7 도의 타이밍도에 도시된 바와 같이 출력 경로(603)를 통해 내부 데이타 버스(604)로 전송된다. 그러나 내부 데이타 버스(604)에 전송된 데이타는 외부 버스(605)에 출력되는 대신 실행부(613)안의 제 1 실행 레지스터(608)에 래치된다. 상기 기대치는 외부 버스(605)를 통해 외부로부터 판독되고 내부 데이타 버스(604)를 통해 제 2 실행 레지스터(609)에 래치된다. 이어서 제 1 실행 레지스터(608)의 데이타와 제 2 실행 레지스터(609)의 데이타는 연산 논리 장치(ALU)(610)에 의해 비교되고 비교 결과는 내부 데이타 버스(604)와 외부 버스(605)를 통해 외부로 출력된다. 외부 버스(605)의 데이타는 외부 테스트 디바이스에 의한 기대치와 비교된다. 따라서 내장된 롬(602)으로부터 내부 데이타 버스(604)로의 출력 경로(603)는 동시에 체크된다. 그러나 내장된 롬(602)으로부터 내부 페치 버스(606)로의 출력 경로(607)가 체크되지 않기 때문에 상기 테스트 작동 모드는 세트되고 제 5 도에 도시된 바와 같이 데이타 처리기(500)와 유사하게 개시된다.
특히 제 5 도에 도시된 바와 같은 종래 데아타 처리기의 경우와 유사하게 데이타 처리기는 출력 경로(607)를 체크하기 위해 테스트 실행 모드로 세트되고 상기 처리기는 표준 작동 모드와 유사한 방법으로 내장된 롬(602)의 테스트 영역에 앞서 테스트를 위해 저장된 테스트 프로그램을 실행하고 실행 시퀀스 동안 내부 페치 버스(606)에 연결된 외부 단자(도시되지 않음)의 상태가 외부 테스트 디바이스에 의해 기대치와 비교된다. 이러한 방식으로 테스트 프로그램의 명령어 코드가 바르게 읽혀지는지 결정되고 출력 경로(607)의 간접적 체크가 가능하다.
상기한 종래의 데이타 처리기에서 내장된 롬의 체크와 내장된 롬으로부터 내장된 롬 판독 모드의 내부 데이타 버스로의 출력 경로 체크 및 내장된 롬으로부터 테스트 실행모드의 내부 페치 버스로으 출력 경로 체크는 분리되어 실행되어야 하기 때문에 테스트 턴어라운드 시간(TAT)의 감축이 쉽지 않다는 문제점이 있다.
더우기 내장된 롬으로부터 내부 페치 버스로의 출력 경로의 체크가 내장된 롬의 테스트 영역에 내장된 테스트 프로그램의 명령어 코드의 실행에 의해 간접적으로 실행된다. 그러므로 내장된 롬으로부터 내부 페치 버스로 통과할 수 있는 데이타는 제한된 메모리 공간만 가지는 내장된 롬의 테스르 영역에 저장된 테스트 프로그램의 명령어 코드로 제한되어 데이타의 비트 패턴이 다양하게 제한되고 시험성이 나빠진다.
또한 내장된 롬에 테스트 영역을 확보하여 테스트 프로그램을 저장하는 것이 필요한데, 이는 내장된 롬의 공간을 증가시키거나 사용자 영역을 감소시키며 가격 대 성능비를 향상시키는데 문제점을 일으킨다. 그러므로 본 발명의 목적은 향상된 데이타 처리기를 제공하는 것이다.
본 발명의 다른 목적은 내부 데이타 버스와 명령어 패치 버스가 서로 분리되어 제공되는 데이타 처리기를 제공하고 내부 메모리와 데이타 버스 사이의 경로와 메모리와 상기 페치 버스 사이의 데이타 경로의 체크가 쉽게 실행되는 데이타 처리기를 제공하는 것이다.
본 발명에 따른 데이타 처리기는 명령어 코드와 오퍼랜드 데이타르 저장하는 롬과 같은 저장 수단과, 서로 분리되어 제공되는 페치 버스 및 데이타 버스와, 페치 버스와 데이타 버스의 데이타에 관한 동작을 실행하여 비교 결과를 외부에 공급하는 실행 장치를 구비하여 패치 버스와 데이타 버스 양쪽에 공급된다.
본 발명의 상기 및 다른 목적, 형태, 이점들은 첨부된 도면과 함께 취해진 본 발명의 상세한 다음 기재를 참조하므로서 더 명백해질 것이다.
제 1 도를 참조하면 본 발명의 제 1 실시예에 따른 데이타 처리기(100)는 단일 반도체 칩상에서 제조되며 그것의 작동 모드를 지시하는 모드 스위칭 신호(101)를 수신한다. 상기 처리기(100)는 실행될 명령어 코드가 저장되는 내부 롬(104)의 어드레스를 유지하기 위한 프로그램 카운터(103)와 명령어 코드의 저장과 오퍼랜드 데이타로 구성된 프로그램을 저장하는 사용자 영역만을 가지는 내부 롬(104)를 구비한다. 상기 롬(104)은 따라서 테스트 프로그램을 저장하기 위한 테스트 영역은 가지지 않는다. 상기 처리기(100)는 출력 경로(105)를 통해 롬(104)으로 부터 데이타를 읽는 내부 테이타 버스(106), 외부로 데이타 전송을 실행하는 외부 버스(107), 출력 경로(109)를 통해 롬(104)으로부터 데이타를 읽는 내부 명령어 페치 버스(110), 명령어 코드를 디코딩하는 명령어 디코더(111), 외부에 연산 논리 장치(ALU)(115)의 계산 결과 정보를 출력하는 데이타 신호(116), 내부적으로 사용될 어드레스를 전송하는 내부 어드레스 버스(117), 실행부(118)를 더 구비한다. 명령어 디코더(111)는 명령어 시퀀스를 제어하는 명령어 시퀀서(102), 명령어 코드를 정렬하므로써 명령어 코드를 유지하는 명령어 정렬기(112), 명령어 코드로부터 즉치값이나 변위 값을 발생시키는 즉치값/ 변위값 발생 메커니즘(이하에 즉치/변위 발생 메커니즘이라 약칭함)을 구비하므로써 구성된다.
상기 실행부(118)는 내부 데이타 버스(106)에 데이타를 유지하는 제 1 실행 레지스터(108), 명령어 디코더(111)의 출력 데이타를 유지하는 제 2 실행 레지스터(114), 제 1 실행 레지스터(106)와 제 2 실행 레지스터(114)로 부터의 데이타로 작동을 실행하는 연산 논리 장치(115)로 구성된다.
상기 모드 스위칭 신호(101)는 게이트를 경유하여 출력 경로(105)와 외부 버스(107)를 스위치할 수 있도록 세트된다. 또한 연산 논리 장치(115)로 부터 게이트를 경유한 내부 데이타로의 출력 경로를 바꿀 수 있도록 세트된다.
상기와 같은 구조로는 상기 데이타 처리기(100)는 표준 작동 모드와 롬-데이타 판독 모드(즉 테스트 실행 모드는 가지지 않음)만을 가지며 종래의 데이타 처리기와 유사한 모드 스위칭 회로(도시되지 않음)에 의해 이 두 모드사이를 스위칭할 수 있다.
다음으로 제 2 도의 타이밍도와 관련하여 작동에 관해 설명하겠다. 일단 롬(104)의 내용을 체크하기 위해 상기 처리기는 모드 스위칭 신호(101)를 액티브한 하이 레벨로 바꾸므로써 롬-데이타 판독 모드에 세트된다. 따라서 명령어 디코더(111)내의 명령어 시퀀서(102)는 명령어 정렬기(112)와 즉치/변위 발생 메커니즘(113)을 단어 길이의 즉치값/변위값을 발생시키는 명령어 코드의 실행 시간과 같은 상태로 고정시키므로써 내부 페치 버스(110)의 데이타가 있는 그대로 출력되는 스루 상태를 인식한다. 덧붙여서 모드 스위칭 신호(101)의 활성화로 출력 경로(105)와 외부 버스(107)는 출력 가능 상태로 세트되고 출력 경로(109)는 또한 명령어 시퀀서(102)를 경유하여 출력 가능 상태로 세트된다. 연산 논리 장치(115)로 부터 내부 데이타 버스(106)로의 출력 경로는 출력 가능 상태로 세트됨을 주목하여야 한다.
다음으로 제 2 도에서 어드레스 o→데이타 o→데이타 od→데이타 Oe 그리고 데이타 o1의 선으로 도시된 바와 같이 내장 롬 (104)의 데이타는 프로그램 카운터(103)에 의해 연속적으로 생산된 어드레스에 기초한 롬(104)으로 부터 판독되고 출력 경로(105)를 통해 내부 데이타 버스(106)에 전송되며 모드 스위칭 신호(101)에 의해 출력 가능 상태로 세트되는 외부 버스(107)에 출력된다. 내부 데이타 버스(106)의 데이타는 실행부(118)안의 제 1 실행 레지스터(108)에 래치된다.
반명에 제 2 도에서 타이밍도의 데이타 o→데이타 o1→데이타 o2의 선으로 의해 도시된 바와 같이 상기 롬(104)으로부터 판독된 데이타는 명령어 시퀀서(102)를 경유하여 모드 스위칭 신호(101)에 의해 출력 가능 상태로 세트된 출력 경로(109)를 통해 내부 페치 버스(110)로 전송되고, 명령어 디코더(111)내의 즉치/변위 발생 메커니즘(113)과 명령어 정렬기(112)를 통해 실행부(118)내의 제 2 실행 레지스터(114)에 래치된다. 이어서 연산 논리 장치(115)는 제 1 실행 레지스터(108)의 데이타와 제 2 실행 레지스터(114)의 데이타를 비교하여 데이타 일치 신호(116)를 외부에 제공된 테스티 디바이스에 출력한다. 신호(116)의 하이 레벨은 일치를 나타내고 반면에 로우레벨은 상기 실시예에서 불일치를 나타낸다.
상기 외부 테스트 디바이스는 외부 버스(107)로 출력된 데이타를 기대치와 비교하고 데이타 일치 신호(116)의 값과 기대치를 비교한다. 따라서 롬(104)으로 부터 내부 데이타 버스(106)로의 출력 경로(105)의 체크뿐만 아니라 기대치와 함께 내장 롬(104)에 저장괸 데이타의 일치가 체크된다. 즉, 롬(104)과 출력 경로(105,109)의 체크는 롬 판독 모드에서 단일 체크에 의해 동시에 실행될 수 있다. 제 1 실시예의 데이타 처리기에서 롬(104)의 데이타는 내부 데이타 버스(106)와 내부 페치 버스(110)에 동시로 판독되고 내부 데이타 버스(106)의 일치/불 일치 뿐만 아니라 내부 데이타 버스(106)의 데이타가 외부 버스(107)를 통해 외부로 출력되고 내부 페치 버스(110)의 데이타는 연산 논리 장치의 비교에 의해 결정된 바에 따라 데이타 일치 신호(116)와 같이 외부로 출력된다. 롬(104)으로 부터 내부 페치 버스(110)로의 출력 경로의 체크가 롬(104)과 롬(104)으로부터 내부 데이타 버스(106)으로의 출력 경로(105)의 체크와 동시에 실행되기 때문에 테스트 시간이 종래 데이타 처리기가 요구하는 테스트 실행 모드의 테스트 프로그램 실행을 제거하므로써 0으로 놓여질 수 있고 테스트 TAT는 롬 판독 모드의 체킹 시간을 종래 데이타 처리기의 체킹 시간의 1/3로 세트하므로써 과감하게 감소될 수 있다. 더우기 롬(104)의 모든 데이타가 내장된 롬(104)으로 부터 내부 페치 버스(110)로의 출력 경로(109)를 통과하므로 100%의 효과적인 장애 검출 요인 획득이 가능하다.
더더욱 롬(104)의 체크, 롬(104)으로 부터 내부 데이타 버스(106)로의 출력 경로 체크, 롬(104)으로 부터 내부 페치 버스(110)로의 출력 경로 체크가 기존 리소스에 회로를 조금 덧붙이므로써 동시에 실행될 수 있기 때문에 데이타 처리기의 칩 크기 증가가 최소화 될 수 있으며 그러므로써 비용 감소의 실질적 영향과 테스트 TAT의 감소와 함께 테스트의 효율에 매우 기여한다.
제 2 도에서 본 발명의 제 2 실시예에 따른 데이타 처리기(300)가 단일 반도체 칩상에 제조되고 데이타 처리기의 작동 모드를 지정하는 모드 스위칭 신호(301)를 수신한다. 상기 처리기(300)는 실행될 명령어 코드의 어드레스를 유지하는 프로그램 카운터(303), 데이타를 저장하기 위해 사용자 영역만 가지는 내부 롬(304)(즉 테스트 프로그램을 저장하는 테스트 영역은 가지지 않음), 출력 경로(305)를 통해 내장된 롬(304)으로 부터 데이타를 판독하는 내부 데이타 버스(306), 외부로 데이타를 전송하는 외부 버스(307), 출력 경로(309)를 통해 내장된 롬(304)으로 부터 데이타를 판독하는 내부 페치 버스(310), 명령어 코드를 디코딩하는 명령어 디코더(311), 연산 논리 장치(315)의 계산 결과에 의한 정보를 외부에 출력하는 데이타 일치 신호(316), 내부에 사용되는 어드레스를 전송하는 내부 어드레스 버스(317) 실행부(318), 테스트 시퀀서(319)를 구비한다.
명령어 디코더(311)는 명령어 시퀀스를 제어하는 명령어 시퀀서(302) 명령어를 정령하므로써 명령어 코드를 유지하는 명령어 정렬기, 명령어 코드로부터 즉치값과 변위값을 발생시키는 즉치값/변위값 발생 메커니즘(즉치/변위 발생 메커니즘)(313)을 구비하므로써 구성된다.
실행부(318)는 내부 데이타 버스(306)의데이타를 유지하는 제 1 실행 레지스터(308), 명령어 디코더(311)의 출력 데이타를 유지하는 제 2 실행 레지스터(311), 제 1 실행 레지스터(306)와 제 2 실행 레지스터(314)의 데이타로 작동을 실행하는 연산 논리를 구비하므로써 구성된다. 모드 스위칭 신호(301)는 출력 경로(305)와 게이트를 경유하는 외부 버스(306)를 스위치할 수 있도록 세트된다. 더우기 모드 스위칭 신호는 연산 논리 장치(315)로부터 게이트를 경유하여 내부 데이타 버스(306)로의 출력 경로를 스위치할 수 있도록 세트된다.
처리기(300)는 제 1 도에 도시된 바와 같은 데이타 처리기(100)와 유사한 표준 작동 모드와 내장된 롬 판독 모드(즉 테스트 실행 모드는 가지지 않음)만을 가지며 그들 사이의 스위칭은 모드 스위칭 회로(도시되지 않음)에 의해 실행될 수 있다. 제 1 도에 도시된 바와 같은 데이타 처리기(100)와 대조적으로 상기 데이타 처리기(300)에서는 롬(304)으로 부터 판독된 데이타를 출력하고 외부 테스트 디바이스로 하여금 상기 데이타를 기대치와 비교하도록 하는 대신 상기 기대치가 외부 버스(307)를 통해 제 1 실행 레지스터(308)에 판독된다. 다음으로 연산 논리 장치(315)에 의한 제 1 실행 레지스터(308)의 데이타와 제 2 실행 레지스터(314)의 데이타 비교 결과는 일치/불일치 정보를 주는 데이타 일치 신호(316)와 같이 외부에 알려진다. 따라서 외부 테스트 디바이스는 그것의 기대치와 함께 데이타 일치 신호(316)를 비교하므로써 체크를 실행한다.
다음으로 제 4 도의 타이밍도를 참조하여 상기와 같이 구성된 데이타 처리기의 제 2 실시예의 작동이 기재된다.
우선 롬(304)의 체크에서 상기 모드 스위칭 신호(301)는 처리기를 롬-데이타 판독 모드로 세트하는 모드 스위칭 회로에 의해 활성화된다. 그 다음 상기 명령어 디코더(311)안의 명령어 시퀀서(302)는 상기 처리기를 단어 길이의 즉치 값/변위 값을 발생시키는 명령어 코드를 실행할 때와 유사한 상태로 명령어 정렬기(312)와 즉치/변위 발생 메커니즘(313)를 고정시킴으로써 있는 그대로 내부 페치 버스(310)의 데이타를 출력하는 스루 상태로 세트한다. 더우기 모드 스위칭 신호(301)의 활성화에 의해서 출력 경로(305)가 출력 가능 상태로 세트되고 외부 버스(307)는 입력 가능 상태로 세트되며 출력 경로(309)는 또한 명령어 시퀀서(302)를 경유하여 출력 가능 상태로 세트된다. 또한 테스트 시퀀서(319)는 출력 경로(305)와 외부 버스(307)를 번갈아 열고 닫으므로써 외부로부터의 기대치와 내장된 롬(304)의 데이타를 내부 데이타 버스(306)에 번갈아 판독하도록 가동되고 제어된다. 여기서 연산 논리 장치(315)로 부터 내부 데이타 버스(306)로의 출력 경로는 출력 불가능 상태로 세트된다.
다음으로 제 4 도의 타이밍도의 어드레스 o→데이타 o→데이타 od→데이타 o1의 선으로 도시된 바와 같이 내장된 롬(304)의 데이타는 프로그램 카운터(303)에 의해 연속적으로 생산될 어드레스에 기초하여 판독되고 출력 경로(305)를 통해 내부 데이타 버스(306)에 전송되며 제 1 실행 레지스터(308)에 래치된다. 다른 한편 제 4 도의 타이밍도의 데이타 o→데이타 oi→데이타 o2의 선에 의해 보여진 바와 같이 내장된 롬(304)으로 부터 판독된 데이타는 명령어 시퀀서(302)를 경유하여 모드 스위칭 신호(301)에 의해 출력 가능 상태로 세트된 출력 경로(309)를 통하여 내부 페치 버스(310)에 전송되고, 실행부(318)내의 제 2 실행 레지스터(314)에서 래치될 명령어 디코더(311)의 즉치/변위 발생 메커니즘(313)과 명령어 정렬기(312)를 통과한다.
이어서 연산 논리 장치(315)는 제 1 실행 레지스터(308)의 데이타와 제 2 실행 레지스터(314)의 데이타를 비교하고 제 4 도의 타이밍도의 데이타 o1 과 데이타 o2→결과 o의 선에 의해 도시된 바와 같이 예를 들어, 데이타가 일치하면 하이 레벨로 일치하지 않으면 로우 레벨로 세트 시키므로써 데이타의 일치/불 일치에 관해 외부 테스트 디바이스에 통지한다.
외부 테스트 디바이스는 데이타 일치 신호(304)값과 그것의 기대치를 비교한다. 그렇게 하므로서 롬(304)에 저장된 데이타의 일치와 그들의 기대치를 체크할 수 있게되고 내장된 롬(304)로 부터 내부 데이타 버스(306)로의 출력 경로(305)와 내장된 롬(304)로부터 내부 페치 버스(310)로의 출력 경로(309)의 체크 실행이 가능해진다.
즉, 내장된 롬(304), 출력 경로(305, 309)의 체크가 내장된 롬 판독 모드의 단일 체크에 의해 동시에 실행될 수 있다.
제 2 실시예의 데이타 처리기에서 내장된 롬(304)의 데이타는 내부 데이타 버스(306)와 내부 페치 버스(310)에 동시 판독되고 내장된 롬(304)의 데이타의 기대치는 연산 논리 장치(315)에 의한 비교 결과와 내부 데이타 버스(306)의 데이타와 내부 페치 버스(310) 데이타의 일치/ 불일치를 데이타 일치 신호(316)처럼 외부에 출력하도록 외부 버스(307)를 통해 외부 데이타 버스(306)에 판독된다. 그렇게 하므로써 내장된 롬(304)과 내장된 롬(304)으로 부터 내부 데이타 버스(306)로의 출력 경로(305)의 체크와 동시에 내장된 롬(304)으로 부터 내부 페치 버스(310)로의 출력 경로(309)의 체크 실행이 가능하고 그래서 롬(304)의 데이타가 외부로 직접 취해지지 않으므로 데이타 보호 유지의 관점에서 유리하다. 따라서 종래 데이타 처리기가 요구하는 테스트 실행 모드의 테스트 프로그램 실행을 제거하므로써 테스트 시간을 0으로 두는 것이 가능하고 두 상태에 의한 롬(304)의 한 데이타의 데이타 비교 완성과 롬 판독 모드의 체킹 시간을 종래 데이타 처리기의 경우의 1/3로 세트하므로써 테스트 TAT 를 과감하게 줄일 수 있다. 또한 데이타 처리기의 제 1 실시예의 경우와 유사하게 롬(304)의 모든 데이타는 롬(304)의 모든 데이타는 롬(304)으로 부터 내부 페치 버스(310)로의 출력 경로를 통과하여 100%의 효과적인 실행 검출 요인을 획득할 수 있다. 또한 데이타 프로세서의 제 1실시예의 경우와 유사하게 롬(304), 롬(304)로 부터 내부 데이타 버스(306)로의 출력 경로(305), 롬(304)으로 부터 내부 페치 버스(310)로의 출력 경로(309)의 체크를 동시해 실행할 수 있다. 데이타 처리기의 칩 사이즈의 증가를 이러한 방식으로 막을 수 있기 때문에 테스트 TAT 의 단축과 함께 비용 감축의 실제적 효과와 테스트의 효율을 매우 향상시킬 수 있다. 상술한 바와 같이 명령어 코드와 처리 데이타로 구성된 프로그램 정보를 저장하는 저장 수단과 상기 저장 수단으로 부터 처리 데이타를 판독하는 데이타 버스에서 분리되어 있는 저장 수단으로부터 명령어 코드를 판독하는 페치 버스를 가지는 데이타 처리기에 있어서 본 발명에 따른 상기 데이타 처리기는 저장 수단으로 부터 페치 버스와 데이타 버스에 동일한 프로그램 정보를 동시에 판독하는 수단과 연산 장치에 의한 비교 결과를 외부에 통지하는 수단이 제공된다. 그러므로 저장 수단의 체크와 저장 수단으로 부터 데이타 버스로의 판독 경로의 체크와 저장 수단으로부터 페치 버스로의 판독 경로의 체크를 동시에 실행할 수 있고 본 발명의 데이타 처리기는 테스트 프로그램을 제거하고 종래 데이타 프로세서가 필요로 하는 시간의 1/3로 테스트 시간을 과감하게 줄여 테스트 TAT 를 단축하므로써 종래 데이타 처리기가 요구하는 테스트 실행 모드에 있어서의 테스트 프로그램 실행을 위한 테스트 시간 파기 효과를 갖는다. 또한 명령어 코드와 처리 데이타로 구성된 프로그램 정보를 저장하는 저장 수단을 가지고 저장 수단으로부터 처리 데이타를 판독하는 데이타 버스에서 분리된 저장 수단으로부터 명령어 코드를 판독하는 페치 버스를 가지는 데이타 처리기에 있어서, 본 발명의 데이타 처리기는 저장 수단으로 부터 페치 버스로 프로그램 정보를 판독하는 수단과 임의로 데이타를 외부로부터 데이타 버스에 입력하는 수단과, 페치 버스와 데이타 버스의 정보의 각 단편들을 입력하는 연산 장치와 연산 장치에 의한 비교 결과를 외부에 통지하는 수단을 가진다. 또한 저장 수단의 모든 데이타는 저장 수단으로부터 페치 버스로의 판독 경로를 통과하여 100%의 효과적인 장애 검출을 실행할 수 있다. 또한 저장 수단과 저장 수단으로부터 데이타 버스로의 판독 경로와 저장 수단으로부터 페치 버스로의 판독 경로의 체크를 동시에 실행할 수 있다. 그러므로 테스트 TAT 를 단축하므로써 비용 감축의 실제적 효과와 테스트의 효율이 매우 높을 것이며 따라서 데이타 프로세서의 칩 사이즈 증가를 최소화할 수 있다. 본 발명이 특정한 실시예를 참조하여 기재되었더라도 상기는 제한된 상식에서 파악되어지지는 않을 것이다. 본 발명의 다른 실시예 뿐만 아니라 개시된 실시예의 다양한 변형을 본 발명의 기재를 참조로 당업자에게 확연해질 것이다. 따라서 추가된 청구범위가 본 발명의 전정한 범위내에서의 어떤 변형이나 실시예를 다룰 것이 고찰된다.

Claims (3)

  1. 데이타 처리기에 있어서, 데이타 저장 수단과, 데이타 버스와, 상기 내부 버스로 부터 분리되어 제공되는 명령어 버스와, 상기 저장 수단으로부터 판독된 데이타를 상기 데이타 버스와 상기 명령어 버스에 전송하는 전송 수단과, 상기 명령어 버스와 상기 데이타 버스에 연결되어 데이타에 관한 동작을 실행하고 동작 결과 신호를 발생하는 실행 수단을 구비하는 것을 특징으로 하는 데이타 처리기.
  2. 데이타 처리기에 있어서, 데이타 저장 수단과, 서로 분리되어 제공되는 제 1 및 제 2 버스와, 상기 저장 수단으로 부터 판독된 데이타를 상기 제 1 버스에 전송하는 전송 수단과, 외부로부터의 데이타를 상기 제 2 버스에 전송하는 수단과, 상기 제 1 버스 및 제 2 버스의 데이타에 대한 동작을 실행하고 동작 결과 신호를 외부에 발생하는 실행 수단을 구비하는 것을 특징으로 하는 데이타 처리기.
  3. 제 2 항에 있어서, 상기 저장 수단으로부터의 데이타를 상기 제 2 버스에 전송하는 수단을 더 구비하는 것을 특징으로 하는 데이타 처리기.
KR1019950030242A 1994-09-12 1995-09-12 서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기 KR100186847B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-243295 1994-09-12
JP6243295A JP2581018B2 (ja) 1994-09-12 1994-09-12 データ処理装置

Publications (2)

Publication Number Publication Date
KR960011686A KR960011686A (ko) 1996-04-20
KR100186847B1 true KR100186847B1 (ko) 1999-05-15

Family

ID=17101720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030242A KR100186847B1 (ko) 1994-09-12 1995-09-12 서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기

Country Status (5)

Country Link
US (2) US5706423A (ko)
EP (1) EP0701210B1 (ko)
JP (1) JP2581018B2 (ko)
KR (1) KR100186847B1 (ko)
DE (1) DE69511019T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581018B2 (ja) * 1994-09-12 1997-02-12 日本電気株式会社 データ処理装置
FR2825490A1 (fr) * 2001-05-29 2002-12-06 Koninkl Philips Electronics Nv Dispositif de validation d'un circuit integre
US7318169B2 (en) * 2002-05-15 2008-01-08 David Czajkowski Fault tolerant computer
US7237148B2 (en) 2002-09-05 2007-06-26 David Czajkowski Functional interrupt mitigation for fault tolerant computer
JP2004185060A (ja) * 2002-11-29 2004-07-02 Renesas Technology Corp マイクロコンピュータ
DE10302287A1 (de) * 2003-01-22 2004-08-12 Micronas Gmbh Speichervorrichtung für eine Multibus-Architektur
US7260742B2 (en) * 2003-01-28 2007-08-21 Czajkowski David R SEU and SEFI fault tolerant computer
CN100545804C (zh) * 2003-08-18 2009-09-30 上海海尔集成电路有限公司 一种基于cisc结构的微控制器及其指令集的实现方法
US7930683B2 (en) * 2006-03-31 2011-04-19 Sap Ag Test automation method for software programs
KR100803690B1 (ko) * 2006-08-10 2008-02-20 삼성전자주식회사 전기적- 기계적 비휘발성 메모리 장치 및 그 제조 방법.
CN101178644B (zh) * 2006-11-10 2012-01-25 上海海尔集成电路有限公司 一种基于复杂指令集计算机结构的微处理器架构
US8381071B1 (en) * 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3009945A1 (de) * 1979-03-15 1980-09-18 Nippon Electric Co Integrierter, logischer schaltkreis mit funktionspruefung
JPS5730016A (en) * 1980-07-31 1982-02-18 Hitachi Ltd Interface controlling system
US4510603A (en) * 1981-05-26 1985-04-09 Burroughs Corporation Testing system for reliable access times in ROM semiconductor memories
JPS5886648A (ja) * 1981-11-18 1983-05-24 Mitsubishi Electric Corp トレ−ス装置
JPS6048545A (ja) * 1983-08-26 1985-03-16 Nec Corp マイクロコンピユ−タ
IT1184054B (it) * 1985-03-25 1987-10-22 Cselt Centro Studi Lab Telecom Unita di controllo di microprogramma autocollaudante con rilevazione in linea degli errori in tecnologia mos
US4677586A (en) * 1985-06-04 1987-06-30 Texas Instruments Incorporated Microcomputer device having test mode substituting external RAM for internal RAM
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
JPH0646387B2 (ja) * 1987-07-10 1994-06-15 日本電気株式会社 マイクロコンピユ−タ
US4989180A (en) * 1989-03-10 1991-01-29 Board Of Regents, The University Of Texas System Dynamic memory with logic-in-refresh
US5471487A (en) * 1994-04-26 1995-11-28 Unisys Corporation Stack read/write counter through checking
JP2581018B2 (ja) * 1994-09-12 1997-02-12 日本電気株式会社 データ処理装置

Also Published As

Publication number Publication date
JPH0883220A (ja) 1996-03-26
DE69511019D1 (de) 1999-09-02
KR960011686A (ko) 1996-04-20
US5706423A (en) 1998-01-06
EP0701210B1 (en) 1999-07-28
JP2581018B2 (ja) 1997-02-12
US5958074A (en) 1999-09-28
EP0701210A2 (en) 1996-03-13
EP0701210A3 (en) 1996-09-04
DE69511019T2 (de) 2000-02-24

Similar Documents

Publication Publication Date Title
US5212693A (en) Small programmable array to the on-chip control store for microcode correction
JP4215393B2 (ja) 集積回路の修復方法
EP0996057B1 (en) Data processor with an instruction unit having a cache and a ROM
KR100186847B1 (ko) 서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기
US6591378B1 (en) Debug controller in a data processor and method therefor
US6289445B2 (en) Circuit and method for initiating exception routines using implicit exception checking
US6145074A (en) Selecting register or previous instruction result bypass as source operand path based on bypass specifier field in succeeding instruction
US5771377A (en) System for speculatively executing instructions using multiple commit condition code storages with instructions selecting a particular storage
US6189093B1 (en) System for initiating exception routine in response to memory access exception by storing exception information and exception bit within architectured register
GB2154034A (en) Microcomputer with software protection
US5742801A (en) Microprocessor to which additional instructions are added and instructions addition method thereof
US11830547B2 (en) Reduced instruction set processor based on memristor
US5410660A (en) System and method for executing branch on bit set/clear instructions using microprogramming flow
JP2806075B2 (ja) マイクロコンピュータ
US6003141A (en) Single chip processor with externally executed test function
US6990569B2 (en) Handling problematic events in a data processing apparatus
US4924469A (en) Semiconductor integrated circuit device
US6233675B1 (en) Facility to allow fast execution of and, or, and test instructions
JP2511151B2 (ja) デ―タ処理装置
JPH0267979A (ja) 半導体回路
JPH08137823A (ja) エミュレータ専用ワンチップマイクロコンピュータ
JPH1124923A (ja) マイクロプロセッサ
KR100318315B1 (ko) 원칩마이크로컴퓨터
JP3524240B2 (ja) 並列命令処理装置
JP2579817B2 (ja) マイクロプロセッサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee