JPH1124923A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 高級言語で記述したプログラムの１つの構文
である多分岐判断機構は、機械語ではプログラム容量が
増大し、実行速度が低下する。 【解決手段】 Ｃ言語で記述された１つのｃａｓｅ文は
アセンブリ言語に変換されても比較条件分岐命令１つで
実行し、機械語では、１つのオペコード（各命令を識別
するコード）と二つのオペランド（定数値と分岐先のア
ドレス）の計三つのコードに変換される。従って、従来
技術に比べて、１つのｃａｓｅ文につき１つのコードが
削減され、プログラム容量の増大とそれに伴う実行速度
の低下を緩和できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、メモリ容量の削
減および実行速度の向上を図るマイクロプロセッサに関
するものである。

【０００２】

【従来の技術】図１はＣ言語の構文の一例を示すプログ
ラムチャート、図６は従来のマイクロプロセッサにより
図１に示したＣ言語の構文をアセンブリ言語に変換した
場合を示すプログラムチャート、図７は図６に示したア
センブリ言語の処理を示すフローチャートである。

【０００３】次に動作について説明する。高級言語を用
いてワンチップマイコンのプログラム開発を行う際のデ
メリットで大きいものは、プログラム容量の増大とそれ
に伴う実行速度の低下である。高級言語で記述したプロ
グラムは、コンパイラを用いてアセンブリ言語のプログ
ラムに変換され、その後機械語に変換されてからマイク
ロプロセッサに受け渡され実行される。コンパイラと
は、高級言語の各構文を、機械的に各マイクロプロセッ
サ固有であるアセンブリ言語の命令に置き換えるプログ
ラムであり、従って、初めからアセンブリ言語で記述さ
れたプログラムよりも高級言語で記述されたプログラム
の方が命令数は多くなり、プログラム容量は増大する。

【０００４】高級言語で記述したプログラムで、プログ
ラム容量の増大しやすい構文の１つに多分岐判断機構が
ある。それをＣ言語で記述した場合［ｓｗｉｔｃｈ〜ｃ
ａｓｅ〜］文で表される。この構文は、ある式が複数の
定数値の１つと一致しているかどうかをテストし、それ
に応じて分岐するものである。図１に示すように記述し
て用いられる。 （ステップＳＴ１−１）：比較対象となる変数を示す。 （ステップＳＴ１−２）：変数と定数値１を比較し、一
致する場合は文１を実行、一致しない場合は文１を実行
せずに次のｃａｓｅ文で示される比較を行う。 （ステップＳＴ１−３，１−４）：変数と定数値２、ま
たは変数と定数値３を比較し、どちらかが一致する場合
は文２を実行、２数とも一致しない場合は文２を実行し
ない。

【０００５】従来のマイクロプロセッサにおいては、定
数値と比較した結果により処理を分ける場合に、比較命
令と条件分岐命令の２つの命令が必要であった。従っ
て、Ｃ言語の構文の１つである［ｓｗｉｔｃｈ〜ｃａｓ
ｅ〜］文をアセンブリ言語に変換する際には、定数値を
示すｃａｓｅ文の個数だけの比較命令および条件分岐命
令を要した。図１で示したＣ言語の構文を、従来の汎用
的なマイクロプロセッサのもつアセンブリ言語に変換し
て得られたプログラムを図６に示す。また、図６に示し
たアセンブリ言語の処理を図７に示す。

【０００６】（ステップＳＴ４−２）：ＣＭＰ（ＣｏＭ
Ｐａｒｅの略）命令は、比較命令であり、オペランド１
（この場合は“変数”）とオペランド２（この場合は
“定数値１”）の値を比較し、２値が等しければマイク
ロプロセッサのもつフラグがセットされる。 （ステップＳＴ４−３）：ＪＥＱ（Ｊｕｍｐ ＥＱｕａ
ｌ ｚｅｒｏの略）命令は、条件分岐命令であり、フラ
グがセットされている場合は、“ｌａｂｅｌ１”に分岐
する。 （ステップＳＴ４−４）：ＣＭＰ命令は、オペランド１
（この場合は“変数”）とオペランド２（この場合は
“定数値２”）の値を比較し、２値が等しければマイク
ロプロセッサのもつフラグがセットされる。 （ステップＳＴ４−５）：ＪＥＱ命令は、フラグがセッ
トされている場合は、“ｌａｂｅｌ２”に分岐する。 （ステップＳＴ４−６）：ＣＭＰ命令は、オペランド１
（この場合は“変数”）オペランド２（この場合は“定
数値３”）の値を比較し、２値が等しければマイクロプ
ロセッサのもつフラグがセットされる。 （ステップＳＴ４−７）：ＪＥＱ命令は、フラグがセッ
トされている場合は、“ｌａｂｅｌ２”に分岐する。 （ステップＳＴ４−８）：“ｌａｂｅｌ１”は、“変
数”と“定数値１”の値が等しければ実行するプログラ
ム（“文１”）を記述している。 （ステップＳＴ４−９）：“ｌａｂｅｌ２”は、“変
数”と“定数値２”または“定数値３”の値が等しけれ
ば実行するプログラム（“文２”）を記述している。

【０００７】

【発明が解決しようとする課題】従来のマイクロプロセ
ッサは以上のように構成されているので、図６に示した
ような汎用的なプログラムでは、例えばＣ言語で記述し
た１つのｃａｓｅ文をアセンブリ言語に変換した場合、
比較命令（ＣＭＰ）１つと条件分岐命令（ＪＥＱ）１つ
の計２つの命令となる。その２つの命令は機械語では、
２つのオペコード（命令を認識するコード）と３つのオ
ペランド（上記の例では、変数が格納されているレジス
タまたはメモリと定数値と分岐先のアドレス）をもつ。
従って、命令２つと、変数が格納されているレジスタま
たはメモリ、比較する定数値、分岐先を示すコードが比
較回数分必要であるため、プログラム容量が増大し、実
行速度が低下するなどの課題があった。

【０００８】この発明は上記のような課題を解決するた
めになされたもので、新たなアセンブリ言語命令を加え
ることで、少ない機械語に変換し、プログラム容量の増
大を抑え、メモリ容量を削減すると共に、実行速度の低
下を抑えることができるマイクロプロセッサを得ること
を目的とする。

【０００９】

【課題を解決するための手段】請求項１記載の発明に係
るマイクロプロセッサは、比較条件分岐命令に基づいて
１つのレジスタまたはメモリに格納されている値と１つ
の定数値との比較を行い、それら値および定数値が一致
した場合にその比較条件分岐命令に示されたアドレスに
分岐する制御手段を備えたものである。

【００１０】請求項２記載の発明に係るマイクロプロセ
ッサは、制御手段に、比較条件分岐命令を解読するデコ
ード回路と、そのデコード回路からの解読結果を受け取
り、マイクロプロセッサ内での比較条件分岐命令の実行
の処理手順を示したマイクロプログラムまたはランダム
ロジックが構成されたマイクロＲＯＭとを備えたもので
ある。

【００１１】請求項３記載の発明に係るマイクロプロセ
ッサは、複数比較命令に基づいて１つのレジスタまたは
メモリに格納されている値と複数の定数値との比較を行
い、それらの値と複数の定数値のうちのどれかが一致し
た場合に、その結果をフラグに反映させる制御手段を備
えたものである。

【００１２】請求項４記載の発明に係るマイクロプロセ
ッサは、制御手段に、複数比較命令を解読するデコード
回路と、そのデコード回路からの解読結果を受け取り、
マイクロプロセッサ内での複数比較命令の実行の処理手
順を示したマイクロプログラムまたはランダムロジック
が構成されたマイクロＲＯＭとを備えたものである。

【００１３】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による一
例としてＣ言語の構文の一例を示すプログラムチャー
ト、図２はこの発明の実施の形態１によるマイクロプロ
セッサにより図１に示したＣ言語の構文をアセンブリ言
語に変換した場合を示すプログラムチャート、図３は図
２に示したアセンブリ言語の処理を示すフローチャート
である。この発明の実施の形態１によるマイクロプロセ
ッサは、比較，条件分岐の命令を１つの命令で実行する
比較条件分岐命令を備え、その比較条件分岐命令は、オ
ペランド１で指定したレジスタまたはメモリに格納され
ている値とオペランド２で指定された定数値とを比較し
て、この２値が等しければオペランド３で指定されたア
ドレスへ分岐するものである。また、この発明の実施の
形態１によるマイクロプロセッサは、比較条件分岐命令
を解読するデコード回路と、その解読結果を受け取り、
マイクロプロセッサ内での比較条件分岐命令の実行の処
理手順を示したマイクロプログラムまたはランダムロジ
ックが構成されたマイクロＲＯＭとを備えた制御手段か
ら成るものである。

【００１４】次に動作について説明する。高級言語で記
述したプログラムで、プログラム容量の増大しやすい構
文の１つに多分岐判断機構がある。それをＣ言語で記述
した場合、［ｓｗｉｔｃｈ〜ｃａｓｅ〜］文で表され
る。この構文は、ある式が複数の定数値の１つと一致し
ているかどうかをテストし、それに応じて分岐するもの
である。図１に示すように記述して用いられる。 （ステップＳＴ１−１）：比較対象となる変数を示す。 （ステップＳＴ１−２）：変数と定数値１を比較し、一
致する場合は実行、一致しない場合は文１を実行せずに
次のｃａｓｅ文で示される比較を行う。 （ステップＳＴ１−３，１−４）：変数と定数値２、ま
たは変数と定数値３を比較し、どちらかが一致する場合
は文２を実行、２数とも一致しない場合は文２を実行し
ない。

【００１５】従来のマイクロプロセッサにおいては、定
数値と比較した結果により処理を分ける場合に、比較命
令と条件分岐命令の２つの命令が必要であった。従っ
て、Ｃ言語の構文の１つである［ｓｗｉｔｃｈ〜ｃａｓ
ｅ〜］文をアセンブリ言語に変換する際には、定数値を
示すｃａｓｅ文の個数だけの比較命令および条件分岐命
令を要した。図１で示したＣ言語の構文を、比較条件分
岐命令（ＪＣＭＰ）を使用し、アセンブリ言語に変換し
て得られたプログラムを図２に示す。また、図２に示し
たアセンブリ言語の処理を図３に示す。

【００１６】（ステップＳＴ２−２）：ＪＣＭＰ命令
は、比較条件分岐命令であり、オペランド１（この場合
は“変数”）の値とオペランド２（この場合は“定数値
１”）の値を比較し、２値が等しければオペランド３
（この場合は“ｌａｂｅｌ１”）が示すアドレスに分岐
する。 （ステップＳＴ２−３）：ＪＣＭＰ命令は、比較条件分
岐命令であり、オペランド１（この場合は“変数”）の
値とオペランド２（この場合は“定数値２”）の値が等
しければ、オペランド３（この場合は“ｌａｂｅｌ
２”）が示すアドレスに分岐する。 （ステップＳＴ２−４）：ＪＣＭＰ命令は、比較条件分
岐命令であり、オペランド１（この場合は“変数”）の
値とオペランド２（この場合は“定数値３”）の値が等
しければ、オペランド３（この場合は“ｌａｂｅｌ
２”）が示すアドレスに分岐する。 （ステップＳＴ２−５）：“ｌａｂｅｌ１”は、“変
数”と“定数値１”の値が等しければ実行するプログラ
ム（“文１”）を記述している。 （ステップＳＴ２−６）：“ｌａｂｅｌ２”は、“変
数”と“定数値２”または“定数値３”の値が等しけれ
ば実行するプログラム（“文２”）を記述している。

【００１７】以上のように、この実施の形態１によれ
ば、Ｃ言語で記述された１つのｃａｓｅ文はアセンブリ
言語に変換されても比較条件分岐命令１つで実行し、機
械語では、１つのオペコード（各命令を識別するコー
ド）と３つのオペランド変数が格納されているレジスタ
またはメモリと（定数値と分岐先のアドレス）の計４つ
のコードに変換される。従って、従来技術に比べて、１
つのｃａｓｅ文につき１つのオペコードが削減され、プ
ログラム容量の増大とそれに伴う実行速度の低下を緩和
できる。

【００１８】実施の形態２．図４はこの発明の実施の形
態２によるマイクロプロセッサにより一例として図１に
示したＣ言語の構文をアセンブリ言語に変換した場合を
示すプログラムチャート、図５は図４に示したアセンブ
リ言語の処理を示すフローチャートである。この発明の
実施の形態２によるマイクロプロセッサは、レジスタま
たはメモリに格納されている１つの値に対して複数の定
数値を同時に比較する複数比較命令を備え、その複数比
較命令は、オペランド１で指定されたレジスタまたはメ
モリに格納されている値と、以降に続く複数のオペラン
ドで指定された定数のうちのどれかが等しければ、フラ
グをセットする命令である。また、この発明の実施の形
態２によるマイクロプロセッサは、複数比較命令を解読
するデコード回路と、その解読結果を受け取り、マイク
ロプロセッサ内での複数比較命令の実行の処理手順を示
したマイクロプログラムまたはランダムロジックが構成
されたマイクロＲＯＭとを備えた制御手段から成るもの
である。

【００１９】次に動作について説明する。図１で示した
Ｃ言語の構文を、複数比較命令としてＷＣＭＰを使用
し、アセンブリ言語に変換して得られたプログラムを図
４に示す。また、図４に示したアセンブリ言語の処理を
図５に示す。

【００２０】（ステップＳＴ３−２）：ＣＭＰ命令は、
比較命令であり、オペランド１（この場合は“変数”）
の値とオペランド２（この場合は“定数値１”）の値を
比較し、２値が等しければフラグがセットされる。 （ステップＳＴ３−３）：ＪＥＱ（Ｊｕｍｐ ＥＱｕａ
ｌ ｚｅｒｏの略）命令は、条件分岐命令であり、フラ
グがセットされている場合は、“ｌａｂｅｌ１”に分岐
する。 （ステップＳＴ３−４）：ＷＣＭＰ命令は、複数比較命
令であり、オペランド１（“変数”）の値とオペランド
２（“定数値２”）が等しいか、またはオペランド１
（“変数”）の値とオペランド３（“定数値３”）が等
しければフラグがセットされる。 （ステップＳＴ３−５）：ＪＥＱ命令は、条件分岐命令
であり、フラグがセットされている場合は、“ｌａｂｅ
ｌ２”に分岐する。 （ステップＳＴ３−６）：“ｌａｂｅｌ１”は、“変
数”と“定数値１”の値が等しければ実行するプログラ
ム（“文１”）を記述している。 （ステップＳＴ３−７）：“ｌａｂｅｌ２”は、“変
数”と“定数値２”または“定数値３”の値が等しけれ
ば実行するプログラム（“文２”）を記述している。

【００２１】以上のように、この実施の形態２によれ
ば、Ｃ言語で記述された複数のｃａｓｅ文で示される定
数値に対して処理が同一であった場合に、複数比較命令
１つと条件分岐命令１つの計２命令で実行できる。従っ
て従来技術では、２つの命令（比較命令、条件分岐命
令）と変数を格納しているレジスタまたはメモリ、比較
する定数値、分岐先を示すコードが全て比較回数分必要
であったが、この実施の形態２では、比較回数にかかわ
らず２つの命令（複数比較命令，条件分岐命令）と変数
が格納されているレジスタまたはメモリ、比較個数分の
定数値、分岐先を示すコードのみであり、プログラム容
量を削減できる。

【００２２】

【発明の効果】以上のように、請求項１記載の発明によ
れば、比較条件分岐命令に基づいて１つのレジスタまた
はメモリに格納されている値と１つの定数値との比較を
行い、それら値および定数値が一致した場合にその比較
条件分岐命令に示されたアドレスに分岐する制御手段を
備えるように構成したので、プログラム容量の増大とそ
れに伴う実行速度の低下を緩和できる効果がある。

【００２３】請求項２記載の発明によれば、制御手段
に、比較条件分岐命令を解読するデコード回路と、その
デコード回路からの解読結果を受け取り、マイクロプロ
セッサ内での比較条件分岐命令の実行の処理手順を示し
たマイクロプログラムまたはランダムロジックが構成さ
れたマイクロＲＯＭとを備えるように構成したので、プ
ログラム容量の増大とそれに伴う実行速度の低下を緩和
できる効果がある。

【００２４】請求項３記載の発明によれば、複数比較命
令に基づいて１つのレジスタまたはメモリに格納されて
いる値と複数の定数値との比較を行い、それら値と複数
の定数値のうちのどれかが一致した場合に、その結果を
フラグに反映させる制御手段を備えるように構成したの
で、プログラム容量の増大とそれに伴う実行速度の低下
を緩和できる効果がある。

【００２５】請求項４記載の発明によれば、制御手段
に、複数比較命令を解読するデコード回路と、そのデコ
ード回路からの解読結果を受け取り、マイクロプロセッ
サ内での複数比較命令の実行の処理手順を示したマイク
ロプログラムまたはランダムロジックが構成されたマイ
クロＲＯＭとを備えるように構成したので、プログラム
容量の増大とそれに伴う実行速度の低下を緩和できる効
果がある。

【図面の簡単な説明】

【図１】 多分岐判断機構を、一例としてＣ言語の構文
で記述したプログラムチャートである。

【図２】 この発明の実施の形態１によるマイクロプロ
セッサにより図１に示したＣ言語の構文をアセンブリ言
語に変換した場合を示すプログラムチャートである。

【図３】 図２に示したアセンブリ言語の処理を示すフ
ローチャートである。

【図４】 この発明の実施の形態２によるマイクロプロ
セッサにより図１に示したＣ言語の構文をアセンブリ言
語に変換した場合を示すプログラムチャートである。

【図５】 図４に示したアセンブリ言語の処理を示すフ
ローチャートである。

【図６】 従来のマイクロプロセッサにより図１に示し
たＣ言語の構文をアセンブリ言語に変換した場合を示す
プログラムチャートである。

【図７】 図６に示したアセンブリ言語の処理を示すフ
ローチャートである。

【符号の説明】

ＳＴ２−２〜２−４ 比較条件分岐命令、ＳＴ３−４
複数比較命令。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 １つの命令で比較および条件分岐を行う
   比較条件分岐命令を受け取り、その比較条件分岐命令に
   基づいて１つのレジスタまたはメモリに格納されている
   値と１つの定数値との比較を行い、それら値および定数
   値が一致した場合にその比較条件分岐命令に示されたア
   ドレスに分岐する制御手段を備えたマイクロプロセッ
   サ。
2. 【請求項２】 制御手段は、比較条件分岐命令を受け取
   り、その比較条件分岐命令を解読するデコード回路と、
   そのデコード回路からの解読結果を受け取り、マイクロ
   プロセッサ内での前記比較条件分岐命令の実行の処理手
   順を示したマイクロプログラムまたはランダムロジック
   が構成されたマイクロＲＯＭとを備えたことを特徴とす
   る請求項１記載のマイクロプロセッサ。
3. 【請求項３】 １つの命令で複数の値と比較する複数比
   較命令を受け取り、その複数比較命令に基づいて１つの
   レジスタまたはメモリに格納されている値と複数の定数
   値との比較を行い、それら値と複数の定数値のうちのど
   れかが一致した場合に、その結果をフラグに反映させる
   制御手段を備えたマイクロプロセッサ。
4. 【請求項４】 制御手段は、複数比較命令を受け取り、
   その複数比較命令を解読するデコード回路と、そのデコ
   ード回路からの解読結果を受け取り、マイクロプロセッ
   サ内での前記複数比較命令の実行の処理手順を示したマ
   イクロプログラムまたはランダムロジックが構成された
   マイクロＲＯＭとを備えたことを特徴とする請求項３記
   載のマイクロプロセッサ。