KR100471137B1

KR100471137B1 - 단축된 레지스터 클리어 인스트럭션 실행 사이클을 갖는 데이터처리 장치

Info

Publication number: KR100471137B1
Application number: KR1019970057481A
Authority: KR
Inventors: 이학민; 이재점
Original assignee: 삼성전자주식회사
Priority date: 1997-10-31
Filing date: 1997-10-31
Publication date: 2005-06-07
Also published as: KR19990035648A

Abstract

본 발명은 데이터 처리 장치(Data Processor)에 관한 것으로, 구체적으로는 단축된 레지스터 클리어 인스트럭션(Register Clear Instruction) 실행 사이클(Excution Cycles)을 구비하는 데이터 처리 장치에 관한 것으로, 클리어 레지스터 동작을 위한 가상 레지스터(70)를 구비하여 클리어 레지스터 인스트럭션의 수행 시에 상기 가상 레지스터(70)는 레지스터 버스(60)로 제로 데이터를 출력하여 해당되는 레지스터는 제로로 클리어 된다. 상기 가상 레지스터(70)는 상기 레지스터 버스(60)를 풀다운(Pull Down) 시키는 트랜지스터(61)로 구성이 가능하여, 클리어 레지스터 인스트럭션의 수행 시에 인스트럭션 디코더(80)의 제어를 받아 턴온 되어 상기 레지스터 버스(60)를 풀다운 시킴으로 해당되는 레지스터가 제로 데이터로 클리어 된다. 이와 같은 본 발명에 의하면 종래와 같은 제로 즉치 데이터의 패치 사이클을 수행할 필요가 없음으로 클리어 레지스터 인스트럭션 동작 시간이 단축되는 효과가 있다.

Description

단축된 레지스터 클리어 인스트럭션 실행 사이클을 갖는 데이터 처리 장치{DATA PROCESSOR HAVING REDUCED REGISTER-CLEAR-INSTRUCTION EXECUTION CYCLES}

본 발명은 데이터 처리 장치(Data Processor)에 관한 것으로, 구체적으로는 단축된 레지스터 클리어 인스트럭션(Register Clear Instruction) 실행 사이클을 갖는 데이터 처리 장치에 관한 것이다.

종래의 마이크로 컨트롤러는 내부의 특정 레지스터(Register)나 특정 번지(address)의 메모리(Memory)를 클리어(Clear) 하기 위해서는 제로 즉치 데이터(Zero Immediate Data)를 사용하는 인스트럭션(Instruction)을 수행하였다.

구체적으로, 특정 레지스터를 클리어 하는 경우 ROM(Read Only Memory)으로부터 제로 즉치 데이터를 패치(Fetch)하는 사이클(Cycle)이 필요하여 전체적으로 클리어 동작이 완료되려면 2 사이클의 인스트럭션이 필요하게 된다. 그리고 특정 번지의 메모리를 클리어 하려는 경우에는 3 사이클의 인스트럭션이 수행되어야 한다. 또한 제로 플레그(Zero Flag)를 테스트하기 위한 인스트럭션의 경우에도 제로 즉치 데이터가 필요하게 되므로 제로 즉치 데이터의 패치 사이클이 수행되었다.

도 1은 종래의 마이크로 컨트롤러의 CPU 내의 레지스터들을 보여주는 회로적인 블록도이다.

도 1에 도시된 바와 같이, 종래의 마이크로 컨트롤러는 CPU 내부에 여러 레지스터들을 구비하고 있다. ROM(미도시됨)으로부터 인스트럭션을 입력하는 인스트럭션 레지스터(Instruction Register)(20)와, 상기 인스트럭션 레지스터(20)의 인스트럭션을 디코딩(decoding)하는 인스트럭션 디코더(Instruction decoder)(10)와, 상기 ROM으로부터 데이터를 제공받는 데이터 레지스터(Data Register)(30)와, R0∼R3 등의 여러 개의 레지스터들(41∼44)로 구성되는 일반 레지스터(40)와, 스텍 포인터(stack pointer)를 저장하기 위한 스텍 포인터 레지스터(stack pointer register)(50)를 포함하여 구성된다. 그리고 참조부호 60은 레지스터 버스(Register Bus)이다.

이러한 구성을 갖는 마이크로 컨트롤러의 클리어 레지스터 인스트럭션(Clear Register Instruction) 동작과 클리어 메모리 인스트럭션(Clear Memory Instruction) 동작은 다음과 같다.

먼저 클리어 레지스터 동작으로 예를 들어, Clr.w Ro 는 Move.w #$0000, R0의 동작을 하게 된다. 이 16비트 인스트럭션을 보면, 우선 인스트럭션을 패치하는 사이클이 수행된다. 그리고 인스트럭션이 디코딩되어 즉치 데이터가 필요한 것이 인식되어 상기 ROM에서 #$0000 값을 패치하는 사이클이 수행된다. 이와 같이 총 2 사이클의 동작이 수행되어 클리어 레지스터 동작이 완료된다.

그리고 클리어 메모리 동작으로 예를 들어, 상기 스텍 포인터(50)가 가리키는 어드레스의 메모리 셀을 클리어 하는 경우로 Clr.w (sp)는 Move.w #$0000, R0; Sto.w R0, (sp)의 5사이클 인스트럭션이 수행된다.

다른 예로서, 제로 플레그를 테스트하기 위한 Test.w #$0000, R0 인스트럭션의 경우도 역시 제로 즉치 인스트럭션을 패치하기 위한 사이클이 필요하게 된다.

이상과 같이, 종래의 마이크로 컨트롤러 등의 데이터 처리 장치는 특정 레지스터나, 임의의 어드레스의 메모리 셀을 클리어하는 동작과, 제로 플레그를 테스트하기 위한 동작 등의 클리어 동작을 수행하는 경우에 반드시 제로 즉치 데이터를 패치하는 사이클이 필요 되므로 그 수행 시간이 그 만큼 지연되는 문제점이 있어 왔다.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 제로 즉치 데이터를 패치하는 사이클을 제거하여 인스트럭션 효율을 증가 시킬 수 있는 데이터 처리 장치를 제공하는데 있다.

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 데이터 처리장치는 : 클리어 레지스터 동작시에 레지스터 버스로 클리어 레지스터를 위한 소정의 데이터를 출력하는 가상 레지스터 수단과; 인스트럭션을 디코딩하여 상기 인스트럭션이 상기 클리어 레지스터 동작을 위한 인스트럭션인 경우, 상기 가상 레지스터 수단이 상기 레지스터 버스로 상기 클리어 레지스터 동작을 위한 소정의 데이터를 출력하도록 하는 인스트럭션 디코더 수단을 포함한다.

이 실시예에 있어서, 상기 가상 레지스터 수단은 상기 인스트럭션 디코더 수단의 제어에 의해 턴온되어 상기 레지스터 버스를 풀다운 시키는 복수개의 트랜지스터를 포함한다.

이상과 같은 본 발명에 의하면, 클리어 레지스터 동작시에 상기 트랜지스터는 상기 레지스터 버스를 풀다운 시키므로 해당되는 레지스터가 클리어 된다.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 2는 본 발명의 바람직한 실시예에 따른 마이크로 컨트롤러의 CPU 내에 가상 레지스터가 구비된 것을 보여주는 회로적인 블록도이다. 도 2에 있어서 도 1에 도시된 구성부분과 동일한 구성 부분은 동일한 참조번호를 병기한다.

도 2를 참조하면, 본 발명의 실시예에 따른 마이크로 컨트롤러는 CPU 내부에 여러 레지스터를 구비하고 있으며 특히, 본 발명의 신규한 가상 레지스터(70)를 포함하고 있다. 구체적으로, ROM(미도시됨)으로부터 인스트럭션을 입력하는 인스트럭션 레지스터(Instruction Register)(20)와, 상기 인스트럭션 레지스터(20)의 인스트럭션을 디코딩(decoding)하는 인스트럭션 디코더(Instruction decoder)(80)와, 상기 ROM으로부터 또는 상기 인스트럭션 디코더(20)로부터 데이터를 제공받는 데이터 레지스터(Data Register)(30)와, R0∼R3 등의 여러 개의 레지스터들(41∼44)로 구성되는 일반 레지스터(40)와, 스텍 포인터(stack pointer)를 저장하기 위한 스텍 포인터 레지스터(stack pointer register)(50)를 포함하여 구성된다. 그리고 참조부호 60은 레지스터 버스(Register Bus)이다.

상기 가상 레지스터(70)는 NMOS 트랜지스터(61)로 구성 가능하며, 상기한 레지스터들이 선택되지 않는 경우에 상기 인스트럭션 디코더(80)의 제어를 받아 인에이블되어 상기 레지스터 버스(60)를 풀다운(Pull Down) 시키게 된다. 즉, 상기 NMOS 트랜지스터(61)는 풀다운 저항으로 동작하게 되는 것이다.

구체적으로, 인스트럭션이 상기한 레지스터들 중에 아무것도 선택하지 않는 경우에 상기 NMOS 트랜지스터(61)는 턴온되어 상기 레지스터 버스(60)는 풀 다운된다. 그러므로 상기 NMOS 트랜지스터(61)는 가상 레지스터(60)로서 정의하여 사용이 가능하다. 상기 가상 레지스터(60)를 R4 레지스터라 정의하면, R4 레지스터는 클리어 동작을 위한 제로 값을 출력하는 레지스터로서 동작하는 것이 된다. 상기 가상 레지스터(60)를 이용하여 클리어 레지스터 동작을 수행하는 예를 들면 다음과 같다.

Clr.w R0의 인스트럭션은 Move.w R4, R0으로 표현 될 수 있고, 이 인스트럭션이 수행되면, 상기 NMOS 트랜지스터(61)는 턴온되어 상기 레지스터 버스(60)는 풀 다운되어 상기 R0 레지스터(41)에는 제로 값이 설정되게 된다. 그러므로 즉치 데이터를 ROM(미도시됨)으로부터 패치 할 필요가 없게 된다. 따라서 즉치 데이터를 패치하는 사이클이 없게 됨으로서 인스트럭션 수행 시간이 단축되게 된다.

다른 예로서, Clr.w (sp)도 Move.w R4, R0; Sto.w R0, (sp)로 되며, Test.w #$0000, R0 도 Test.w R4, R0으로 된다. 이와 같이, 즉치 데이터를 ROM으로부터 패치하는 사이클이 생략되므로서 인스트럭션 수행시간이 단축된다.

이상과 같은 본 발명에 의하면, 클리어 레지스터나, 클리어 메모리 동작 등에 있어서 종래에 ROM으로부터 제로 즉치 데이터를 패치하는 사이클이 필요 없게 됨으로서 인스트럭션 수행시간이 단축되는 효과가 있다.

도 1은 종래의 마이크로 컨트롤러의 CPU 내의 레지스터들을 보여주는 회로적인 블록도; 그리고

도 2는 본 발명의 바람직한 실시예에 따른 마이크로 컨트롤러의 CPU 내에 가상 레지스터가 구비된 것을 보여주는 회로적인 블록도이다.

*도면의 주요 부분에 대한 부호의 설명*

10 : 인스트럭션 디코더 20 : 인스트럭션 레지스터

30 : 데이터 레지스터 40 : 일반 레지스터

50 : 스텍 포인터 60 : 레지스터 버스

70 : 가상 레지스터

Claims

데이터 처리 장치에 있어서:

클리어 레지스터 동작시에 레지스터 버스(60)로 클리어 레지스터를 위한 소정의 데이터를 출력하는 가상 레지스터 수단(70)과;

인스트럭션을 디코딩하여 상기 인스트럭션이 상기 클리어 레지스터 동작을 위한 인스트럭션인 경우, 상기 가상 레지스터 수단(70)이 상기 레지스터 버스(60)로 상기 클리어 레지스터 동작을 위한 소정의 데이터를 출력하도록 하는 인스트럭션 디코더 수단(80)을 포함하는 것을 특징으로 하는 데이터 처리 장치.
제 1 항에 있어서,

상기 가상 레지스터 수단(70)은 상기 인스트럭션 디코더 수단(80)의 제어에 의해 턴온되어 상기 레지스터 버스(60)를 풀다운 시키는 복수개의 트랜지스터(61)를 포함하는 것을 특징으로 하는 데이터 처리 장치.