JP3805132B2 - マイコン搭載機器のマイコン待機状態時の消費電流削減回路 - Google Patents
マイコン搭載機器のマイコン待機状態時の消費電流削減回路 Download PDFInfo
- Publication number
- JP3805132B2 JP3805132B2 JP09399099A JP9399099A JP3805132B2 JP 3805132 B2 JP3805132 B2 JP 3805132B2 JP 09399099 A JP09399099 A JP 09399099A JP 9399099 A JP9399099 A JP 9399099A JP 3805132 B2 JP3805132 B2 JP 3805132B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- microcomputer
- cpu
- voltage value
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マイコン搭載機器のマイコン待機状態時の消費電流削減回路に関する。
【０００２】
【従来の技術】
図３に、従来のマイコン搭載機器の主にマイコン部の構成を示す。キーマトリックス１０１の１つのキーを押すと、そのキーに対応したアナログ電圧値が、Ａ／Ｄ変換入力端子１０３を介してＡ／Ｄ変換器１０５に入力される。
【０００３】
ＣＰＵ１０７は、ＲＯＭ１０９のプログラムに従って、Ａ／Ｄ変換器１０５で、入力アナログ電圧値をデジタルデータに変換し、ＣＰＵ１０７に供給する。ＣＰＵ１０７は、ＲＯＭ１０９のプログラムに従って、そのデジタルデータがキーマトリックス１０１のどのキーが押されたかを判別し、マイコン搭載機器にそのキーの指示に従った動作を行わせる。この一連の動作を常時繰り返すことで、キーマトリックスが任意のときに押されても正確にどのキーが押されたか判別することができる。
【０００４】
【発明が解決しようとする課題】
従来、キーマトリックス１０１が押されない待機状態においても、ＣＰＵ１０７は、動作状態にあり、Ａ／Ｄ変換器１０５をオン状態にし、定期的に電圧値をモニタする必要があった。この待機状態においては、ＣＰＵ１０７、Ａ／Ｄ変換器１０５は不要時も動作しているため、不要時に電流を消費していた。
【０００５】
そこでマイコンの待機状態において、ＣＰＵ１０７を待機モードに、Ａ／Ｄ変換器１０５をオフ状態にし、必要時にのみＣＰＵ１０７を待機モードに、Ａ／Ｄ変換器１０５をオンさせてマイコンを動作モードにさせるために、キーマトリックス１０１の１つのキーをＣＰＵの起動用に割り当て、このキーに対応した出力は外部割込み端子に接続している。よってそれを押すことで外部割込みを発生させ、ＣＰＵを動作モードにしていた。
【０００６】
そこで本発明は、キーマトリックスにマイコンを必要時にのみ動作モードにする割り込みキーを別途設けることなく、マイコン待機状態時のマイコンの消費電流を削減可能なマイコン搭載機器のマイコン待機状態時の消費電流削減回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明のマイコン搭載機器のマイコン待機状態時の消費電流削減回路は、キーが押されるとアナログ電圧値を出力するキーマトリックス手段と、
前記キーマトリックス手段からの前記アナログ電圧値をデジタルデータに変換するアナログ−デジタル変換手段と、
前記キーマトリックス手段からの前記アナログ電圧値が入力され、前記アナログ電圧値が有効の場合は第１のレベルの信号を出力し、前記アナログ電圧値が無効の場合第２のレベルの信号を出力するバッファ手段と、
第１の入力端子に外部または内部割り込み入力が入力され、第２の入力端子に前記バッファ手段の出力が入力されるセレクト手段と、
前記アナログ−デジタル変換手段に接続されたＣＰＵと、
前記ＣＰＵに接続されたＲＯＭと、
前記セレクト手段からの入力が有効レベルの信号の場合、前記ＣＰＵにベクタアドレスと解除要求信号を供給する割り込み制御手段とを具備し、
マイコン待機状態の時、前記アナログ−デジタル変換手段はオフ状態にあり、前記ＣＰＵは待機モードにあり、前記セレクト手段は前記第２の入力端子を選択しており、
前記キーマトリックス手段のキーが押され出力する前記アナログ電圧値が有効の場合、前記バッファ手段は前記第１のレベルの信号を前記セレクト手段を介して前記割り込み制御手段に供給し、
前記ＣＰＵは、前記割り込み制御手段からの前記ベクタアドレスと前記解除要求信号により動作モードに移行し、前記ＲＯＭから前記ベクタアドレスに格納されているプログラムを読み出して実行し、前記ＲＯＭのプログラムに従って前記アナログ−デジタル変換手段をオンして、前記キーマトリックス手段からの前記アナログ電圧値を前記アナログ−デジタル変換手段で前記デジタルデータに変換し、このデジタルデータで前記キーマトリックス手段のどのキーが押されたかを判別し、割り込みキーを別途設けることなく、マイコン搭載機器にそのキーの支持に従った動作を行わせることを特徴とする。
【０００８】
【発明の実施の形態】
図１に、本発明のマイコン搭載機器のマイコン待機状態時の消費電流削減回路の一実施の形態を示す。図２に、図１のキーマトリックス１の構成を示す。
【０００９】
キーマトリックス１からのアナログ電圧値は、Ａ／Ｄ変換入力端子３を介して、Ａ／Ｄ変換器５とバッファ１１に供給される。
【００１０】
バッファ１１の出力は、セレクタ１３の入力端子Ｂに接続されている。セレクタ１３の入力端子Ａには、外部または内部割り込み入力が供給される。セレクタ１３は、キー入力割り込み選択レジスタ１５により、どの入力を選択するか制御される。
【００１１】
キー入力割り込み選択レジスタ１５は、後述するＣＰＵ（中央演算装置）からの信号で制御される。
【００１２】
割り込み制御手段１７は、セレクタ１３から有効レベルの信号が入力された時、ＣＰＵ７にベクタアドレスと待機モード解除要求信号を供給する。
【００１３】
ＣＰＵ７は、ＲＯＭ９から前記ベクタアドレスに格納されたプログラムを読み出して、そのプログラムを実行する。
【００１４】
次に動作を説明する。
【００１５】
セレクタ１３に外部または内部割り込み入力を選択させる場合、ＣＰＵ７は、キー入力割り込み選択レジスタ１５に例えば“０"を供給する。キー入力割り込み選択レジスタ１５は、セレクタ１３に“０"を供給し、セレクタ１３は入力端子Ａを選択する。
【００１６】
マイコンを例えば動作状態から待機状態にする場合待機状態にする直前に、ＣＰＵ７は、キー入力割り込みレジスタに“１"を供給し、待機モードに入る。キー入力割り込み選択レジスタ１５は、セレクタ１３に“１"を供給し、セレクタ１３は入力端子Ｂを選択する。この時Ａ／Ｄ変換器５は、オフである。
【００１７】
キーマトリックス１のどれか１つのキーが押され、キーマトリックス１からのアナログ電圧値がしきい値（ＶＤＤ×ｐ）を超える場合、バッファ１１は、ハイレベルをセレクタ１３を介して割り込み制御手段１７に供給する。この時割り込み制御手段１７は、ＣＰＵ７に対してベクタアドレスと待機モード解除要求信号を供給しない。これによりＣＰＵ７は、待機モードのままである。
【００１８】
次にキーマトリックス１の他のキーが押され、キーマトリックス１からのアナログ電圧値がしきい値（ＶＤＤ×ｐ）未満の場合、バッファ１１は、ローレベルをセレクタ１３を介して割り込み制御手段１７に供給する。この時割り込み制御手段１７は、ベクタアドレスと待機モード解除要求信号をＣＰＵ７に供給して、ＣＰＵ７を待機モードにさせる。
【００１９】
そしてＣＰＵ７は、ＲＯＭ９の前記ベクタアドレスに格納されるプログラムを読み出して実行する。前記ＲＯＭのプログラムにしたがってＡ／Ｄ変換器５をオンさせ、Ａ／Ｄ変換器５は、キーマトリックス１からのアナログ電圧値をデジタルデータに変換し、ＣＰＵ７に供給する。ＣＰＵ７は、ＲＯＭ９のプログラムに従って前記デジタルデータよりキーマトリクス１のどのキーが押されたかを判別し、マイコン搭載機器にそのキーの指示に従った動作を行わせる。
【００２０】
マイコン搭載機器が所定の動作を終了すると、ＣＰＵ７は、Ａ／Ｄ変換器５をオフするとともに、セレクタには入力端子Ｂを選択したまま自己も待機モードとなる。
【００２１】
このように、キーマトリックス１にマイコンを必要時のみに動作モードにする従来の割り込みキーを別途設けなくても、通常の適正なキーを押すことだけで、待機モードのＣＰＵ７を動作モードへ移行させることが出来る。そしてマイコンの待機状態の場合、ＣＰＵ７を待機モードに、Ａ／Ｄ変換器５をオフ出来るので消費電流を削減出来る。
【００２２】
変形例として、どのキーも押さない時キーマトリックス１からのアナログ電圧値が０Ｖの場合、いずれかのキーが押されて出力されるアナログ電圧値がしきい値未満の時、バッファ１１は、割り込み制御手段１７がＣＰＵ７にベクタアドレスと待機モード解除要求信号を供給しないレベルの信号を出力する。これによりＣＰＵ７は、オフのままである。そしてＡ／Ｄ変換器５は、オフのままである。
【００２３】
他のキーが押されてキーマトリックス１からのアナログ電圧がしきい値以上の時、バッファ１１は、割り込み制御手段１７がＣＰＵ７にベクタアドレスと待機モード解除要求信号を供給するレベルの信号を出力する。これによりＣＰＵ７を動作モードにする。そしてＣＰＵ７は、ＲＯＭ９の前記ベクタアドレスに格納されたプログラムを読み出して実行する。
【００２４】
前記ROMのプログラムにしたがってＡ／Ｄ変換器５をオンさせ、Ａ／Ｄ変換器５は、キーマトリックス１からのアナログ電圧値をデジタルデータに変換し、ＣＰＵ７に供給する。ＣＰＵ７は、ＲＯＭ９のプログラムに従って前記デジタルデータよりキーマトリクッス１のどのキーが押されたかを判別し、マイコン搭載機器にそのキーの指示に従った動作を行わせる。
【００２５】
なお外部または内部割り込み入力は複数の場合、複数の外部または内部割り込み入力をセレクタ（図示せず）で１つ選択して入力端子Ａに供給する場合も考えられる。この場合でもマイコンが待機モードの時、セレクタ１３は入力端子Ｂを選択する。
【００２６】
また、セレクタ１３を介さず、直接バッファ１１からの信号を割り込み制御手段１７に供給する場合も考えられる。
【００２７】
【発明の効果】
本発明によれば、キーマトリックス１にマイコンを必要時にのみ動作モードにする従来の割り込みキーを別途設けなくても、通常の適正なキーを押すことだけで、待機モードのＣＰＵ７を動作モードへ、オフしていたＡ／Ｄ変換器５をオンさせることが出来る。そしてマイコンの待機モードの場合、ＣＰＵ７、Ａ／Ｄ変換器５をオフ出来るので消費電流を削減出来る。
【図面の簡単な説明】
【図１】本発明のマイコン搭載機器のマイコン待機状態時の消費電流削減回路の一実施の形態の構成を示すブロック図である。
【図２】図１のキーマトリックス１の構成を示す図である。
【図３】従来のマイコン搭載機器の主にマイコン部の構成を示す図である。
【符号の説明】
１・・・キーマトリックス、３・・・Ａ／Ｄ変換入力端子、５・・・Ａ／Ｄ変換器、７・・・ＣＰＵ（中央演算装置）、９・・・ＲＯＭ、１１・・・バッファ、１３・・・セレクタ、１５・・・キー入力割り込み選択レジスタ、１７・・・割り込み制御手段。
【発明の属する技術分野】
本発明は、マイコン搭載機器のマイコン待機状態時の消費電流削減回路に関する。
【０００２】
【従来の技術】
図３に、従来のマイコン搭載機器の主にマイコン部の構成を示す。キーマトリックス１０１の１つのキーを押すと、そのキーに対応したアナログ電圧値が、Ａ／Ｄ変換入力端子１０３を介してＡ／Ｄ変換器１０５に入力される。
【０００３】
ＣＰＵ１０７は、ＲＯＭ１０９のプログラムに従って、Ａ／Ｄ変換器１０５で、入力アナログ電圧値をデジタルデータに変換し、ＣＰＵ１０７に供給する。ＣＰＵ１０７は、ＲＯＭ１０９のプログラムに従って、そのデジタルデータがキーマトリックス１０１のどのキーが押されたかを判別し、マイコン搭載機器にそのキーの指示に従った動作を行わせる。この一連の動作を常時繰り返すことで、キーマトリックスが任意のときに押されても正確にどのキーが押されたか判別することができる。
【０００４】
【発明が解決しようとする課題】
従来、キーマトリックス１０１が押されない待機状態においても、ＣＰＵ１０７は、動作状態にあり、Ａ／Ｄ変換器１０５をオン状態にし、定期的に電圧値をモニタする必要があった。この待機状態においては、ＣＰＵ１０７、Ａ／Ｄ変換器１０５は不要時も動作しているため、不要時に電流を消費していた。
【０００５】
そこでマイコンの待機状態において、ＣＰＵ１０７を待機モードに、Ａ／Ｄ変換器１０５をオフ状態にし、必要時にのみＣＰＵ１０７を待機モードに、Ａ／Ｄ変換器１０５をオンさせてマイコンを動作モードにさせるために、キーマトリックス１０１の１つのキーをＣＰＵの起動用に割り当て、このキーに対応した出力は外部割込み端子に接続している。よってそれを押すことで外部割込みを発生させ、ＣＰＵを動作モードにしていた。
【０００６】
そこで本発明は、キーマトリックスにマイコンを必要時にのみ動作モードにする割り込みキーを別途設けることなく、マイコン待機状態時のマイコンの消費電流を削減可能なマイコン搭載機器のマイコン待機状態時の消費電流削減回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明のマイコン搭載機器のマイコン待機状態時の消費電流削減回路は、キーが押されるとアナログ電圧値を出力するキーマトリックス手段と、
前記キーマトリックス手段からの前記アナログ電圧値をデジタルデータに変換するアナログ−デジタル変換手段と、
前記キーマトリックス手段からの前記アナログ電圧値が入力され、前記アナログ電圧値が有効の場合は第１のレベルの信号を出力し、前記アナログ電圧値が無効の場合第２のレベルの信号を出力するバッファ手段と、
第１の入力端子に外部または内部割り込み入力が入力され、第２の入力端子に前記バッファ手段の出力が入力されるセレクト手段と、
前記アナログ−デジタル変換手段に接続されたＣＰＵと、
前記ＣＰＵに接続されたＲＯＭと、
前記セレクト手段からの入力が有効レベルの信号の場合、前記ＣＰＵにベクタアドレスと解除要求信号を供給する割り込み制御手段とを具備し、
マイコン待機状態の時、前記アナログ−デジタル変換手段はオフ状態にあり、前記ＣＰＵは待機モードにあり、前記セレクト手段は前記第２の入力端子を選択しており、
前記キーマトリックス手段のキーが押され出力する前記アナログ電圧値が有効の場合、前記バッファ手段は前記第１のレベルの信号を前記セレクト手段を介して前記割り込み制御手段に供給し、
前記ＣＰＵは、前記割り込み制御手段からの前記ベクタアドレスと前記解除要求信号により動作モードに移行し、前記ＲＯＭから前記ベクタアドレスに格納されているプログラムを読み出して実行し、前記ＲＯＭのプログラムに従って前記アナログ−デジタル変換手段をオンして、前記キーマトリックス手段からの前記アナログ電圧値を前記アナログ−デジタル変換手段で前記デジタルデータに変換し、このデジタルデータで前記キーマトリックス手段のどのキーが押されたかを判別し、割り込みキーを別途設けることなく、マイコン搭載機器にそのキーの支持に従った動作を行わせることを特徴とする。
【０００８】
【発明の実施の形態】
図１に、本発明のマイコン搭載機器のマイコン待機状態時の消費電流削減回路の一実施の形態を示す。図２に、図１のキーマトリックス１の構成を示す。
【０００９】
キーマトリックス１からのアナログ電圧値は、Ａ／Ｄ変換入力端子３を介して、Ａ／Ｄ変換器５とバッファ１１に供給される。
【００１０】
バッファ１１の出力は、セレクタ１３の入力端子Ｂに接続されている。セレクタ１３の入力端子Ａには、外部または内部割り込み入力が供給される。セレクタ１３は、キー入力割り込み選択レジスタ１５により、どの入力を選択するか制御される。
【００１１】
キー入力割り込み選択レジスタ１５は、後述するＣＰＵ（中央演算装置）からの信号で制御される。
【００１２】
割り込み制御手段１７は、セレクタ１３から有効レベルの信号が入力された時、ＣＰＵ７にベクタアドレスと待機モード解除要求信号を供給する。
【００１３】
ＣＰＵ７は、ＲＯＭ９から前記ベクタアドレスに格納されたプログラムを読み出して、そのプログラムを実行する。
【００１４】
次に動作を説明する。
【００１５】
セレクタ１３に外部または内部割り込み入力を選択させる場合、ＣＰＵ７は、キー入力割り込み選択レジスタ１５に例えば“０"を供給する。キー入力割り込み選択レジスタ１５は、セレクタ１３に“０"を供給し、セレクタ１３は入力端子Ａを選択する。
【００１６】
マイコンを例えば動作状態から待機状態にする場合待機状態にする直前に、ＣＰＵ７は、キー入力割り込みレジスタに“１"を供給し、待機モードに入る。キー入力割り込み選択レジスタ１５は、セレクタ１３に“１"を供給し、セレクタ１３は入力端子Ｂを選択する。この時Ａ／Ｄ変換器５は、オフである。
【００１７】
キーマトリックス１のどれか１つのキーが押され、キーマトリックス１からのアナログ電圧値がしきい値（ＶＤＤ×ｐ）を超える場合、バッファ１１は、ハイレベルをセレクタ１３を介して割り込み制御手段１７に供給する。この時割り込み制御手段１７は、ＣＰＵ７に対してベクタアドレスと待機モード解除要求信号を供給しない。これによりＣＰＵ７は、待機モードのままである。
【００１８】
次にキーマトリックス１の他のキーが押され、キーマトリックス１からのアナログ電圧値がしきい値（ＶＤＤ×ｐ）未満の場合、バッファ１１は、ローレベルをセレクタ１３を介して割り込み制御手段１７に供給する。この時割り込み制御手段１７は、ベクタアドレスと待機モード解除要求信号をＣＰＵ７に供給して、ＣＰＵ７を待機モードにさせる。
【００１９】
そしてＣＰＵ７は、ＲＯＭ９の前記ベクタアドレスに格納されるプログラムを読み出して実行する。前記ＲＯＭのプログラムにしたがってＡ／Ｄ変換器５をオンさせ、Ａ／Ｄ変換器５は、キーマトリックス１からのアナログ電圧値をデジタルデータに変換し、ＣＰＵ７に供給する。ＣＰＵ７は、ＲＯＭ９のプログラムに従って前記デジタルデータよりキーマトリクス１のどのキーが押されたかを判別し、マイコン搭載機器にそのキーの指示に従った動作を行わせる。
【００２０】
マイコン搭載機器が所定の動作を終了すると、ＣＰＵ７は、Ａ／Ｄ変換器５をオフするとともに、セレクタには入力端子Ｂを選択したまま自己も待機モードとなる。
【００２１】
このように、キーマトリックス１にマイコンを必要時のみに動作モードにする従来の割り込みキーを別途設けなくても、通常の適正なキーを押すことだけで、待機モードのＣＰＵ７を動作モードへ移行させることが出来る。そしてマイコンの待機状態の場合、ＣＰＵ７を待機モードに、Ａ／Ｄ変換器５をオフ出来るので消費電流を削減出来る。
【００２２】
変形例として、どのキーも押さない時キーマトリックス１からのアナログ電圧値が０Ｖの場合、いずれかのキーが押されて出力されるアナログ電圧値がしきい値未満の時、バッファ１１は、割り込み制御手段１７がＣＰＵ７にベクタアドレスと待機モード解除要求信号を供給しないレベルの信号を出力する。これによりＣＰＵ７は、オフのままである。そしてＡ／Ｄ変換器５は、オフのままである。
【００２３】
他のキーが押されてキーマトリックス１からのアナログ電圧がしきい値以上の時、バッファ１１は、割り込み制御手段１７がＣＰＵ７にベクタアドレスと待機モード解除要求信号を供給するレベルの信号を出力する。これによりＣＰＵ７を動作モードにする。そしてＣＰＵ７は、ＲＯＭ９の前記ベクタアドレスに格納されたプログラムを読み出して実行する。
【００２４】
前記ROMのプログラムにしたがってＡ／Ｄ変換器５をオンさせ、Ａ／Ｄ変換器５は、キーマトリックス１からのアナログ電圧値をデジタルデータに変換し、ＣＰＵ７に供給する。ＣＰＵ７は、ＲＯＭ９のプログラムに従って前記デジタルデータよりキーマトリクッス１のどのキーが押されたかを判別し、マイコン搭載機器にそのキーの指示に従った動作を行わせる。
【００２５】
なお外部または内部割り込み入力は複数の場合、複数の外部または内部割り込み入力をセレクタ（図示せず）で１つ選択して入力端子Ａに供給する場合も考えられる。この場合でもマイコンが待機モードの時、セレクタ１３は入力端子Ｂを選択する。
【００２６】
また、セレクタ１３を介さず、直接バッファ１１からの信号を割り込み制御手段１７に供給する場合も考えられる。
【００２７】
【発明の効果】
本発明によれば、キーマトリックス１にマイコンを必要時にのみ動作モードにする従来の割り込みキーを別途設けなくても、通常の適正なキーを押すことだけで、待機モードのＣＰＵ７を動作モードへ、オフしていたＡ／Ｄ変換器５をオンさせることが出来る。そしてマイコンの待機モードの場合、ＣＰＵ７、Ａ／Ｄ変換器５をオフ出来るので消費電流を削減出来る。
【図面の簡単な説明】
【図１】本発明のマイコン搭載機器のマイコン待機状態時の消費電流削減回路の一実施の形態の構成を示すブロック図である。
【図２】図１のキーマトリックス１の構成を示す図である。
【図３】従来のマイコン搭載機器の主にマイコン部の構成を示す図である。
【符号の説明】
１・・・キーマトリックス、３・・・Ａ／Ｄ変換入力端子、５・・・Ａ／Ｄ変換器、７・・・ＣＰＵ（中央演算装置）、９・・・ＲＯＭ、１１・・・バッファ、１３・・・セレクタ、１５・・・キー入力割り込み選択レジスタ、１７・・・割り込み制御手段。
Claims (1)
- キーが押されるとアナログ電圧値を出力するキーマトリックス手段と、
前記キーマトリックス手段からの前記アナログ電圧値をデジタルデータに変換するアナログ−デジタル変換手段と、
前記キーマトリックス手段からの前記アナログ電圧値が入力され、前記アナログ電圧値が有効の場合は第１のレベルの信号を出力し、前記アナログ電圧値が無効の場合第２のレベルの信号を出力するバッファ手段と、
第１の入力端子に外部または内部割り込み入力が入力され、第２の入力端子に前記バッファ手段の出力が入力されるセレクト手段と、
前記アナログ−デジタル変換手段に接続されたＣＰＵと、
前記ＣＰＵに接続されたＲＯＭと、
前記セレクト手段からの入力が有効レベルの信号の場合、前記ＣＰＵにベクタアドレスと解除要求信号を供給する割り込み制御手段とを具備し、
マイコン待機状態の時、前記アナログ−デジタル変換手段はオフ状態にあり、前記ＣＰＵは待機モードにあり、前記セレクト手段は前記第２の入力端子を選択しており、
前記キーマトリックス手段のキーが押され出力する前記アナログ電圧値が有効の場合、前記バッファ手段は前記第１のレベルの信号を前記セレクト手段を介して前記割り込み制御手段に供給し、
前記ＣＰＵは、前記割り込み制御手段からの前記ベクタアドレスと前記解除要求信号により動作モードに移行し、前記ＲＯＭから前記ベクタアドレスに格納されているプログラムを読み出して実行し、前記ＲＯＭのプログラムに従って前記アナログ−デジタル変換手段をオンして、前記キーマトリックス手段からの前記アナログ電圧値を前記アナログ−デジタル変換手段で前記デジタルデータに変換し、このデジタルデータで前記キーマトリックス手段のどのキーが押されたかを判別し、割り込みキーを別途設けることなく、マイコン搭載機器にそのキーの支持に従った動作を行わせることを特徴とするマイコン搭載機器のマイコン待機状態時の消費電流削減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09399099A JP3805132B2 (ja) | 1999-03-31 | 1999-03-31 | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09399099A JP3805132B2 (ja) | 1999-03-31 | 1999-03-31 | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000284892A JP2000284892A (ja) | 2000-10-13 |
| JP3805132B2 true JP3805132B2 (ja) | 2006-08-02 |
Family
ID=14097852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09399099A Expired - Fee Related JP3805132B2 (ja) | 1999-03-31 | 1999-03-31 | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3805132B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4024166B2 (ja) | 2002-03-20 | 2007-12-19 | 三洋電機株式会社 | 強誘電体メモリ |
| JP4219293B2 (ja) | 2004-03-25 | 2009-02-04 | シャープ株式会社 | 画像形成装置 |
-
1999
- 1999-03-31 JP JP09399099A patent/JP3805132B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000284892A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030001763A1 (en) | One-chip microcomputer with analog-to-digital converter | |
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| US6411241B1 (en) | A/D converter | |
| JP3805132B2 (ja) | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 | |
| KR100672989B1 (ko) | 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 | |
| JP3836156B2 (ja) | スイッチモード電源 | |
| US7391343B2 (en) | Input device | |
| KR100852885B1 (ko) | 슬레이브 장치의 소모 전류 제어 회로 및 그 방법, 및아이투씨 인터페이스 회로 | |
| KR100273610B1 (ko) | 아날로그/디지탈 변환 장치 | |
| JPH09319475A (ja) | 電源制御システム組み込み型コンピュータ | |
| JP2001100869A (ja) | マイクロコンピュータ搭載機器における待機状態時の消費電流削減回路 | |
| JP2012098865A (ja) | 入力装置 | |
| KR100295643B1 (ko) | 자동파워-다운기능을갖는아날로그/디지탈변환회로 | |
| JP3310482B2 (ja) | マイクロコンピュータ | |
| JPH0814783B2 (ja) | アナログ入出力装置 | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JPH04306919A (ja) | Ａ−ｄ変換装置 | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPH05342379A (ja) | ワンチップマイクロプロセッサ | |
| JP3308311B2 (ja) | 電話装置の選択信号送出回路及びこれを含む電話装置 | |
| JPH11282788A (ja) | バスシステムにおける種々のユニットを特徴付けるためのデ―タの生成装置および方法 | |
| JPH09219644A (ja) | Ａ／ｄ変換方法およびａ／ｄ変換器 | |
| JP2000196792A (ja) | ファクシミリ装置 | |
| JP2000252822A (ja) | 割込回路 | |
| JPH06202810A (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |