JP2000284892A - マイコン搭載機器のマイコン待機状態時の消費電流削減回路 - Google Patents
マイコン搭載機器のマイコン待機状態時の消費電流削減回路Info
- Publication number
- JP2000284892A JP2000284892A JP11093990A JP9399099A JP2000284892A JP 2000284892 A JP2000284892 A JP 2000284892A JP 11093990 A JP11093990 A JP 11093990A JP 9399099 A JP9399099 A JP 9399099A JP 2000284892 A JP2000284892 A JP 2000284892A
- Authority
- JP
- Japan
- Prior art keywords
- key
- microcomputer
- cpu
- voltage value
- analog voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】
【課題】 マイコン待機状態時の消費電流を削減する。
【解決手段】 マイコン待機状態時セレクタ１３は、バ
ッファ１１出力の入力端子Ｂを選択する。いずれか１つ
のキーが押され、キーマトリックス１のからのアナログ
電圧値がしきい値（ＶＤＤ×ｐ）を超える場合、バッフ
ァ１１はハイレベルをセレクタ１３を介して割り込み制
御手段１７に供給するが、割り込み手段１７はベクタア
ドレスと待機モード解除要求信号を出力せず、ＣＰＵ７
は待機モードのままである。他のキーが押され、前記ア
ナログ電圧値が前記しきい値未満の場合、バッファ１１
はローレベルをセレクタ１３を介して出力し、ＣＰＵ７
を動作モードにさせる。ＣＰＵ７は、ＲＯＭ９の前記ベ
クタアドレスに格納されたプログラムを実行し、Ａ／Ｄ
変換器５をオンさせる。
ッファ１１出力の入力端子Ｂを選択する。いずれか１つ
のキーが押され、キーマトリックス１のからのアナログ
電圧値がしきい値（ＶＤＤ×ｐ）を超える場合、バッフ
ァ１１はハイレベルをセレクタ１３を介して割り込み制
御手段１７に供給するが、割り込み手段１７はベクタア
ドレスと待機モード解除要求信号を出力せず、ＣＰＵ７
は待機モードのままである。他のキーが押され、前記ア
ナログ電圧値が前記しきい値未満の場合、バッファ１１
はローレベルをセレクタ１３を介して出力し、ＣＰＵ７
を動作モードにさせる。ＣＰＵ７は、ＲＯＭ９の前記ベ
クタアドレスに格納されたプログラムを実行し、Ａ／Ｄ
変換器５をオンさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、マイコン搭載機器
のマイコン待機状態時の消費電流削減回路に関する。
のマイコン待機状態時の消費電流削減回路に関する。
【０００２】
【従来の技術】図３に、従来のマイコン搭載機器の主に
マイコン部の構成を示す。キーマトリックス１０１の１
つのキーを押すと、そのキーに対応したアンログ電圧値
が、Ａ／Ｄ変換入力端子１０３を介してＡ／Ｄ変換器１
０５に入力される。
マイコン部の構成を示す。キーマトリックス１０１の１
つのキーを押すと、そのキーに対応したアンログ電圧値
が、Ａ／Ｄ変換入力端子１０３を介してＡ／Ｄ変換器１
０５に入力される。
【０００３】ＣＰＵ１０７は、ＲＯＭ１０９のプログラ
ムに従って、Ａ／Ｄ変換器１０５で、入力アナログ電圧
値をデジタルデータに変換し、ＣＰＵ１０７に供給す
る。ＣＰＵ１０７は、ＲＯＭ１０９のプログラムに従っ
て、そのデジタルデータがキーマトリックス１０１のど
のキーが押されたかを判別し、マイコン搭載機器にその
キーの指示に従った動作を行わせる。この一連の動作を
常時繰り返すことで、キーマトリックスが任意のときに
押されても正確にどのキーが押されたか判別することが
できる。
ムに従って、Ａ／Ｄ変換器１０５で、入力アナログ電圧
値をデジタルデータに変換し、ＣＰＵ１０７に供給す
る。ＣＰＵ１０７は、ＲＯＭ１０９のプログラムに従っ
て、そのデジタルデータがキーマトリックス１０１のど
のキーが押されたかを判別し、マイコン搭載機器にその
キーの指示に従った動作を行わせる。この一連の動作を
常時繰り返すことで、キーマトリックスが任意のときに
押されても正確にどのキーが押されたか判別することが
できる。
【０００４】
【発明が解決しようとする課題】従来、キーマトリック
ス１０１が押されない待機状態においても、ＣＰＵ１０
７は、動作状態にあり、Ａ／Ｄ変換器１０５をオン状態
にし、定期的に電圧値をモニタする必要があった。この
待機状態においては、ＣＰＵ１０７、Ａ／Ｄ変換器１０
５は不要時も動作しているため、不要時に電流を消費し
ていた。
ス１０１が押されない待機状態においても、ＣＰＵ１０
７は、動作状態にあり、Ａ／Ｄ変換器１０５をオン状態
にし、定期的に電圧値をモニタする必要があった。この
待機状態においては、ＣＰＵ１０７、Ａ／Ｄ変換器１０
５は不要時も動作しているため、不要時に電流を消費し
ていた。
【０００５】そこでマイコンの待機状態において、ＣＰ
Ｕ１０７を待機モードに、Ａ／Ｄ変換器１０５をオフ状
態にし、必要時にのみＣＰＵ１０７を待機モードに、Ａ
／Ｄ変換器１０５をオンさせてマイコンを動作モードに
させるために、キーマトリックス１０１の１つのキーを
ＣＰＵの起動用に割り当て、このキーに対応した出力は
外部割込み端子に接続している。よってそれを押すこと
で外部割込みを発生させ、ＣＰＵを動作モードにしてい
た。
Ｕ１０７を待機モードに、Ａ／Ｄ変換器１０５をオフ状
態にし、必要時にのみＣＰＵ１０７を待機モードに、Ａ
／Ｄ変換器１０５をオンさせてマイコンを動作モードに
させるために、キーマトリックス１０１の１つのキーを
ＣＰＵの起動用に割り当て、このキーに対応した出力は
外部割込み端子に接続している。よってそれを押すこと
で外部割込みを発生させ、ＣＰＵを動作モードにしてい
た。
【０００６】そこで本発明は、キーマトリックスにマイ
コンを必要時にのみ動作モードにする割り込みキーを別
途設けることなく、マイコン待機状態時のマイコンの消
費電流を削減可能なマイコン搭載機器のマイコン待機状
態時の消費電流削減回路を提供することを目的とする。
コンを必要時にのみ動作モードにする割り込みキーを別
途設けることなく、マイコン待機状態時のマイコンの消
費電流を削減可能なマイコン搭載機器のマイコン待機状
態時の消費電流削減回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のマイコン搭載機
器のマイコン待機状態時の消費電流削減回路キーが押さ
れるとアナログ電圧値を出力するキーマトリックス手段
と、前記キーマトリックス手段からの前記アナログ電圧
値をデジタルデータに変換するアナログ−デジタル変換
手段と、前記キーマトリクス手段からの前記アナログ電
圧値が入力され、前記アナログ電圧値が有効の場合は第
１のレベルの信号を出力し、前記アナログ電圧値が無効
の場合第２のレベルの信号を出力するバッファ手段と、
第１の入力端子に外部または内部割り込み入力が入力さ
れ、第２の入力端子に前記バッファ手段の出力が入力さ
れるセレクト手段と、ＣＰＵと、ＲＯＭと、前記セレク
ト手段からの入力が有効レベルの信号の場合、前記ＣＰ
Ｕにベクタアドレスと解除要求信号を供給する割り込み
制御手段とを具備し、マイコン待機状態の時、前記アナ
ログ−デジタル変換手段はオフ状態にあり、前記ＣＰＵ
は待機モードにあり、前記セレクト手段は前記第２の入
力端子を選択しており、前記キーマトリックス手段のキ
ーが押され出力する前記アナログ電圧値が有効の場合、
前記バッファ手段は前記第１のレベルの信号を前記セレ
クト手段を介して前記割り込み制御手段に供給し、前記
ＣＰＵは、前記割り込み制御手段からの前記ベクタアド
レスと前記解除要求信号により動作モードに移行し、前
記ＲＯＭから前記ベクタアドレスに格納されているプロ
グラムを読み出して実行し、前記ＲＯＭのプログラムに
従って前記アナログ−デジタル変換手段をオンして、前
記キーマトリックス手段からの前記アナログ電圧値を前
記アナログディジタル変換手段で前記ディジタルデータ
に変換し、このディジタルデータで前記キーマトリック
ス手段のどのキーが押されたかを判別し、マイコン搭載
機器にそのキーの指示に従った動作を行わせることを特
徴とする。
器のマイコン待機状態時の消費電流削減回路キーが押さ
れるとアナログ電圧値を出力するキーマトリックス手段
と、前記キーマトリックス手段からの前記アナログ電圧
値をデジタルデータに変換するアナログ−デジタル変換
手段と、前記キーマトリクス手段からの前記アナログ電
圧値が入力され、前記アナログ電圧値が有効の場合は第
１のレベルの信号を出力し、前記アナログ電圧値が無効
の場合第２のレベルの信号を出力するバッファ手段と、
第１の入力端子に外部または内部割り込み入力が入力さ
れ、第２の入力端子に前記バッファ手段の出力が入力さ
れるセレクト手段と、ＣＰＵと、ＲＯＭと、前記セレク
ト手段からの入力が有効レベルの信号の場合、前記ＣＰ
Ｕにベクタアドレスと解除要求信号を供給する割り込み
制御手段とを具備し、マイコン待機状態の時、前記アナ
ログ−デジタル変換手段はオフ状態にあり、前記ＣＰＵ
は待機モードにあり、前記セレクト手段は前記第２の入
力端子を選択しており、前記キーマトリックス手段のキ
ーが押され出力する前記アナログ電圧値が有効の場合、
前記バッファ手段は前記第１のレベルの信号を前記セレ
クト手段を介して前記割り込み制御手段に供給し、前記
ＣＰＵは、前記割り込み制御手段からの前記ベクタアド
レスと前記解除要求信号により動作モードに移行し、前
記ＲＯＭから前記ベクタアドレスに格納されているプロ
グラムを読み出して実行し、前記ＲＯＭのプログラムに
従って前記アナログ−デジタル変換手段をオンして、前
記キーマトリックス手段からの前記アナログ電圧値を前
記アナログディジタル変換手段で前記ディジタルデータ
に変換し、このディジタルデータで前記キーマトリック
ス手段のどのキーが押されたかを判別し、マイコン搭載
機器にそのキーの指示に従った動作を行わせることを特
徴とする。
【０００８】
【発明の実施の形態】図１に、本発明のマイコン搭載機
器のマイコン待機状態時の消費電流削減回路の一実施の
形態を示す。図２に、図１のキーマトリックス１の構成
を示す。
器のマイコン待機状態時の消費電流削減回路の一実施の
形態を示す。図２に、図１のキーマトリックス１の構成
を示す。
【０００９】キーマトリックス１からのアナログ電圧値
は、Ａ／Ｄ変換入力端子３を介して、Ａ／Ｄ変換器５と
バッファ１１に供給される。
は、Ａ／Ｄ変換入力端子３を介して、Ａ／Ｄ変換器５と
バッファ１１に供給される。
【００１０】バッファ１１の出力は、セレクタ１３の入
力端子Ｂに接続されている。セレクタ１３の入力端子Ａ
には、外部または内部割り込み入力が供給される。セレ
クタ１３は、キー入力割り込み選択レジスタ１５によ
り、どの入力を選択するか制御される。
力端子Ｂに接続されている。セレクタ１３の入力端子Ａ
には、外部または内部割り込み入力が供給される。セレ
クタ１３は、キー入力割り込み選択レジスタ１５によ
り、どの入力を選択するか制御される。
【００１１】キー入力割り込み選択レジスタ１５は、後
述するＣＰＵ（中央演算装置）からの信号で制御され
る。
述するＣＰＵ（中央演算装置）からの信号で制御され
る。
【００１２】割り込み制御手段１７は、セレクタ１３か
ら有効レベルの信号が入力された時、ＣＰＵ７にベクタ
アドレスと待機モード解除要求信号を供給する。
ら有効レベルの信号が入力された時、ＣＰＵ７にベクタ
アドレスと待機モード解除要求信号を供給する。
【００１３】ＣＰＵ７は、ＲＯＭ９から前記ベクタアド
レスに格納されたプログラムを読み出して、そのプログ
ラムを実行する。
レスに格納されたプログラムを読み出して、そのプログ
ラムを実行する。
【００１４】次に動作を説明する。
【００１５】セレクタ１３に外部または内部割り込み入
力を選択させる場合、ＣＰＵ７は、キー入力割り込み選
択レジスタ１５に例えば“０"を供給する。キー入力割
り込み選択レジスタ１５は、セレクタ１３に“０"を供
給し、セレクタ１３は入力端子Ａを選択する。
力を選択させる場合、ＣＰＵ７は、キー入力割り込み選
択レジスタ１５に例えば“０"を供給する。キー入力割
り込み選択レジスタ１５は、セレクタ１３に“０"を供
給し、セレクタ１３は入力端子Ａを選択する。
【００１６】マイコンを例えば動作状態から待機状態に
する場合待機状態にする直前に、ＣＰＵ７は、キー入力
割り込みレジスタに“１"を供給し、待機モードに入
る。キー入力割り込み選択レジスタ１５は、セレクタ１
３に“１"を供給し、セレクタ１３は入力端子Ｂを選択
する。この時Ａ／Ｄ変換器５は、オフである。
する場合待機状態にする直前に、ＣＰＵ７は、キー入力
割り込みレジスタに“１"を供給し、待機モードに入
る。キー入力割り込み選択レジスタ１５は、セレクタ１
３に“１"を供給し、セレクタ１３は入力端子Ｂを選択
する。この時Ａ／Ｄ変換器５は、オフである。
【００１７】キーマトリックス１のどれか１つのキーが
押され、キーマトリックス１からのアナログ電圧値がし
きい値（ＶＤＤ×ｐ）を超える場合、バッファ１１は、
ハイレベルをセレクタ１３を介して割り込み制御手段１
７に供給する。この時割り込み制御手段１７は、ＣＰＵ
７に対してベクタアドレスと待機モード解除要求信号を
供給しない。これによりＣＰＵ７は、待機モードのまま
である。
押され、キーマトリックス１からのアナログ電圧値がし
きい値（ＶＤＤ×ｐ）を超える場合、バッファ１１は、
ハイレベルをセレクタ１３を介して割り込み制御手段１
７に供給する。この時割り込み制御手段１７は、ＣＰＵ
７に対してベクタアドレスと待機モード解除要求信号を
供給しない。これによりＣＰＵ７は、待機モードのまま
である。
【００１８】次にキーマトリックス１の他のキーが押さ
れ、キーマトリックス１からのアナログ電圧値がしきい
値（ＶＤＤ×ｐ）未満の場合、バッファ１１は、ローレ
ベルをセレクタ１３を介して割り込み制御手段１７に供
給する。この時割り込み制御手段１７は、ベクタアドレ
スと待機モード解除要求信号をＣＰＵ７に供給して、Ｃ
ＰＵ７を待機モードにさせる。
れ、キーマトリックス１からのアナログ電圧値がしきい
値（ＶＤＤ×ｐ）未満の場合、バッファ１１は、ローレ
ベルをセレクタ１３を介して割り込み制御手段１７に供
給する。この時割り込み制御手段１７は、ベクタアドレ
スと待機モード解除要求信号をＣＰＵ７に供給して、Ｃ
ＰＵ７を待機モードにさせる。
【００１９】そしてＣＰＵ７は、ＲＯＭ９の前記ベクタ
アドレスに格納されるプログラムを読み出して実行す
る。前記ＲＯＭのプログラムにしたがってＡ／Ｄ変換器
５をオンさせ、Ａ／Ｄ変換器５は、キーマトリックス１
からのアナログ電圧値をデジタルデータに変換し、ＣＰ
Ｕ７に供給する。ＣＰＵ７は、ＲＯＭ９のプログラムに
従って前記デジタルデータよりキーマトリクス１のどの
キーが押されたかを判別し、マイコン搭載機器にそのキ
ーの指示に従った動作を行わせる。
アドレスに格納されるプログラムを読み出して実行す
る。前記ＲＯＭのプログラムにしたがってＡ／Ｄ変換器
５をオンさせ、Ａ／Ｄ変換器５は、キーマトリックス１
からのアナログ電圧値をデジタルデータに変換し、ＣＰ
Ｕ７に供給する。ＣＰＵ７は、ＲＯＭ９のプログラムに
従って前記デジタルデータよりキーマトリクス１のどの
キーが押されたかを判別し、マイコン搭載機器にそのキ
ーの指示に従った動作を行わせる。
【００２０】マイコン搭載機器が所定の動作を終了する
と、ＣＰＵ７は、Ａ／Ｄ変換器５をオフするとともに、
せれくたにはにゅうりょくたんしBを選択したまま自己
も待機モードとなる。
と、ＣＰＵ７は、Ａ／Ｄ変換器５をオフするとともに、
せれくたにはにゅうりょくたんしBを選択したまま自己
も待機モードとなる。
【００２１】このように、キーマトリックス１にマイコ
ンを必要時のみに動作モードにする従来の割り込みキー
を別途設けなくても、通常の適正なキーを押すことだけ
で、待機モードのＣＰＵ７を動作モードへ移行させるこ
とが出来る。そしてマイコンの待機状態の場合、ＣＰＵ
７を待機モードに、Ａ／Ｄ変換器５をオフ出来るので消
費電流を削減出来る。
ンを必要時のみに動作モードにする従来の割り込みキー
を別途設けなくても、通常の適正なキーを押すことだけ
で、待機モードのＣＰＵ７を動作モードへ移行させるこ
とが出来る。そしてマイコンの待機状態の場合、ＣＰＵ
７を待機モードに、Ａ／Ｄ変換器５をオフ出来るので消
費電流を削減出来る。
【００２２】変形例として、どのキーも押さない時キー
マトリックス１からのアナログ電圧値が０Ｖの場合、い
ずれかのキーが押されて出力されるアナログ電圧値がし
きい値未満の時、バッファ１１は、割り込み制御手段１
７がＣＰＵ７にベクタアドレスと待機モード解除要求信
号を供給しないレベルの信号を出力する。これによりＣ
ＰＵ７は、オフのままである。そしてＡ／Ｄ変換器５
は、オフのままである。
マトリックス１からのアナログ電圧値が０Ｖの場合、い
ずれかのキーが押されて出力されるアナログ電圧値がし
きい値未満の時、バッファ１１は、割り込み制御手段１
７がＣＰＵ７にベクタアドレスと待機モード解除要求信
号を供給しないレベルの信号を出力する。これによりＣ
ＰＵ７は、オフのままである。そしてＡ／Ｄ変換器５
は、オフのままである。
【００２３】他のキーが押されてキーマトリックス１か
らのアナログ電圧がしきい値以上の時、バッファ１１
は、割り込み制御手段１７がＣＰＵ７にベクタアドレス
と待機モード解除要求信号を供給するレベルの信号を出
力する。これによりＣＰＵ７を動作モードにする。そし
てＣＰＵ７は、ＲＯＭ９の前記ベクタアドレスに格納さ
れたプログラムを読み出して実行する。
らのアナログ電圧がしきい値以上の時、バッファ１１
は、割り込み制御手段１７がＣＰＵ７にベクタアドレス
と待機モード解除要求信号を供給するレベルの信号を出
力する。これによりＣＰＵ７を動作モードにする。そし
てＣＰＵ７は、ＲＯＭ９の前記ベクタアドレスに格納さ
れたプログラムを読み出して実行する。
【００２４】前記ROMのプログラムにしたがってＡ／Ｄ
変換器５をオンさせ、Ａ／Ｄ変換器５は、キーマトリッ
クス１からのアナログ電圧値をデジタルデータに変換
し、ＣＰＵ７に供給する。ＣＰＵ７は、ＲＯＭ９のプロ
グラムに従って前記デジタルデータよりキーマトリクッ
ス１のどのキーが押されたかを判別し、マイコン搭載機
器にそのキーの指示に従った動作を行わせる。
変換器５をオンさせ、Ａ／Ｄ変換器５は、キーマトリッ
クス１からのアナログ電圧値をデジタルデータに変換
し、ＣＰＵ７に供給する。ＣＰＵ７は、ＲＯＭ９のプロ
グラムに従って前記デジタルデータよりキーマトリクッ
ス１のどのキーが押されたかを判別し、マイコン搭載機
器にそのキーの指示に従った動作を行わせる。
【００２５】なお外部または内部割り込み入力は複数の
場合、複数の外部または内部割り込み入力をセレクタ
（図示せず）で１つ選択して入力端子Ａに供給する場合
も考えられる。この場合でもマイコンが待機モードの
時、セレクタ１３は入力端子Ｂを選択する。
場合、複数の外部または内部割り込み入力をセレクタ
（図示せず）で１つ選択して入力端子Ａに供給する場合
も考えられる。この場合でもマイコンが待機モードの
時、セレクタ１３は入力端子Ｂを選択する。
【００２６】また、セレクタ１３を介さず、ちょくせつ
バッファ１１からの信号を割り込み制御手段１７に供給
する場合も考えられる。
バッファ１１からの信号を割り込み制御手段１７に供給
する場合も考えられる。
【００２７】
【発明の効果】本発明によれば、キーマトリックス１に
マイコンを必要時にのみ動作モードにする従来の割り込
みキーを別途設けなくても、通常の適正なキーを押すこ
とだけで、待機モードのＣＰＵ７を動作モードへ、オフ
していたＡ／Ｄ変換器５をオンさせることが出来る。そ
してマイコンの待機モードの場合、ＣＰＵ７、Ａ／Ｄ変
換器５をオフ出来るので消費電流を削減出来る。
マイコンを必要時にのみ動作モードにする従来の割り込
みキーを別途設けなくても、通常の適正なキーを押すこ
とだけで、待機モードのＣＰＵ７を動作モードへ、オフ
していたＡ／Ｄ変換器５をオンさせることが出来る。そ
してマイコンの待機モードの場合、ＣＰＵ７、Ａ／Ｄ変
換器５をオフ出来るので消費電流を削減出来る。
【図１】本発明のマイコン搭載機器のマイコン待機状態
時の消費電流削減回路の一実施の形態の構成を示すブロ
ック図である。
時の消費電流削減回路の一実施の形態の構成を示すブロ
ック図である。
【図２】図１のキーマトリックス１の構成を示す図であ
る。
る。
【図３】従来のマイコン搭載機器の主にマイコン部の構
成を示す図である。
成を示す図である。
１・・・キーマトリックス、３・・・Ａ／Ｄ変換入力端
子、５・・・Ａ／Ｄ変換器、７・・・ＣＰＵ（中央演算
装置）、９・・・ＲＯＭ、１１・・・バッファ、１３・
・・セレクタ、１５・・・キー入力割り込み選択レジス
タ、１７・・・割り込み制御手段。
子、５・・・Ａ／Ｄ変換器、７・・・ＣＰＵ（中央演算
装置）、９・・・ＲＯＭ、１１・・・バッファ、１３・
・・セレクタ、１５・・・キー入力割り込み選択レジス
タ、１７・・・割り込み制御手段。
Claims (1)
- 【請求項１】キーが押されるとアナログ電圧値を出力す
るキーマトリックス手段と、 前記キーマトリックス手段からの前記アナログ電圧値を
デジタルデータに変換するアナログ−デジタル変換手段
と、 前記キーマトリクス手段からの前記アナログ電圧値が入
力され、前記アナログ電圧値が有効の場合は第１のレベ
ルの信号を出力し、前記アナログ電圧値が無効の場合第
２のレベルの信号を出力するバッファ手段と、 第１の入力端子に外部または内部割り込み入力が入力さ
れ、第２の入力端子に前記バッファ手段の出力が入力さ
れるセレクト手段と、 ＣＰＵと、 ＲＯＭと、 前記セレクト手段からの入力が有効レベルの信号の場
合、前記ＣＰＵにベクタアドレスと解除要求信号を供給
する割り込み制御手段とを具備し、 マイコン待機状態の時、前記アナログ−デジタル変換手
段はオフ状態にあり、前記ＣＰＵは待機モードにあり、
前記セレクト手段は前記第２の入力端子を選択してお
り、 前記キーマトリックス手段のキーが押され出力する前記
アナログ電圧値が有効の場合、前記バッファ手段は前記
第１のレベルの信号を前記セレクト手段を介して前記割
り込み制御手段に供給し、 前記ＣＰＵは、前記割り込み制御手段からの前記ベクタ
アドレスと前記解除要求信号により動作モードに移行
し、前記ＲＯＭから前記ベクタアドレスに格納されてい
るプログラムを読み出して実行し、前記ＲＯＭのプログ
ラムに従って前記アナログ−デジタル変換手段をオンし
て、前記キーマトリックス手段からの前記アナログ電圧
値を前記アナログディジタル変換手段で前記ディジタル
データに変換し、このディジタルデータで前記キーマト
リックス手段のどのキーが押されたかを判別し、マイコ
ン搭載機器にそのキーの指示に従った動作を行わせるこ
とを特徴とするマイコン搭載機器のマイコン待機状態時
の消費電流削減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09399099A JP3805132B2 (ja) | 1999-03-31 | 1999-03-31 | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09399099A JP3805132B2 (ja) | 1999-03-31 | 1999-03-31 | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000284892A true JP2000284892A (ja) | 2000-10-13 |
| JP3805132B2 JP3805132B2 (ja) | 2006-08-02 |
Family
ID=14097852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09399099A Expired - Fee Related JP3805132B2 (ja) | 1999-03-31 | 1999-03-31 | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3805132B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6795351B2 (en) | 2002-03-20 | 2004-09-21 | Sanyo Electric Co., Ltd. | Memory having storage means |
| US7340626B2 (en) | 2004-03-25 | 2008-03-04 | Sharp Kabushiki Kaisha | Image forming apparatus |
-
1999
- 1999-03-31 JP JP09399099A patent/JP3805132B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6795351B2 (en) | 2002-03-20 | 2004-09-21 | Sanyo Electric Co., Ltd. | Memory having storage means |
| US7340626B2 (en) | 2004-03-25 | 2008-03-04 | Sharp Kabushiki Kaisha | Image forming apparatus |
| CN100461013C (zh) * | 2004-03-25 | 2009-02-11 | 夏普株式会社 | 图像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3805132B2 (ja) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4726337B2 (ja) | ワンチップマイクロコンピュータ | |
| US6202163B1 (en) | Data processing circuit with gating of clocking signals to various elements of the circuit | |
| US5355503A (en) | Event driven scanning of data input equipment using multi-input wake-up techniques | |
| JP4724461B2 (ja) | システムｌｓｉ | |
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| WO2002012988A9 (en) | Method and system for providing gated clock signal to a csr block | |
| JPH11143571A (ja) | データ処理装置 | |
| JP4129345B2 (ja) | 電力削減のための複数の等価機能ユニットの制御 | |
| JPH10341199A (ja) | 無線携帯端末 | |
| JP2000284892A (ja) | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 | |
| KR0155558B1 (ko) | 휴대용 데이타 터미널의 절전 방법 및 그 장치 | |
| KR100273610B1 (ko) | 아날로그/디지탈 변환 장치 | |
| JPH08307269A (ja) | アナログ・ディジタル変換器 | |
| US6643785B1 (en) | Interruption control circuit for use in an apparatus having a microcomputer | |
| KR20060062758A (ko) | 다수의 키가 요구되는 단말기에서의 키인식 정확도 향상장치 및 그 방법 | |
| JPH07306833A (ja) | 携帯型情報端末器 | |
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| JP3310482B2 (ja) | マイクロコンピュータ | |
| JPH0675654A (ja) | コンピュータの節電方式 | |
| JP3308311B2 (ja) | 電話装置の選択信号送出回路及びこれを含む電話装置 | |
| JP2800578B2 (ja) | 電源制御方式 | |
| JPH04352215A (ja) | キー処理装置 | |
| JPH10333923A (ja) | マイクロコンピュータの割込み制御回路 | |
| JPH10143364A (ja) | 処理装置 | |
| JP2000349633A (ja) | 動作モード信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |