JPH0877133A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH0877133A JPH0877133A JP6212817A JP21281794A JPH0877133A JP H0877133 A JPH0877133 A JP H0877133A JP 6212817 A JP6212817 A JP 6212817A JP 21281794 A JP21281794 A JP 21281794A JP H0877133 A JPH0877133 A JP H0877133A
- Authority
- JP
- Japan
- Prior art keywords
- processing mode
- storage means
- specific value
- processing
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵを介さず自動的に、次の処理への切り
換え及び次のＡ／Ｄ変換の開始を行い、ＣＰＵの負荷を
軽くするＡ／Ｄ変換装置の提供。 【構成】 Ａ／Ｄ変換器２の変換結果が特定値になった
とき、その特定値に対応する処理モードに切り換えその
処理を実行するＡ／Ｄ変換装置。処理モードに対応する
変換結果の特定値を記憶する特定値記憶手段４と、特定
値記憶手段４の記憶内容に対応する処理モードを記憶す
る処理モード記憶手段６と、変換結果と特定値記憶手段
４の記憶内容とを比較する比較回路５と、処理モードを
記憶し、Ａ／Ｄ変換器２及び外部機器へ処理モードを指
示する処理モード選択記憶手段１とを備え、比較回路５
が比較した結果、変換結果と記憶内容とが一致したとき
に、処理モード記憶手段６が記憶している処理モード
を、処理モード選択記憶手段１に記憶させ、処理モード
の処理を実行すべく構成している。
換え及び次のＡ／Ｄ変換の開始を行い、ＣＰＵの負荷を
軽くするＡ／Ｄ変換装置の提供。 【構成】 Ａ／Ｄ変換器２の変換結果が特定値になった
とき、その特定値に対応する処理モードに切り換えその
処理を実行するＡ／Ｄ変換装置。処理モードに対応する
変換結果の特定値を記憶する特定値記憶手段４と、特定
値記憶手段４の記憶内容に対応する処理モードを記憶す
る処理モード記憶手段６と、変換結果と特定値記憶手段
４の記憶内容とを比較する比較回路５と、処理モードを
記憶し、Ａ／Ｄ変換器２及び外部機器へ処理モードを指
示する処理モード選択記憶手段１とを備え、比較回路５
が比較した結果、変換結果と記憶内容とが一致したとき
に、処理モード記憶手段６が記憶している処理モード
を、処理モード選択記憶手段１に記憶させ、処理モード
の処理を実行すべく構成している。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
とＡ／Ｄ変換器とを組み合わせ、Ａ／Ｄ変換結果に応じ
て、自身及びマイクロコンピュータが実行すべき処理を
選択するＡ／Ｄ変換装置の改良に関するものである。
とＡ／Ｄ変換器とを組み合わせ、Ａ／Ｄ変換結果に応じ
て、自身及びマイクロコンピュータが実行すべき処理を
選択するＡ／Ｄ変換装置の改良に関するものである。
【０００２】
【従来の技術】Ａ／Ｄ変換器は、マイクロコンピュータ
と接続して使用されることが多い。その場合、Ａ／Ｄ変
換器の特定の変換結果に応じて実行すべき処理毎の処理
モードとそれに対応する変換結果の特定値とを予め設定
しておき、マイクロコンピュータからの命令により作動
し、その変換結果と特定値とを比較して一致したとき
に、Ａ／Ｄ変換結果をマイクロコンピュータに記録する
スキャンモードへの切り換え、Ａ／Ｄ変換結果と所定の
特定値とを比較するコンパレートモードへの切り換え、
Ａ／Ｄ変換する電圧チャネルの切り換え、Ａ／Ｄ変換停
止等の、マイクロコンピュータ及びＡ／Ｄ変換器が実行
べき処理の処理モードを選択しその処理を実行するＡ／
Ｄ変換装置として使用される。
と接続して使用されることが多い。その場合、Ａ／Ｄ変
換器の特定の変換結果に応じて実行すべき処理毎の処理
モードとそれに対応する変換結果の特定値とを予め設定
しておき、マイクロコンピュータからの命令により作動
し、その変換結果と特定値とを比較して一致したとき
に、Ａ／Ｄ変換結果をマイクロコンピュータに記録する
スキャンモードへの切り換え、Ａ／Ｄ変換結果と所定の
特定値とを比較するコンパレートモードへの切り換え、
Ａ／Ｄ変換する電圧チャネルの切り換え、Ａ／Ｄ変換停
止等の、マイクロコンピュータ及びＡ／Ｄ変換器が実行
べき処理の処理モードを選択しその処理を実行するＡ／
Ｄ変換装置として使用される。
【０００３】
【発明が解決しようとする課題】この場合、Ａ／Ｄ変換
が終了する都度、マイクロコンピュータのＣＰＵによっ
て、変換結果と処理モード毎に定められた特定値とを比
較し、変換結果と特定値とが一致したときには、ＣＰＵ
により、マイクロコンピュータ及びＡ／Ｄ変換器が実行
する処理モードを記憶する処理モード選択レジスタの記
憶内容を書き換えなければならず、ＣＰＵの大きな負荷
となっていた。
が終了する都度、マイクロコンピュータのＣＰＵによっ
て、変換結果と処理モード毎に定められた特定値とを比
較し、変換結果と特定値とが一致したときには、ＣＰＵ
により、マイクロコンピュータ及びＡ／Ｄ変換器が実行
する処理モードを記憶する処理モード選択レジスタの記
憶内容を書き換えなければならず、ＣＰＵの大きな負荷
となっていた。
【０００４】本発明は、上述のような事情に鑑みてなさ
れたものであり、第１発明では、ＣＰＵの負荷を軽くす
るＡ／Ｄ変換装置を提供することを目的とする。また、
第２発明では、必要なプログラムが少なく、実行すべき
処理毎の電圧レベルを設定するのみで、自動的に処理を
選択できるＡ／Ｄ変換装置を提供することを目的とす
る。
れたものであり、第１発明では、ＣＰＵの負荷を軽くす
るＡ／Ｄ変換装置を提供することを目的とする。また、
第２発明では、必要なプログラムが少なく、実行すべき
処理毎の電圧レベルを設定するのみで、自動的に処理を
選択できるＡ／Ｄ変換装置を提供することを目的とす
る。
【０００５】第３発明では、必要なプログラムが少な
く、自動的に電圧レベルに対応する処理を選択できるＡ
／Ｄ変換装置を提供することを目的とする。第４発明で
は、必要なプログラムが少なく、自動的にその特定値に
対応する処理に切り換えできるＡ／Ｄ変換装置を提供す
ることを目的とする。第５発明では、必要なプログラム
が少なく、その特定値に対応する処理を選択できるＡ／
Ｄ変換装置を提供することを目的とする。
く、自動的に電圧レベルに対応する処理を選択できるＡ
／Ｄ変換装置を提供することを目的とする。第４発明で
は、必要なプログラムが少なく、自動的にその特定値に
対応する処理に切り換えできるＡ／Ｄ変換装置を提供す
ることを目的とする。第５発明では、必要なプログラム
が少なく、その特定値に対応する処理を選択できるＡ／
Ｄ変換装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】第１発明に係るＡ／Ｄ変
換装置は、変換結果と、Ａ／Ｄ変換装置が切り換えその
処理を実行すべき処理モードに対応する変換結果の特定
値とを比較する比較回路を備えることを特徴とする。
換装置は、変換結果と、Ａ／Ｄ変換装置が切り換えその
処理を実行すべき処理モードに対応する変換結果の特定
値とを比較する比較回路を備えることを特徴とする。
【０００７】第２発明に係るＡ／Ｄ変換装置は、複数の
処理モード記憶手段から１つを選択するための値を記憶
する処理モード選択ビットと、処理モード選択ビットの
記憶内容により、前記の選択を行う第１のセレクタとを
備えることを特徴とする。
処理モード記憶手段から１つを選択するための値を記憶
する処理モード選択ビットと、処理モード選択ビットの
記憶内容により、前記の選択を行う第１のセレクタとを
備えることを特徴とする。
【０００８】第３発明に係るＡ／Ｄ変換装置は、複数の
処理モード記憶手段及び複数の特定値記憶手段からそれ
ぞれ１つを、順次、連動して選択する第２のセレクタを
備え、比較回路は、Ａ／Ｄ変換器が変換する都度、第２
のセレクタの選択により、変換結果と前記複数の特定値
記憶手段の全ての記憶内容との比較を行うことを特徴と
する。
処理モード記憶手段及び複数の特定値記憶手段からそれ
ぞれ１つを、順次、連動して選択する第２のセレクタを
備え、比較回路は、Ａ／Ｄ変換器が変換する都度、第２
のセレクタの選択により、変換結果と前記複数の特定値
記憶手段の全ての記憶内容との比較を行うことを特徴と
する。
【０００９】第４発明に係るＡ／Ｄ変換装置は、Ａ／Ｄ
変換器が変換する都度、順次、複数の特定値記憶手段か
ら１つを選択する第３のセレクタと、第３のセレクタに
連動して、順次、Ａ／Ｄ変換器が変換すべき複数の電圧
チャネルから１チャネルを切り換え選択するチャネル切
換回路とを備えることを特徴とする。
変換器が変換する都度、順次、複数の特定値記憶手段か
ら１つを選択する第３のセレクタと、第３のセレクタに
連動して、順次、Ａ／Ｄ変換器が変換すべき複数の電圧
チャネルから１チャネルを切り換え選択するチャネル切
換回路とを備えることを特徴とする。
【００１０】第５発明に係るＡ／Ｄ変換装置は、複数の
処理モード記憶手段から１つを選択するための値を記憶
する、特定値記憶手段毎の処理モード選択ビットと、第
３のセレクタに連動して、順次、処理モード選択ビット
を選択する第４のセレクタと、第４のセレクタが選択し
た処理モード選択ビットの記憶内容により、複数の処理
モード記憶手段から１つを選択する第１のセレクタとを
備えることを特徴とする。
処理モード記憶手段から１つを選択するための値を記憶
する、特定値記憶手段毎の処理モード選択ビットと、第
３のセレクタに連動して、順次、処理モード選択ビット
を選択する第４のセレクタと、第４のセレクタが選択し
た処理モード選択ビットの記憶内容により、複数の処理
モード記憶手段から１つを選択する第１のセレクタとを
備えることを特徴とする。
【００１１】
【作用】第１発明に係るＡ／Ｄ変換装置では、処理モー
ド選択記憶手段が、Ａ／Ｄ変換装置が切り換えその処理
を実行する処理モードを記憶し、Ａ／Ｄ変換器及び外部
機器へ処理モードを指示する。特定値記憶手段は、Ａ／
Ｄ変換装置が切り換える処理モードに対応する変換結果
の特定値を、処理モード記憶手段は、特定値記憶手段の
記憶内容に対応する処理モードをそれぞれ記憶してお
り、比較回路は、変換結果と特定値記憶手段の記憶内容
とを比較する。そして、変換結果と記憶内容とが一致し
たときに、処理モード記憶手段の記憶内容を、処理モー
ド選択記憶手段に記憶させる。処理モード選択記憶手段
は、記憶内容の処理モードをＡ／Ｄ変換器及び外部機器
へ指示する。
ド選択記憶手段が、Ａ／Ｄ変換装置が切り換えその処理
を実行する処理モードを記憶し、Ａ／Ｄ変換器及び外部
機器へ処理モードを指示する。特定値記憶手段は、Ａ／
Ｄ変換装置が切り換える処理モードに対応する変換結果
の特定値を、処理モード記憶手段は、特定値記憶手段の
記憶内容に対応する処理モードをそれぞれ記憶してお
り、比較回路は、変換結果と特定値記憶手段の記憶内容
とを比較する。そして、変換結果と記憶内容とが一致し
たときに、処理モード記憶手段の記憶内容を、処理モー
ド選択記憶手段に記憶させる。処理モード選択記憶手段
は、記憶内容の処理モードをＡ／Ｄ変換器及び外部機器
へ指示する。
【００１２】第２発明に係るＡ／Ｄ変換装置では、処理
モード選択ビットが、複数の処理モード記憶手段から１
つを選択するための値を記憶しており、第１のセレクタ
は、処理モード選択ビットの記憶内容により、複数の処
理モード記憶手段から１つを選択する。
モード選択ビットが、複数の処理モード記憶手段から１
つを選択するための値を記憶しており、第１のセレクタ
は、処理モード選択ビットの記憶内容により、複数の処
理モード記憶手段から１つを選択する。
【００１３】第３発明に係るＡ／Ｄ変換装置では、比較
回路は、Ａ／Ｄ変換器が変換する都度、第２のセレクタ
に複数の処理モード記憶手段及び複数の特定値記憶手段
からそれぞれ１つを、順次、連動して選択させることに
より、変換結果と前記複数の特定値記憶手段の全ての記
憶内容との比較を行う。
回路は、Ａ／Ｄ変換器が変換する都度、第２のセレクタ
に複数の処理モード記憶手段及び複数の特定値記憶手段
からそれぞれ１つを、順次、連動して選択させることに
より、変換結果と前記複数の特定値記憶手段の全ての記
憶内容との比較を行う。
【００１４】第４発明に係るＡ／Ｄ変換装置では、第３
のセレクタは、Ａ／Ｄ変換器が変換する都度、順次、複
数の特定値記憶手段から１つを選択する。チャネル切換
回路は、この第３のセレクタに連動して、順次、Ａ／Ｄ
変換器が変換すべき複数の電圧チャネルから１チャネル
を切り換え選択する。
のセレクタは、Ａ／Ｄ変換器が変換する都度、順次、複
数の特定値記憶手段から１つを選択する。チャネル切換
回路は、この第３のセレクタに連動して、順次、Ａ／Ｄ
変換器が変換すべき複数の電圧チャネルから１チャネル
を切り換え選択する。
【００１５】第５発明に係るＡ／Ｄ変換装置では、処理
モード選択ビットが、複数の処理モード記憶手段から１
つを選択するための値を記憶している。第４のセレクタ
は、第３のセレクタに連動して、順次、処理モード選択
ビットを選択し、第１のセレクタは、第４のセレクタが
選択した処理モード選択ビットの記憶内容により、複数
の処理モード記憶手段から１つを選択する。
モード選択ビットが、複数の処理モード記憶手段から１
つを選択するための値を記憶している。第４のセレクタ
は、第３のセレクタに連動して、順次、処理モード選択
ビットを選択し、第１のセレクタは、第４のセレクタが
選択した処理モード選択ビットの記憶内容により、複数
の処理モード記憶手段から１つを選択する。
【００１６】
【実施例】以下に、本発明をその実施例を示す図面を参
照しながら説明する。 実施例１．図１は、この発明に係るＡ／Ｄ変換装置の１
実施例の構成を示したブロック図である。このＡ／Ｄ変
換装置では、マイクロコンピュータ１２及びＡ／Ｄ変換
器２が実行する処理（Ａ／Ｄ変換する電圧チャネルの切
り換え、Ａ／Ｄ変換結果をマイクロコンピュータ１２に
記録するスキャンモードへの切り換え、Ａ／Ｄ変換結果
と所定の特定値とを比較するコンパレートモードへの切
り換え、Ａ／Ｄ変換停止等）の処理モードを記憶し、Ａ
／Ｄ変換器２及びマイクロコンピュータ１２へその処理
モードを指示する処理モード選択レジスタ１と、処理モ
ード毎に設定された変換結果の特定値を記憶する特定値
レジスタ４と、特定値レジスタ４の記憶内容に対応する
処理モードを記憶する処理モードレジスタ６とを備えて
いる。また、変換結果レジスタ３に保持されているＡ／
Ｄ変換器の変換結果と特定値レジスタ４の記憶内容とを
比較し、変換結果と記憶内容とが一致したときに、処理
モードレジスタ６の記憶内容を、処理モード選択レジス
タ１に記憶させ、一致しないときは、Ａ／Ｄ変換器２に
引き続きＡ／Ｄ変換させる比較回路５を備えている。変
換結果レジスタ３に保持されている変換結果は、マイク
ロコンピュータ１２へも与えられる。
照しながら説明する。 実施例１．図１は、この発明に係るＡ／Ｄ変換装置の１
実施例の構成を示したブロック図である。このＡ／Ｄ変
換装置では、マイクロコンピュータ１２及びＡ／Ｄ変換
器２が実行する処理（Ａ／Ｄ変換する電圧チャネルの切
り換え、Ａ／Ｄ変換結果をマイクロコンピュータ１２に
記録するスキャンモードへの切り換え、Ａ／Ｄ変換結果
と所定の特定値とを比較するコンパレートモードへの切
り換え、Ａ／Ｄ変換停止等）の処理モードを記憶し、Ａ
／Ｄ変換器２及びマイクロコンピュータ１２へその処理
モードを指示する処理モード選択レジスタ１と、処理モ
ード毎に設定された変換結果の特定値を記憶する特定値
レジスタ４と、特定値レジスタ４の記憶内容に対応する
処理モードを記憶する処理モードレジスタ６とを備えて
いる。また、変換結果レジスタ３に保持されているＡ／
Ｄ変換器の変換結果と特定値レジスタ４の記憶内容とを
比較し、変換結果と記憶内容とが一致したときに、処理
モードレジスタ６の記憶内容を、処理モード選択レジス
タ１に記憶させ、一致しないときは、Ａ／Ｄ変換器２に
引き続きＡ／Ｄ変換させる比較回路５を備えている。変
換結果レジスタ３に保持されている変換結果は、マイク
ロコンピュータ１２へも与えられる。
【００１７】このような構成のＡ／Ｄ変換装置の動作を
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６にＡ／Ｄ変換器２が
実行すべき処理の処理モードを、特定値レジスタ４に、
処理モードレジスタ６に記憶させる処理モードに対応す
る変換結果の特定値を、それぞれマイクロコンピュータ
１２のプログラムにより予め設定しておく。Ａ／Ｄ変換
器２は、処理モード選択レジスタ１に記憶された当初の
処理モードに従って、Ａ／Ｄ変換を行う。比較回路５
は、Ａ／Ｄ変換が終了する都度、変換結果レジスタ３に
保持されている変換結果と特定値レジスタ４の記憶内容
とを比較する。
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６にＡ／Ｄ変換器２が
実行すべき処理の処理モードを、特定値レジスタ４に、
処理モードレジスタ６に記憶させる処理モードに対応す
る変換結果の特定値を、それぞれマイクロコンピュータ
１２のプログラムにより予め設定しておく。Ａ／Ｄ変換
器２は、処理モード選択レジスタ１に記憶された当初の
処理モードに従って、Ａ／Ｄ変換を行う。比較回路５
は、Ａ／Ｄ変換が終了する都度、変換結果レジスタ３に
保持されている変換結果と特定値レジスタ４の記憶内容
とを比較する。
【００１８】その結果、変換結果と記憶内容とが一致し
たとき、比較回路５は、処理モードレジスタ６が記憶し
ている処理モードを、処理モード選択レジスタ１に記憶
させる。処理モード選択レジスタ１は、新たに記憶した
処理モードをＡ／Ｄ変換器２及びマイクロコンピュータ
１２へ指示する。Ａ／Ｄ変換器２は、以後はこの処理モ
ードに従って処理を行う（Ａ／Ｄ変換停止モードであれ
ば、停止する）。マイクロコンピュータ１２は、指示さ
れた処理モードに従って、Ａ／Ｄ変換する電圧チャネル
の切り換え、Ａ／Ｄ変換結果の記録、Ａ／Ｄ変換結果と
所定の設定値（特定値レジスタ４の記憶内容とは別）の
比較等の処理を実行する。 変換結果と記憶内容とが一
致しないとき、比較回路５は、変換開始信号をＡ／Ｄ変
換器２へ送り、Ａ／Ｄ変換器２は、これを受けて、処理
モード選択レジスタ１に記憶されている処理モードに従
って、Ａ／Ｄ変換を行う。従って、Ａ／Ｄ変換器２は、
変換結果と記憶内容とが一致する迄は、当初の処理モー
ドによるＡ／Ｄ変換を繰り返し、変換結果と記憶内容と
が一致した後は、処理モードレジスタ６が記憶している
処理モードにより処理を行う。
たとき、比較回路５は、処理モードレジスタ６が記憶し
ている処理モードを、処理モード選択レジスタ１に記憶
させる。処理モード選択レジスタ１は、新たに記憶した
処理モードをＡ／Ｄ変換器２及びマイクロコンピュータ
１２へ指示する。Ａ／Ｄ変換器２は、以後はこの処理モ
ードに従って処理を行う（Ａ／Ｄ変換停止モードであれ
ば、停止する）。マイクロコンピュータ１２は、指示さ
れた処理モードに従って、Ａ／Ｄ変換する電圧チャネル
の切り換え、Ａ／Ｄ変換結果の記録、Ａ／Ｄ変換結果と
所定の設定値（特定値レジスタ４の記憶内容とは別）の
比較等の処理を実行する。 変換結果と記憶内容とが一
致しないとき、比較回路５は、変換開始信号をＡ／Ｄ変
換器２へ送り、Ａ／Ｄ変換器２は、これを受けて、処理
モード選択レジスタ１に記憶されている処理モードに従
って、Ａ／Ｄ変換を行う。従って、Ａ／Ｄ変換器２は、
変換結果と記憶内容とが一致する迄は、当初の処理モー
ドによるＡ／Ｄ変換を繰り返し、変換結果と記憶内容と
が一致した後は、処理モードレジスタ６が記憶している
処理モードにより処理を行う。
【００１９】実施例２．図２は、この発明に係るＡ／Ｄ
変換装置の実施例２の構成を示したブロック図である。
このＡ／Ｄ変換装置では、複数の処理モードレジスタ６
ａ〜６ｃと、特定値レジスタ４に付加され、処理モード
レジスタ６ａ〜６ｃから１つを選択するための値を記憶
する処理モード選択ビット７（１桁とは限らない）と、
処理モード選択ビット７の記憶内容を受けて、複数の処
理モードレジスタ６ａ〜６ｃから１つを選択するセレク
タ８とを備えている。その他の構成は、実施例１で説明
したＡ／Ｄ変換装置の構成例と同様なので、説明を省略
する。
変換装置の実施例２の構成を示したブロック図である。
このＡ／Ｄ変換装置では、複数の処理モードレジスタ６
ａ〜６ｃと、特定値レジスタ４に付加され、処理モード
レジスタ６ａ〜６ｃから１つを選択するための値を記憶
する処理モード選択ビット７（１桁とは限らない）と、
処理モード選択ビット７の記憶内容を受けて、複数の処
理モードレジスタ６ａ〜６ｃから１つを選択するセレク
タ８とを備えている。その他の構成は、実施例１で説明
したＡ／Ｄ変換装置の構成例と同様なので、説明を省略
する。
【００２０】このような構成のＡ／Ｄ変換装置の動作を
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６ａ〜６ｃにＡ／Ｄ変
換器２が実行すべき処理の処理モードを、特定値レジス
タ４に、処理モードレジスタ６ａ〜６ｃに記憶させる処
理モードに対応する変換結果の特定値を、それぞれマイ
クロコンピュータ１２ａのプログラムにより予め設定し
ておく。
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６ａ〜６ｃにＡ／Ｄ変
換器２が実行すべき処理の処理モードを、特定値レジス
タ４に、処理モードレジスタ６ａ〜６ｃに記憶させる処
理モードに対応する変換結果の特定値を、それぞれマイ
クロコンピュータ１２ａのプログラムにより予め設定し
ておく。
【００２１】この状態で、処理モード選択ビット７に、
特定値レジスタ４に記憶させた特定値に対応してＡ／Ｄ
変換器２及びマイクロコンピュータ１２ａに実行させた
い処理の処理モードを記憶している、処理モードレジス
タ６ａ〜６ｃの１つを選択するための値を、マイクロコ
ンピュータ１２ａのプログラムにより設定する。この設
定により、セレクタ８は、特定値レジスタ４に記憶させ
た変換結果の特定値に対応してＡ／Ｄ変換器２及びマイ
クロコンピュータ１２ａに実行させたい処理の処理モー
ドを記憶している、処理モードレジスタ６ａ〜６ｃの１
つを選択する。この選択により、比較回路５が、Ａ／Ｄ
変換が終了する都度、変換結果レジスタ３に保持されて
いる変換結果と特定値レジスタ４の記憶内容とを比較
し、変換結果と記憶内容とが一致したときに、処理モー
ド選択レジスタ１に新たに記憶させる処理モードが特定
される。その他の動作は、実施例１で説明したＡ／Ｄ変
換装置の動作と同様なので、説明を省略する。
特定値レジスタ４に記憶させた特定値に対応してＡ／Ｄ
変換器２及びマイクロコンピュータ１２ａに実行させた
い処理の処理モードを記憶している、処理モードレジス
タ６ａ〜６ｃの１つを選択するための値を、マイクロコ
ンピュータ１２ａのプログラムにより設定する。この設
定により、セレクタ８は、特定値レジスタ４に記憶させ
た変換結果の特定値に対応してＡ／Ｄ変換器２及びマイ
クロコンピュータ１２ａに実行させたい処理の処理モー
ドを記憶している、処理モードレジスタ６ａ〜６ｃの１
つを選択する。この選択により、比較回路５が、Ａ／Ｄ
変換が終了する都度、変換結果レジスタ３に保持されて
いる変換結果と特定値レジスタ４の記憶内容とを比較
し、変換結果と記憶内容とが一致したときに、処理モー
ド選択レジスタ１に新たに記憶させる処理モードが特定
される。その他の動作は、実施例１で説明したＡ／Ｄ変
換装置の動作と同様なので、説明を省略する。
【００２２】実施例３．図３は、この発明に係るＡ／Ｄ
変換装置の実施例３の構成を示したブロック図である。
このＡ／Ｄ変換装置では、複数の処理モードレジスタ６
ａ〜６ｃと、複数の特定値レジスタ４ａ〜４ｃと、Ａ／
Ｄ変換器２が変換する都度、複数の処理モードレジスタ
６ａ〜６ｃ及び複数の特定値レジスタ４ａ〜４ｃからそ
れぞれ１つを、順次、連動して選択するセレクタ８ａ
と、Ａ／Ｄ変換器２が変換する都度、セレクタ８ａの選
択切り換えにより、変換結果と複数の特定値レジスタ４
ａ〜４ｃの全ての記憶内容との比較を行う比較回路５ａ
とを備えている。その他の構成は、実施例１で説明した
Ａ／Ｄ変換装置の構成例と同様なので、説明を省略す
る。
変換装置の実施例３の構成を示したブロック図である。
このＡ／Ｄ変換装置では、複数の処理モードレジスタ６
ａ〜６ｃと、複数の特定値レジスタ４ａ〜４ｃと、Ａ／
Ｄ変換器２が変換する都度、複数の処理モードレジスタ
６ａ〜６ｃ及び複数の特定値レジスタ４ａ〜４ｃからそ
れぞれ１つを、順次、連動して選択するセレクタ８ａ
と、Ａ／Ｄ変換器２が変換する都度、セレクタ８ａの選
択切り換えにより、変換結果と複数の特定値レジスタ４
ａ〜４ｃの全ての記憶内容との比較を行う比較回路５ａ
とを備えている。その他の構成は、実施例１で説明した
Ａ／Ｄ変換装置の構成例と同様なので、説明を省略す
る。
【００２３】このような構成のＡ／Ｄ変換装置の動作を
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６ａ〜６ｃにＡ／Ｄ変
換器２及びマイクロコンピュータ１２ｂが実行すべき処
理モードを、特定値レジスタ４ａ〜４ｃに、処理モード
レジスタ６ａ〜６ｃに記憶させる処理モードにそれぞれ
対応する変換結果の特定値を、それぞれマイクロコンピ
ュータ１２ｂのプログラムにより予め設定しておく。比
較回路５ａは、Ａ／Ｄ変換器２が変換する都度、セレク
タ８ａを選択切り換えさせることにより、変換結果と複
数の特定値レジスタ４ａ〜４ｃの全ての記憶内容との比
較を行う（セレクタ８ａの選択切り換えは一巡する）。
その他の動作は、実施例１で説明したＡ／Ｄ変換装置の
動作と同様なので、説明を省略する。
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６ａ〜６ｃにＡ／Ｄ変
換器２及びマイクロコンピュータ１２ｂが実行すべき処
理モードを、特定値レジスタ４ａ〜４ｃに、処理モード
レジスタ６ａ〜６ｃに記憶させる処理モードにそれぞれ
対応する変換結果の特定値を、それぞれマイクロコンピ
ュータ１２ｂのプログラムにより予め設定しておく。比
較回路５ａは、Ａ／Ｄ変換器２が変換する都度、セレク
タ８ａを選択切り換えさせることにより、変換結果と複
数の特定値レジスタ４ａ〜４ｃの全ての記憶内容との比
較を行う（セレクタ８ａの選択切り換えは一巡する）。
その他の動作は、実施例１で説明したＡ／Ｄ変換装置の
動作と同様なので、説明を省略する。
【００２４】実施例４．図４は、この発明に係るＡ／Ｄ
変換装置の実施例４の構成を示したブロック図である。
このＡ／Ｄ変換装置では、複数の特定値レジスタ４ａ〜
４ｃと、Ａ／Ｄ変換器２が変換する都度、順次、複数の
特定値レジスタ４ａ〜４ｃから１つを選択するセレクタ
１０と、セレクタ１０に連動して、順次、Ａ／Ｄ変換器
２が変換すべき複数の電圧チャネルＣＨ１〜ＣＨ３から
１チャネルを切り換え選択するチャネル切換回路９とを
備えている。その他の構成は、実施例１で説明したＡ／
Ｄ変換装置の構成例と同様なので、説明を省略する。
変換装置の実施例４の構成を示したブロック図である。
このＡ／Ｄ変換装置では、複数の特定値レジスタ４ａ〜
４ｃと、Ａ／Ｄ変換器２が変換する都度、順次、複数の
特定値レジスタ４ａ〜４ｃから１つを選択するセレクタ
１０と、セレクタ１０に連動して、順次、Ａ／Ｄ変換器
２が変換すべき複数の電圧チャネルＣＨ１〜ＣＨ３から
１チャネルを切り換え選択するチャネル切換回路９とを
備えている。その他の構成は、実施例１で説明したＡ／
Ｄ変換装置の構成例と同様なので、説明を省略する。
【００２５】このような構成のＡ／Ｄ変換装置の動作を
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６にＡ／Ｄ変換器２及
びマイクロコンピュータ１２ｃが実行すべき処理の処理
モードを、特定値レジスタ４ａ〜４ｃに、処理モードレ
ジスタ６に記憶させる処理モードに対応する電圧チャネ
ルＣＨ１〜ＣＨ３毎の変換結果の特定値を、それぞれマ
イクロコンピュータ１２ｃのプログラムにより予め設定
しておく。比較回路５は、Ａ／Ｄ変換器２がＡ／Ｄ変換
を終了する都度、変換結果レジスタ３に保持されている
変換結果と、Ａ／Ｄ変換されたチャネルに対応する、特
定値レジスタ４ａ〜４ｃの１つの記憶内容とを比較す
る。
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６にＡ／Ｄ変換器２及
びマイクロコンピュータ１２ｃが実行すべき処理の処理
モードを、特定値レジスタ４ａ〜４ｃに、処理モードレ
ジスタ６に記憶させる処理モードに対応する電圧チャネ
ルＣＨ１〜ＣＨ３毎の変換結果の特定値を、それぞれマ
イクロコンピュータ１２ｃのプログラムにより予め設定
しておく。比較回路５は、Ａ／Ｄ変換器２がＡ／Ｄ変換
を終了する都度、変換結果レジスタ３に保持されている
変換結果と、Ａ／Ｄ変換されたチャネルに対応する、特
定値レジスタ４ａ〜４ｃの１つの記憶内容とを比較す
る。
【００２６】その結果、変換結果と記憶内容とが一致し
たとき、比較回路５は、処理モードレジスタ６が記憶し
ている処理モードを、処理モード選択レジスタ１に記憶
させる。処理モード選択レジスタ１は、新たに記憶した
処理モードをＡ／Ｄ変換器２及びマイクロコンピュータ
１２ｃに指示する。Ａ／Ｄ変換器２は、以後はこの処理
モードに従って処理を行う（Ａ／Ｄ変換停止モードであ
れば、停止する）。マイクロコンピュータ１２ｃは、指
示された処理モードに従って、Ａ／Ｄ変換する電圧チャ
ネルの切り換え、Ａ／Ｄ変換結果の記録、Ａ／Ｄ変換結
果と所定の設定値（特定値レジスタ４の記憶内容とは
別）の比較等の処理を実行する。
たとき、比較回路５は、処理モードレジスタ６が記憶し
ている処理モードを、処理モード選択レジスタ１に記憶
させる。処理モード選択レジスタ１は、新たに記憶した
処理モードをＡ／Ｄ変換器２及びマイクロコンピュータ
１２ｃに指示する。Ａ／Ｄ変換器２は、以後はこの処理
モードに従って処理を行う（Ａ／Ｄ変換停止モードであ
れば、停止する）。マイクロコンピュータ１２ｃは、指
示された処理モードに従って、Ａ／Ｄ変換する電圧チャ
ネルの切り換え、Ａ／Ｄ変換結果の記録、Ａ／Ｄ変換結
果と所定の設定値（特定値レジスタ４の記憶内容とは
別）の比較等の処理を実行する。
【００２７】変換結果と記憶内容とが一致しないとき、
比較回路５は、変換開始信号をＡ／Ｄ変換器２、チャネ
ル切換回路９及びセレクタ１０へ送る。Ａ／Ｄ変換器２
は、これを受けて、処理モード選択レジスタ１に記憶さ
れている処理モードに従って、Ａ／Ｄ変換を行う。チャ
ネル切換回路９及びセレクタ１０は、変換開始信号を受
けて、それぞれ連動して、チャネル切換回路９は電圧チ
ャネルＣＨ１〜ＣＨ３を切り換え、セレクタ１０は、チ
ャネル切換回路９が切り換えた電圧チャネルＣＨ１〜Ｃ
Ｈ３に対応する、特定値レジスタ４ａ〜４ｃの１つを選
択する。従って、Ａ／Ｄ変換器２は、電圧チャネルＣＨ
１〜ＣＨ３の何れかの変換結果と記憶内容とが一致する
迄は、当初の処理モードによる電圧チャネルＣＨ１〜Ｃ
Ｈ３のＡ／Ｄ変換を順次繰り返し、電圧チャネルＣＨ１
〜ＣＨ３の何れかの変換結果と記憶内容とが一致した後
は、処理モードレジスタ６が記憶している処理モードに
よる処理を行う。
比較回路５は、変換開始信号をＡ／Ｄ変換器２、チャネ
ル切換回路９及びセレクタ１０へ送る。Ａ／Ｄ変換器２
は、これを受けて、処理モード選択レジスタ１に記憶さ
れている処理モードに従って、Ａ／Ｄ変換を行う。チャ
ネル切換回路９及びセレクタ１０は、変換開始信号を受
けて、それぞれ連動して、チャネル切換回路９は電圧チ
ャネルＣＨ１〜ＣＨ３を切り換え、セレクタ１０は、チ
ャネル切換回路９が切り換えた電圧チャネルＣＨ１〜Ｃ
Ｈ３に対応する、特定値レジスタ４ａ〜４ｃの１つを選
択する。従って、Ａ／Ｄ変換器２は、電圧チャネルＣＨ
１〜ＣＨ３の何れかの変換結果と記憶内容とが一致する
迄は、当初の処理モードによる電圧チャネルＣＨ１〜Ｃ
Ｈ３のＡ／Ｄ変換を順次繰り返し、電圧チャネルＣＨ１
〜ＣＨ３の何れかの変換結果と記憶内容とが一致した後
は、処理モードレジスタ６が記憶している処理モードに
よる処理を行う。
【００２８】実施例５．図５は、この発明に係るＡ／Ｄ
変換装置の実施例５の構成を示したブロック図である。
このＡ／Ｄ変換装置では、複数の処理モードレジスタ６
ｄ〜６ｆと、複数の処理モードレジスタ６ｄ〜６ｆから
１つを選択するための値を記憶する、特定値レジスタ４
ｄ〜４ｆ毎の処理モード選択ビット７ｄ〜７ｆ（１桁と
は限らない）とを備えている。また、セレクタ１０に連
動して、順次、処理モード選択ビット７ｄ〜７ｆを選択
するセレクタ１１と、セレクタ１１が選択した処理モー
ド選択ビット７ｄ〜７ｆの記憶内容により、複数の処理
モードレジスタ６ｄ〜６ｆから１つを選択するセレクタ
８とを備えている。その他の構成は、実施例４で説明し
たＡ／Ｄ変換装置の構成例と同様なので、説明を省略す
る。
変換装置の実施例５の構成を示したブロック図である。
このＡ／Ｄ変換装置では、複数の処理モードレジスタ６
ｄ〜６ｆと、複数の処理モードレジスタ６ｄ〜６ｆから
１つを選択するための値を記憶する、特定値レジスタ４
ｄ〜４ｆ毎の処理モード選択ビット７ｄ〜７ｆ（１桁と
は限らない）とを備えている。また、セレクタ１０に連
動して、順次、処理モード選択ビット７ｄ〜７ｆを選択
するセレクタ１１と、セレクタ１１が選択した処理モー
ド選択ビット７ｄ〜７ｆの記憶内容により、複数の処理
モードレジスタ６ｄ〜６ｆから１つを選択するセレクタ
８とを備えている。その他の構成は、実施例４で説明し
たＡ／Ｄ変換装置の構成例と同様なので、説明を省略す
る。
【００２９】このような構成のＡ／Ｄ変換装置の動作を
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６ｄ〜６ｆにＡ／Ｄ変
換器２及びマイクロコンピュータ１２ｄが実行すべき処
理の処理モードを、特定値レジスタ４ｄ〜４ｆ及び処理
モード選択ビット７ｄ〜７ｆに、処理モードレジスタ６
ｄ〜６ｆに記憶させる処理モードに対応する電圧チャネ
ルＣＨ１〜ＣＨ３毎の変換結果の特定値及び処理モード
レジスタ６ｄ〜６ｆから１つを選択するための値を、そ
れぞれマイクロコンピュータ１２ｄのプログラムにより
予め設定しておく。
以下に説明する。処理モード選択レジスタ１に当初の処
理モードを、処理モードレジスタ６ｄ〜６ｆにＡ／Ｄ変
換器２及びマイクロコンピュータ１２ｄが実行すべき処
理の処理モードを、特定値レジスタ４ｄ〜４ｆ及び処理
モード選択ビット７ｄ〜７ｆに、処理モードレジスタ６
ｄ〜６ｆに記憶させる処理モードに対応する電圧チャネ
ルＣＨ１〜ＣＨ３毎の変換結果の特定値及び処理モード
レジスタ６ｄ〜６ｆから１つを選択するための値を、そ
れぞれマイクロコンピュータ１２ｄのプログラムにより
予め設定しておく。
【００３０】比較回路５は、Ａ／Ｄ変換器２がＡ／Ｄ変
換を終了する都度、変換結果レジスタ３に保持されてい
る変換結果と、Ａ／Ｄ変換された電圧チャネルＣＨ１〜
ＣＨ３に対応する、特定値レジスタ４ａ〜４ｃの１つの
記憶内容とを比較する。その結果、変換結果と記憶内容
とが一致したとき、比較回路５は、比較された特定値レ
ジスタ４ａ〜４ｃの１つの記憶内容に対応する、処理モ
ードレジスタ６ｄ〜６ｆが記憶している処理モードを、
処理モード選択レジスタ１に記憶させる。処理モード選
択レジスタ１は、新たに記憶した処理モードをＡ／Ｄ変
換器２及びマイクロコンピュータ１２ｄに指示する。Ａ
／Ｄ変換器２は、以後はこの処理モードに従って処理を
行う（Ａ／Ｄ変換停止モードであれば、停止する）。マ
イクロコンピュータ１２ｄは、指示された処理モードに
従って、Ａ／Ｄ変換する電圧チャネルの切り換え、Ａ／
Ｄ変換結果の記録、Ａ／Ｄ変換結果と所定の設定値（特
定値レジスタ４の記憶内容とは別）の比較等の処理を実
行する。
換を終了する都度、変換結果レジスタ３に保持されてい
る変換結果と、Ａ／Ｄ変換された電圧チャネルＣＨ１〜
ＣＨ３に対応する、特定値レジスタ４ａ〜４ｃの１つの
記憶内容とを比較する。その結果、変換結果と記憶内容
とが一致したとき、比較回路５は、比較された特定値レ
ジスタ４ａ〜４ｃの１つの記憶内容に対応する、処理モ
ードレジスタ６ｄ〜６ｆが記憶している処理モードを、
処理モード選択レジスタ１に記憶させる。処理モード選
択レジスタ１は、新たに記憶した処理モードをＡ／Ｄ変
換器２及びマイクロコンピュータ１２ｄに指示する。Ａ
／Ｄ変換器２は、以後はこの処理モードに従って処理を
行う（Ａ／Ｄ変換停止モードであれば、停止する）。マ
イクロコンピュータ１２ｄは、指示された処理モードに
従って、Ａ／Ｄ変換する電圧チャネルの切り換え、Ａ／
Ｄ変換結果の記録、Ａ／Ｄ変換結果と所定の設定値（特
定値レジスタ４の記憶内容とは別）の比較等の処理を実
行する。
【００３１】変換結果と記憶内容とが一致しないとき、
比較回路５は、変換開始信号をＡ／Ｄ変換器２、チャネ
ル切換回路９、セレクタ１０及びセレクタ１１へ送る。
Ａ／Ｄ変換器２は、これを受けて、処理モード選択レジ
スタ１に記憶されている処理モードに従って、Ａ／Ｄ変
換を行う。チャネル切換回路９、セレクタ１０及びセレ
クタ１１は、変換開始信号を受けて、それぞれ連動し
て、チャネル切換回路９は電圧チャネルＣＨ１〜ＣＨ３
を切り換え、セレクタ１０及びセレクタ１１は、チャネ
ル切換回路９が切り換えた電圧チャネルＣＨ１〜ＣＨ３
に対応する特定値レジスタ４ａ〜４ｃ及び処理モード選
択ビット７ｄ〜７ｆを選択する。その結果、セレクタ８
は、選択された処理モード選択ビット７ｄ〜７ｆの記憶
している値に対応する処理モードレジスタ６ｄ〜６ｆを
選択する。
比較回路５は、変換開始信号をＡ／Ｄ変換器２、チャネ
ル切換回路９、セレクタ１０及びセレクタ１１へ送る。
Ａ／Ｄ変換器２は、これを受けて、処理モード選択レジ
スタ１に記憶されている処理モードに従って、Ａ／Ｄ変
換を行う。チャネル切換回路９、セレクタ１０及びセレ
クタ１１は、変換開始信号を受けて、それぞれ連動し
て、チャネル切換回路９は電圧チャネルＣＨ１〜ＣＨ３
を切り換え、セレクタ１０及びセレクタ１１は、チャネ
ル切換回路９が切り換えた電圧チャネルＣＨ１〜ＣＨ３
に対応する特定値レジスタ４ａ〜４ｃ及び処理モード選
択ビット７ｄ〜７ｆを選択する。その結果、セレクタ８
は、選択された処理モード選択ビット７ｄ〜７ｆの記憶
している値に対応する処理モードレジスタ６ｄ〜６ｆを
選択する。
【００３２】従って、Ａ／Ｄ変換器２は、電圧チャネル
ＣＨ１〜ＣＨ３の何れかの変換結果と記憶内容とが一致
する迄は、当初の処理モードによる電圧チャネルＣＨ１
〜ＣＨ３のＡ／Ｄ変換を順次繰り返し、電圧チャネルＣ
Ｈ１〜ＣＨ３の何れかの変換結果と記憶内容とが一致し
た後は、その一致した記憶内容に対応する、処理モード
レジスタ６ｄ〜６ｆが記憶している処理モードによる処
理を行う。
ＣＨ１〜ＣＨ３の何れかの変換結果と記憶内容とが一致
する迄は、当初の処理モードによる電圧チャネルＣＨ１
〜ＣＨ３のＡ／Ｄ変換を順次繰り返し、電圧チャネルＣ
Ｈ１〜ＣＨ３の何れかの変換結果と記憶内容とが一致し
た後は、その一致した記憶内容に対応する、処理モード
レジスタ６ｄ〜６ｆが記憶している処理モードによる処
理を行う。
【００３３】
【発明の効果】第１発明に係るＡ／Ｄ変換装置によれ
ば、ＣＰＵを介さず自動的に、次の処理への切り換え及
び次のＡ／Ｄ変換の開始を行い、ＣＰＵへの負荷を軽く
するＡ／Ｄ変換装置を実現することができる。
ば、ＣＰＵを介さず自動的に、次の処理への切り換え及
び次のＡ／Ｄ変換の開始を行い、ＣＰＵへの負荷を軽く
するＡ／Ｄ変換装置を実現することができる。
【００３４】第２発明に係るＡ／Ｄ変換装置によれば、
必要とするプログラムが少なく、ＣＰＵの負荷が軽い、
実行すべき処理毎の電圧レベルを設定するのみで、自動
的に処理を選択できるＡ／Ｄ変換装置を実現することが
できる。
必要とするプログラムが少なく、ＣＰＵの負荷が軽い、
実行すべき処理毎の電圧レベルを設定するのみで、自動
的に処理を選択できるＡ／Ｄ変換装置を実現することが
できる。
【００３５】第３発明に係るＡ／Ｄ変換装置によれば、
必要とするプログラムが少なく、ＣＰＵの負荷が軽い、
実行すべき処理と処理毎の電圧レベルとを設定するのみ
で、自動的に電圧レベルに対応する処理を選択できるＡ
／Ｄ変換装置を実現することができる。
必要とするプログラムが少なく、ＣＰＵの負荷が軽い、
実行すべき処理と処理毎の電圧レベルとを設定するのみ
で、自動的に電圧レベルに対応する処理を選択できるＡ
／Ｄ変換装置を実現することができる。
【００３６】第４発明に係るＡ／Ｄ変換装置によれば、
必要とするプログラムが少なく、ＣＰＵの負荷が軽い、
複数チャネルの変換結果をそのチャネルに応じた特定値
と比較し、自動的にその特定値に対応する処理に切り換
えできるＡ／Ｄ変換装置を実現することができる。
必要とするプログラムが少なく、ＣＰＵの負荷が軽い、
複数チャネルの変換結果をそのチャネルに応じた特定値
と比較し、自動的にその特定値に対応する処理に切り換
えできるＡ／Ｄ変換装置を実現することができる。
【００３７】第５発明に係るＡ／Ｄ変換装置によれば、
必要とするプログラムが少なく、ＣＰＵの負荷が軽い、
複数チャネルの変換結果をそのチャネルに応じた特定値
と比較し、その特定値に対応する処理を選択できるＡ／
Ｄ変換装置を実現することができる。
必要とするプログラムが少なく、ＣＰＵの負荷が軽い、
複数チャネルの変換結果をそのチャネルに応じた特定値
と比較し、その特定値に対応する処理を選択できるＡ／
Ｄ変換装置を実現することができる。
【図１】 第１発明に係るＡ／Ｄ変換装置の１実施例の
構成を示したブロック図である。
構成を示したブロック図である。
【図２】 第２発明に係るＡ／Ｄ変換装置の１実施例の
構成を示したブロック図である。
構成を示したブロック図である。
【図３】 第３発明に係るＡ／Ｄ変換装置の１実施例の
構成を示したブロック図である。
構成を示したブロック図である。
【図４】 第４発明に係るＡ／Ｄ変換装置の１実施例の
構成を示したブロック図である。
構成を示したブロック図である。
【図５】 第５発明に係るＡ／Ｄ変換装置の１実施例の
構成を示したブロック図である。
構成を示したブロック図である。
１ 処理モード選択レジスタ、２ Ａ／Ｄ変換器、３
変換結果レジスタ、４，４ａ〜４ｆ 特定値レジスタ、
５，５ａ 比較回路、６，６ａ〜６ｆ 処理モードレジ
スタ、７，７ｄ〜７ｆ 処理モード選択ビット、８，８
ａ，１０，１１セレクタ、９ チャネル切換回路、１
２，１２ａ〜１２ｄ マイクロコンピュータ、ＣＨ１〜
ＣＨ３ 電圧チャネル。
変換結果レジスタ、４，４ａ〜４ｆ 特定値レジスタ、
５，５ａ 比較回路、６，６ａ〜６ｆ 処理モードレジ
スタ、７，７ｄ〜７ｆ 処理モード選択ビット、８，８
ａ，１０，１１セレクタ、９ チャネル切換回路、１
２，１２ａ〜１２ｄ マイクロコンピュータ、ＣＨ１〜
ＣＨ３ 電圧チャネル。
Claims (5)
- 【請求項１】 Ａ／Ｄ変換器の変換結果が特定値になっ
たとき、その特定値に対応する処理モードに切り換えそ
の処理を実行するＡ／Ｄ変換装置において、 処理モードに対応する変換結果の特定値を記憶する特定
値記憶手段と、該特定値記憶手段の記憶内容に対応する
処理モードを記憶する処理モード記憶手段と、変換結果
と前記特定値記憶手段の記憶内容とを比較する比較回路
と、処理モードを記憶し、前記Ａ／Ｄ変換器及び外部機
器へ処理モードを指示する処理モード選択記憶手段とを
備え、前記比較回路が比較した結果、変換結果と前記記
憶内容とが一致したときに、前記処理モード記憶手段が
記憶している、前記記憶内容に対応する処理モードを、
前記処理モード選択記憶手段に記憶させ、前記処理モー
ドの処理を実行すべくなしてあることを特徴とするＡ／
Ｄ変換装置。 - 【請求項２】 Ａ／Ｄ変換器の変換結果が特定値になっ
たとき、その特定値に対応する処理モードを選択しその
処理を実行するＡ／Ｄ変換装置において、 処理モードに対応する変換結果の特定値を記憶する特定
値記憶手段と、該特定値記憶手段の記憶内容に対応する
複数の処理モードを各記憶する複数の処理モード記憶手
段と、該複数の処理モード記憶手段から１つを選択する
ための値を記憶する処理モード選択ビットと、該処理モ
ード選択ビットの記憶内容により、前記複数の処理モー
ド記憶手段から１つを選択する第１のセレクタと、変換
結果と前記特定値記憶手段の記憶内容とを比較する比較
回路と、処理モードを記憶し、前記Ａ／Ｄ変換器及び外
部機器へ処理モードを指示する処理モード選択記憶手段
とを備え、前記比較回路が比較した結果、変換結果と前
記記憶内容とが一致したときに、第１のセレクタが選択
した処理モード記憶手段が記憶している、前記記憶内容
に対応する処理モードを、前記処理モード選択記憶手段
に記憶させ、前記処理モードの処理を実行すべくなして
あることを特徴とするＡ／Ｄ変換装置。 - 【請求項３】 Ａ／Ｄ変換器の変換結果が特定値になっ
たとき、その特定値に対応する処理モードを選択しその
処理を実行するＡ／Ｄ変換装置において、 処理モードのそれぞれに対応する変換結果の特定値を各
記憶する複数の特定値記憶手段と、該特定値記憶手段の
記憶内容に対応する複数の処理モードを各記憶する複数
の処理モード記憶手段と、前記複数の処理モード記憶手
段及び複数の特定値記憶手段からそれぞれ１つを、順
次、連動して選択する第２のセレクタと、Ａ／Ｄ変換器
が変換する都度、第２のセレクタの選択により、変換結
果と前記複数の特定値記憶手段の全ての記憶内容との比
較を行う比較回路と、処理モードを記憶し、前記Ａ／Ｄ
変換器及び外部機器へ処理モードを指示する処理モード
選択記憶手段とを備え、前記比較回路が比較した結果、
変換結果と前記記憶内容とが一致したときに、第２のセ
レクタが選択した処理モード記憶手段が記憶している、
前記記憶内容に対応する処理モードを、前記処理モード
選択記憶手段に記憶させ、前記処理モードの処理を実行
すべくなしてあることを特徴とするＡ／Ｄ変換装置。 - 【請求項４】 複数の電圧チャネルを順次Ａ／Ｄ変換
し、その変換結果が当該電圧チャネルの特定値になった
とき、その特定値に対応する処理モードを選択しその処
理を実行するＡ／Ｄ変換装置において、 処理モードのそれぞれに対応する変換結果の特定値を各
記憶する複数の特定値記憶手段と、該特定値記憶手段の
記憶内容に対応する処理モードを記憶する処理モード記
憶手段と、Ａ／Ｄ変換器が変換する都度、順次、前記複
数の特定値記憶手段から１つを選択する第３のセレクタ
と、第３のセレクタに連動して、順次、前記複数の電圧
チャネルから１チャネルを切り換え選択するチャネル切
換回路と、変換結果と前記特定値記憶手段の記憶内容と
の比較を行う比較回路と、処理モードを記憶し、前記Ａ
／Ｄ変換器及び外部機器へ処理モードを指示する処理モ
ード選択記憶手段とを備え、前記比較回路が比較した結
果、変換結果と前記記憶内容とが一致したときに、前記
処理モード記憶手段が記憶している、前記記憶内容に対
応する処理モードを、前記処理モード選択記憶手段に記
憶させ、前記処理モードの処理を実行すべくなしてある
ことを特徴とするＡ／Ｄ変換装置。 - 【請求項５】 複数の処理モード記憶手段と、該複数の
処理モード記憶手段から１つを選択するための値を記憶
する、特定値記憶手段毎の処理モード選択ビットと、第
３のセレクタに連動して、順次、前記処理モード選択ビ
ットを選択する第４のセレクタと、第４のセレクタが選
択した処理モード選択ビットの記憶内容により、前記複
数の処理モード記憶手段から１つを選択する第１のセレ
クタとを備えることを特徴とする請求項４記載のＡ／Ｄ
変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212817A JPH0877133A (ja) | 1994-09-06 | 1994-09-06 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212817A JPH0877133A (ja) | 1994-09-06 | 1994-09-06 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877133A true JPH0877133A (ja) | 1996-03-22 |
Family
ID=16628855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6212817A Pending JPH0877133A (ja) | 1994-09-06 | 1994-09-06 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877133A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930629B1 (en) | 2004-05-18 | 2005-08-16 | Fujitsu Limited | Analog/digital converting apparatus |
| JP2009514067A (ja) * | 2005-09-09 | 2009-04-02 | クイックフィルター・テクノロジーズ・インコーポレーテッド | 直列周辺インターフェースを使用するマルチチャンネルデータ転送のためのデータ構造及び回路 |
| US20130009586A1 (en) * | 2011-07-04 | 2013-01-10 | Kabushiki Kaisha Yaskawa Denki | Inverter device and electric motor drive system |
| KR20210071491A (ko) * | 2019-12-06 | 2021-06-16 | 현대오트론 주식회사 | 아날로그 디지털 컨버터의 채널 식별 방법 및 그 전자 장치 |
-
1994
- 1994-09-06 JP JP6212817A patent/JPH0877133A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930629B1 (en) | 2004-05-18 | 2005-08-16 | Fujitsu Limited | Analog/digital converting apparatus |
| JP2009514067A (ja) * | 2005-09-09 | 2009-04-02 | クイックフィルター・テクノロジーズ・インコーポレーテッド | 直列周辺インターフェースを使用するマルチチャンネルデータ転送のためのデータ構造及び回路 |
| US20130009586A1 (en) * | 2011-07-04 | 2013-01-10 | Kabushiki Kaisha Yaskawa Denki | Inverter device and electric motor drive system |
| US9184688B2 (en) * | 2011-07-04 | 2015-11-10 | Kabushiki Kaisha Yaskawa Denki | Inverter device and electric motor drive system |
| KR20210071491A (ko) * | 2019-12-06 | 2021-06-16 | 현대오트론 주식회사 | 아날로그 디지털 컨버터의 채널 식별 방법 및 그 전자 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0877133A (ja) | Ａ／ｄ変換装置 | |
| JPH06149554A (ja) | プログラム動作仕様自動合成装置及びその方法 | |
| JPH09243696A (ja) | ディジタル保護リレー試験装置 | |
| US6757818B1 (en) | Programmable microcontroller for controlling multichannel sequences of states to be processed in each processing period | |
| JP2001346101A (ja) | 入力切り替え装置 | |
| JP2619137B2 (ja) | Ａ―ｄ変換装置 | |
| JPH07122944A (ja) | オーディオミキサのプログラムメモリチェック装置 | |
| JPH0694761A (ja) | スペクトラムアナライザのピークホールド回路 | |
| JPH0664517B2 (ja) | ホールド型アナログ入力データの取込方式 | |
| JPH05165572A (ja) | チャネル選択装置 | |
| JPS6212315Y2 (ja) | ||
| JPH10173526A (ja) | 逐次比較型ａ／ｄ変換回路 | |
| JP2626184B2 (ja) | 高周波加熱装置 | |
| JPH05264599A (ja) | オシロスコープ | |
| JPS6029671A (ja) | シ−ケンス制御回路 | |
| JPH0360648A (ja) | Ｃｔ装置 | |
| JPH0396118A (ja) | マイクロコンピュータ装置 | |
| JPH0527911A (ja) | デイスク装置のコマンド実行順序決定方法 | |
| JPH05315957A (ja) | アナログデジタル変換装置 | |
| JPH02148319A (ja) | キーボード | |
| JPH1164455A (ja) | デジタルコンパレータ | |
| JPH0713755A (ja) | 命令解読装置 | |
| JP2000206152A (ja) | 波形表示装置 | |
| JPH07183807A (ja) | Ａ／ｄ変換回路装置 | |
| JPH04271521A (ja) | アナログ・デジタル変換器 |