JPS6212315Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案はオーデイオ、ビデオ分野の録音、録
画装置の時間制御に利用されるタイマー装置に関
するものである。

第１図は従来のこの種のタイマー装置である
VTRの予約録画タイマーの構成を示すブロツク
図で、任意に設定されたプログラム内容に応じて
第１の情報として電源ON−OFF動作と、ON動
作のとき第２の情報としての録画用の番組のチヤ
ンネル信号を送出する場合を示す。

図において１は時計設定又はプログラム設定の
モード切替SW、２はプログラム設定の場合、開
始時刻設定か、終了時刻設定かを切替るSW、３
は複数のプログラムが記憶されるプログラム記憶
回路１２に１組のプログラムを記憶させる位置を
指定するプログラムナンバーSW、４はSW１，
２，３の範囲で設定された後に使用する時間設定
SW、５はプログラム設定の場合、第２の情報で
あるチヤンネル番号を指定するSW、６は１〜５
の各SW入力の意味を解読し、SW内容に応じた
信号を出すSW入力制御回路、７は時計設定又は
プログラム設定かに応じてSW入力制御回路６よ
りの信号の流れを替えるモード切替回路、８はモ
ード切換回路７の切替が時計モードのとき時間設
定SW４からの入力を時計記憶回路１０に設定す
る定数設定回路、９は外部入力からのクロツク信
号を計数し、時計記憶回路１０をカウントアツプ
する計数回路、１１はモード切換回路７の切替が
プログラム設定モードである場合SW４，５より
の入力をプログラム記憶回路１２へ設定するプロ
グラム設定制御回路、１３は時間記憶回路１０の
内容、即ち現時間か、プログラム記憶回路１２の
プログラムされた内容の時間のどちらかを表示装
置１５に表示させるためデコーダ１４（例えば
BCDからセブンセグメント）を通して表示させ
る表示モード切替回路、１６は時間記憶回路１０
とプログラム記憶回路１２の全内容との時間比較
を行う比較回路、１７は比較回路１６の比較結果
が一致した場合のON又はOFF信号により外部装
置への電源の供給を制御するON−OFF出力制御
回路、１８は比較回路１６の比較結果がONに一
致した場合、一致したプログラム内に設定してあ
るチヤンネル番号に相当する信号を、出力ラツチ
回路１９を通して送出するためのチヤンネル番号
デコード回路である。

以上SW１から出力ラツチ１９までの回路でプ
ログラム設定された内容と時計の時間比較を行
い、一致したらON又はOFFの信号により外部装
置への電源の供給を制御し、ON信号のときチヤ
ンネル信号を同時に送出するプログラマブルタイ
マー装置３０を構成する。

第２図は上記の構成の装置において、５個のプ
ログラムの設定を行なつた一例を示す図で同図Ａ
はプログラムナンバー（以後Prog No.と書く）
１のプログラムが８時〜10時までON動作をし、
そのときのチヤンネル（以後CHと書く）番号が
2CHであることを示している。

次に同図ＢはProg No.２のプログラムが15時
〜17時までON動作し、そのときのCH番号が
10CHであることを示しており、以下、同図Ｃ，
Ｄ，Ｅに対応するProg No.３，４，５において
も上記と同様に設定されたものを示している。

第３図は第２図に示したプログラムがプログラ
ム記憶回路１２に設定されたときの記憶回路内の
状態を示した図である。

次に動作について説明する。

最初にプログラム設定の動作を、次いでタイマ
動作を説明する。

SW１の操作で、時計モードになることによ
り、モード切替回路７が時計設定のモードに切替
えられ時間設定SW４により時計記憶回路１０へ
順次設定し、現在時刻を設定する。設定が終了す
ると計数回路９がクロツク入力を計数して時計記
憶回路１０をカウントアツプして本来の時計動作
を行う。次にプログラム設定においても上記と同
様にSW１でプログラム設定モードとなりモード
切替回路７がプログラム設定モード切替にえられ
ることにより、SW３でプログラム記憶回路１２
の記憶させるべき位置、即ちプログラムナンバー
を決定して、SW２により開始時刻設定か終了時
刻設定かを選択しSW４により時間を、SW５に
よりチヤンネル番号を設定することにより、開始
時刻、終了時刻とチヤンネル番号を１組としたプ
ログラムを任意に設定する。

上記の時計又はプログラム設定時に表示モード
切替回路１３も同時に切替えられるため、表示装
置１５で設定内容を確認しながら設定出来る。

次にタイマ動作について説明する。

第２図のプログラム設定の状態で、時計記憶回
路１０の時間経過に伴なつて時計記憶回路１０の
時間とプログラム記憶回路１２のプログラム内容
が比較回路１６で遂次比較され比較の結果、一致
したときに比較回路１６より出力されるON又は
OFF信号により、８時に第２図Ａのプログラム
（以後Prog）、９時に第２図ＥのProg、９時30分
に第２図ＣのProg、12時に第２図ＤのProg、15
時に第２図ＢのProgがそれぞれON状態となり、
それに伴ない出力ラツチ１９より出力されるCH
信号も2CH、8CH、4CH、6CH、10CHと替りプ
ログラム動作を行う。このプログラム動作の結果
をON−OFF出力制御回路１７、チヤンネル信号
のラツチ回路１９の動作であらわしたものは第４
図Ｆ，Ｇのようになる。即ちプログラムがONと
なると次々とON動作に入る後者ONプログラム優
先であるため、CHも次々と替り録画番組が小き
ざみに替る。またOFF動作は現在ON状態で動作
中のプログラムのみにかかわらずすべてのプログ
ラムに対して行なわれるため、10時〜12時、13時
〜15時、15時30分以降は５個のプログラムの中の
どれかがON状態にあつてもプログラム動作は第
４図Ｆに示したようになる。

従来のこのようなタイマー装置では、複数のプ
ログラムが設定出来るタイマー装置にありがち
な、不必要なプログラムの消去を忘れた場合、同
時間帯に他のプログラムが設定されていることを
知らずに重複して設定した場合などのときはプロ
グラムの開始時刻および終了時刻がくるたびに第
４図に示すように常にON，OFF動作を繰り返
し、そのたびに同時に第２の情報である録画、録
音すべき番組が替り不必要な番組まで記録するた
め、１本の番組としての録画、録音の保護が出来
ない欠点があつた。

この考案は従来の欠点を除去するためのもの
で、同時間帯に重複してプログラムが設定されて
も最初にON状態となり、動作中のプログラムを
優先し、その内容を保護するとともに、前者のプ
ログラムが動作終了時に、次に動作すべきプログ
ラムを時間の経過に沿つたON順位の早いものか
ら選び出すタイマー装置の提供を目的とする。

以下、この考案の一実施例を第５図において説
明する。

２０はプログラム動作判定回路で、比較回路１
６での比較の結果一致したときに送出されるON
又はOFFの信号と、一致したプログラムのプロ
グラムナンバーの信号を得たとき、プログラムナ
ンバー記憶回路２３の内容をモニタし、双方の内
容を比較し、出力動作すべきかどうか判断する。
２１はプログラム動作制御回路で、プログラム動
作判定回路２０の判断結果のうえ出力動作を行う
場合、ON，OFF信号のラツチ回路２４とチヤン
ネル信号のラツチ回路１９を個々に制御する。２
２はプログラムナンバー設定回路で、プログラム
判定回路２０より送出される操作信号によりプロ
グラムナンバー記憶回路２３の所定位置にプログ
ラムナンバーを設定したり、設定順位を変える。
２４はラツチ回路である。

次に動作について説明する。

以下の説明において、プログラム設定例は第２
図に示したものと、またプログラム記憶回路の内
容は第３図に示したものと同一とする。

第２図において８時になると、同図Ａに示すプ
ログラムがONとなるため、時間の比較回路１６
よりON信号と、一致したプログラムのプログラ
ムナンバー（以後Prog No.）“１”を表わす信号
が出力される。これを受けたプログラム動作判定
回路２０はProg No.記憶回路２３の記憶内容を
モニターし、この記憶順位の１位の位置に他の
Prog No.が設定されているかどうか調べる。こ
のときは最初であるため、他のProg No.が入つ
ていないのでProg No.設定回路２２にはProg
No.“１”の信号と記憶回路２３の記憶位置操作信
号を、プログラム動作制御回路２１にはラツチ１
９及び２４を制御するラツチ操作信号をそれぞれ
送出する。操作信号を受けたプログラム動作制御
回路２１はラツチ回路２４を制御してON−OFF
出力回路１７を介して外部装置へ電源を供給する
と同時に、出力ラツチ１９を制御しProg No.
“１”内に設定されているCH番号に相当するCH
信号をデコーダ１８を介して出力し、プログラム
動作を行う。一方プログラムナンバー設定回路２
２は比較回路１６よりのON信号とプログラム動
作判定回路２０よりのProg No.信号及び記憶位
置操作信号によりプログラムナンバー記憶回路２
３の記憶順位１位の位置にProg No.“１”の１
を記憶するように制御する。このときのプログラ
ムナンバー記憶回路２３の順位の様子を第６図イ
に示す。次に９時になると第２図Ｅに示すプログ
ラムがONとなるため上記と同様な動作をするも
のであるが、プログラム動作判定回路２０がプロ
グラムナンバー記憶回路２３をモニターしたとき
記憶順位の１位の位置に「１」が設定されている
ため、現在Prog No.“１”のプログラムが動作
中と判断し、プログラム動作制御回路２１には操
作信号を出力せず、ON−OFF制御回路１７、お
よび出力ラツチ１９の出力動作は変化しないで従
来の状態を保つ。

このときプログラムナンバー設定回路２２には
第２図Ｅに示すプログラムのProg No.“５”の
信号と、記憶位置指定信号を出力し、プログラム
ナンバー記憶回路２３の記憶順位２位の位置に
「５」が設定され第６図ロのようになる。次いで
９時30分に第２図Ｃに示すプログラムがONする
が上記第２図Ｅのプログラムと同様な動作を行
い、第６図ハに示すように記憶順位３位の位置に
「３」が設定される。10時になると第２図Ａに示
すプログラムがOFFとなるため、比較回路１６
よりOFF信号と、Prog No.“１”の信号が出力
される。このときプログラム動作判定回路２０は
従来と同様にプログラムナンバー記憶回路２３を
モニターするが、今度はOFF信号であるため
Prog No.“１”がプログラムナンバー記憶回路
２３のどお順位の内容と一致するか調べる。この
場合１位と一致するため、プログラム動作を
OFFすべきであるが、順位２位の位置に「５」
が設定されていることにより、この時点でProg
No.“５”のプログラムがON状態であることを
判断し、このプログラムのON動作をするため、
プログラム記憶回路１２内のProg No.“５”に
設定されているCH番号をデコード回路１８に送
出させ、プログラム動作制御回路２１にラツチ操
作信号を送り、動作制御回路２１により出力ラツ
チ１９を制御してProg No.“５”のチヤンネル
信号を出力させる。このときON−OFF出力制御
回路１７はON状態に保つておけば良いのでラツ
チ回路２４は制御しない。一方プログラムナンバ
ー設定回路２２はOFF信号とProg No.“１”の
信号と記憶位置操作信号とによりプログラムナン
バー記憶回路２３のProg No.“１”の「１」が
設定されている順位以下を上位にシフトさせ、結
果として第６図ニに示すように「１」が消去され
順位１位の位置に「５」を設定し、現在Prog
No.“５”のプログラムが実行中であることを示
す。11時になると第２図Ｃに示すプログラムが
OFFとなるため上記と同様な処理が行なわれる
が、この場合のProg No.“３”は、プログラム
ナンバー記憶回路２３において順位２位の位置で
あるためプログラムの出力動作には関係しないた
め、順位２位以下の内容が上位にシフトするだけ
で結果として第６図ホに示すように順位２位の内
容の「３」が消去されるのみでProg No.“５”
のプログラム動作が実行中である。

このようにして第２図に示した設定例のプログ
ラムが実行された時のON−OFF出力制御回路１
７の出力は第７図ヘに示すようになり、また出力
ラツチ１９の出力は第７図トに示すようになる。

即ち、この考案に係るタイマー装置では、ある
プログラムが動作中に次々に他のプログラムが
ONしても現在動作中のプログラム動作が補償さ
れ、なおかつON順位を記憶した記憶回路をモニ
ターすることにより次に動作すべきプログラムが
容易に選び出せる。

上記実施例では５個のプログラムの設定の例を
あげたが、記憶回路の記憶内容を増加すればＮ個
のプログラム設定におけるタイマー動作が可能と
なる。

また、曜日の判断回路を付加すれば、週間タイ
マーとして、一週間の範囲内で上記実施例と同様
な動作を行なわせることができる。

この考案はプログラムのON順位を記憶する記
憶回路を備え、最先順位のプログラムが終了する
までは次順位のプログラムに切替えることを阻止
するようにして最先順位のプログラムの動作、内
容を保護するとともに、当該最先順位のプログラ
ムが終了した時には次順位のプログラムがONと
なるように選択するようにしたもので、プログラ
ム動作中に同時間帯に重複して設定された場合、
設定した順序に従つて動作するプログラマブルタ
イマー装置とすることができる。

【図面の簡単な説明】

第１図は従来のタイマー装置の構成を示すブロ
ツク図、第２図はタイマー動作を説明するための
プログラムの設定例を示す図、第３図は、第２図
のプログラム設定がプログラム記憶回路に設定さ
れた様子を示す図、第４図は従来の構成における
タイマー動作を示すタイミング図、第５図はこの
考案の一実施例の構成を示すブロツク図、第６図
はこの実施例のプログラムナンバー記憶回路の記
憶順位を説明する図、第７図はこの実施例におけ
るタイマー動作を示すタイミングチヤートであ
る。 図において、１はモード切替SW、２はSW、
３はプログラムナンバーSW、４は時間設定
SW、５はチヤンネル設定SW、６はSW入力制御
回路、７はモード切換回路、８は定数設定回路、
９は計数回路、１０は時計記憶回路、１１はプロ
グラム設定制御回路、１２はプログラム記憶回
路、１３は表示モード切換回路、１４はデコー
ダ、１５は表示回路、１６は比較回路、１７は
ON−OFF出力制御回路、１８はデコード回路、
１９は出力ラツチ、２０はプログラム動作判定回
路、２１はプログラム動作制御回路、２２はプロ
グラムナンバー設定回路、２３はプログラムナン
バー記憶回路、３０はプログラマブルタイマー装
置である。なお図中同一符号はそれぞれ同一また
は相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 第１の情報として給電を行うためのON，OFF
   動作と、第２の情報として第１の情報と異る他の
   情報信号を同時にプログラム制御するタイマー装
   置において、開始時刻、終了時刻と上記第２の情
   報を１組とした複数のプログラムを記憶するプロ
   グラム記憶回路、現在時刻に相当する信号を出力
   する時計回路、上記プログラム記憶回路と時計回
   路の内容の時間比較を行う比較回路、この比較回
   路で一致したときに送出される開始及び終了信号
   により制御されるプログラムのナンバーを記憶す
   るプログラムナンバー記憶回路、およびこのプロ
   グラムナンバー記憶回路をモニターして最先順位
   のプログラムの終了時刻までは下順位のプログラ
   ムへの切換えを阻止するプログラム動作判定回路
   を備えたことを特徴とするプログラマブルタイマ
   ー装置。