JP3323009B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP3323009B2 JP3323009B2 JP25917894A JP25917894A JP3323009B2 JP 3323009 B2 JP3323009 B2 JP 3323009B2 JP 25917894 A JP25917894 A JP 25917894A JP 25917894 A JP25917894 A JP 25917894A JP 3323009 B2 JP3323009 B2 JP 3323009B2
- Authority
- JP
- Japan
- Prior art keywords
- macro service
- data
- processing
- macro
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microcomputers (AREA)
- Bus Control (AREA)
Description
特に周辺装置を具備するシングルチップマイクロコンピ
ュータでなるデータ処理装置において周辺装置からの割
込み要求をベクタ割込み処理あるいはマクロサービス処
理(ベクタ割込み処理と異なり、割込み処理に伴うプロ
グラムカウンタやステータス情報を表すフラグ等のプロ
グラム実行状態をスタックにセーブせずにそれらの情報
を保持したまま割込み処理を実行する)で実行するデー
タ処理装置に関する。
Only Memory;以下、ROMと略記する)
およびランダムアクセスメモリ(Random Acc
essMemory;以下、RAMと略記する)を内蔵
するシングルチップマイクロコンピュータでなるデータ
処理装置の構造は、一般的に図5(a)に示すようにな
っている。すなわち、従来のデータ処理装置は、演算器
(Arithmetic and Logic Uni
t;以下、ALUと略記する)1と、演算する際に暫定
的に利用するテンポラリレジスタ2と、汎用レジスタ3
と、マクロサービス制御ワード20およびマクロサービ
スチャネル21’を含む各種データを格納するRAM4
と、命令の実行アドレスを保持するプログラムカウンタ
(Program Counter;以下、PCと略記
する)5と、プログラムの実行状態を保持するプログラ
ムステータスワード(Program Status
Word;以下、PSWと略記する)6と、アナログ/
ディジタル(Analog/Digital;以下、A
/Dと略記する)コンバータ7と、その他の周辺装置8
と、中央処理装置(Central Processi
ng Unit;以下、CPUと略記する)100に非
同期に処理要求を発生する割込み要求発生回路(INT
errupt Circut;以下、INTCと略記す
る)10と、CPU100の順序制御およびマイクロプ
ログラムROM14へのアドレス生成を行うシーケンサ
13と、マクロサービス用マイクロプログラム40’を
含む各種マイクロプログラムを格納するマイクロプログ
ラムROM14と、これらのユニットを相互に接続する
内部バス15とから、その主要部が構成されていた。な
お、破線によって囲まれた部分が、CPU100に相当
する。
置8からINTC10に入力される周辺要求信号9は、
A/Dコンバータ7およびその他の周辺装置8からIN
TC10に割込み要求を発生するための信号である。周
辺要求信号9が複数存在する場合には、INTC10
は、優先順位やマスク状態などを判定した後に1つだけ
選択して、シーケンサ13に対して割込み要求信号12
を発生する。また、INTC10には、ベクタ割込み処
理モードかマクロサービス処理モードかを示すモード指
定情報があり、モード指定信号11としてシーケンサ1
3が検知または指定することができる。モード指定信号
11は、ハイレベルであればマクロサービス処理モード
を、ローレベルであればベクタ割込みモードであること
を示すと仮に決めておく。
制御ワード20には、マクロサービスチャネル21’へ
のポインタ(チャネルポインタ)22と、どのような処
理をするかを指定するマクロサービスコマンド23とが
格納されている。マクロサービスチャネル21’には、
メモリアドレス24と、周辺装置へのアドレス(周辺ア
ドレス)25と、マクロサービスカウンタ26とが格納
されている。
クロプログラム40’の処理は、マクロサービスコマン
ド解釈および処理分岐ステップS301と、周辺アドレ
ス読出しステップS302と、周辺データ読出しおよび
周辺アドレス修飾ステップS303と、周辺データ転送
およびメモリアドレス修飾ステップS304と、マクロ
サービスカウンタデクリメントステップS305と、マ
クロサービスカウンタ判定ステップS306と、モード
指定信号変更ステップS307とからなる。
するために、周辺装置としてA/Dコンバータ7を例に
とる。A/Dコンバータ7の内部構造の一例を図4に示
す。本例のA/Dコンバータ7は、内部バス15に接続
され、CPU100から制御の指定や変換結果の読出し
などができる構造になっている。本例のA/Dコンバー
タ7は、8つのチャネル#1〜#8の入力端子が備えら
れており、変換すべきチャネル#1〜#8の中の1つを
選択するマルチプレクサ30と、中間電位を保持するた
めのサンプルホールド回路(Sample and H
old circut;SH)31と、保持された中間
電位がどのディジタル値に近いかを比較する抵抗列32
と、変換したディジタル値を一旦記憶する結果レジスタ
34と、結果レジスタ34の内容が指定されたチャネル
#1〜#8に対応したバッファ#1〜#8に格納される
バッファ群35と、チャネル#1〜#8の選択や変換モ
ードなどのA/Dコンバータ7の全体を制御するA/D
コンバータ制御部33とから構成されている。A/Dコ
ンバータ制御部33は、周辺要求信号9を出力する。
ついて説明する。ここでは、モード指定信号11がマク
ロサービス処理モードを示しているものとする。また、
A/Dコンバータ7において、仮にチャネル#1が選択
されており、マクロサービスチャネル21’の周辺アド
レス25がバッファ#1を指しているものとする。
バータ制御部33の指令で、マルチプレクサ30で選択
されたチャネル#1のアナログ電圧がSH31にホール
ドされ、A/D変換が開始される。抵抗列32で変換さ
れたディジタルデータは、結果レジスタ34に一旦格納
された後に、A/Dコンバータ制御部33が指定するバ
ッファ#1に格納される。A/Dコンバータ制御部33
は、A/D変換が終了したところで、周辺要求信号9を
発生する。
の周辺要求信号9を受け付け、シーケンサ13に対して
割込み要求信号12を発生する。
受け付けて、モード指定信号11がマクロサービス処理
モードを示しているので、マイクロプログラムROM1
4に格納されているマクロサービス用マイクロプログラ
ム40’を起動する。
0’が起動されると、まずマクロサービス制御ワード2
0を読み出し、マクロサービスコマンド23を解釈し
て、それぞれのマクロサービスコマンド23に対応する
マイクロプログラム処理に分岐する(ステップS30
1)。
0内のチャネルポインタ22が指し示すマクロサービス
チャネル21’内からA/Dコンバータ7内のバッファ
#1を指し示す周辺アドレス25を読み出す(ステップ
S302)。
した後、マクロサービスコマンド23の指定に従い周辺
アドレス25の修飾を実行する(ステップS303)。
詳しくは、次回のマクロサービス用マイクロプログラム
40’の起動に備えて、再度同一のチャネル#1に対応
するバッファ#1からのデータ読出しであれば周辺アド
レス25を変更しない。次回、チャネル#2に対応する
バッファ#2からのデータ読出しであれば、バッファ#
1の周辺アドレス25に所定の定数を加算することでバ
ッファ#2の周辺アドレス25を生成する。
ジタルデータをメモリアドレス24で指し示されるメモ
リ位置に転送し、しかる後に次回のマクロサービス用マ
イクロプログラム40’の起動に備えてメモリアドレス
24を変更する(ステップS304)。
デクリメントし(ステップS305)、マクロサービス
カウンタ26が0になったか否かを判定する(ステップ
S306)。マクロサービスカウンタ26が0でなけれ
ば、次回の割込み要求信号12の発生時に再度マクロサ
ービス処理をすることを意味するため、モード指定信号
11の変更はせずに処理を終了する。マクロサービスカ
ウンタ26が0であれば、次回の割込み要求信号12の
発生時にベクタ割込み処理をすることを意味するため、
モード指定信号11をローレベルに変更し(ステップS
307)、処理を終了する。
処理装置におけるマクロサービスの基本的な処理は、す
でに公知であり、例えば特開昭63−118949号公
報の「情報処理装置」に同様な説明が記載されている。
また、A/Dコンバータの変換結果をマクロサービスで
転送する処理に関しても、特開平1−230118号公
報の「データ処理装置」に記載がある。
処理装置」は、複数チャネルをもつA/Dコンバータが
1個のバッファしか持たない場合、マクロサービスのア
ルゴリズムで見掛け上複数チャネルに対応した処理をす
る手法を提言している。しかし、昨今のA/Dコンバー
タはチャネル数分のバッファを内蔵するものが大半であ
り、特開平1−230118号公報の「データ処理装
置」での提言のように複雑な処理をする必要がない。
「情報処理装置」や特開平1−230118号公報の
「データ処理装置」を含む、過去に公開されたマクロサ
ービスに関する出願公開公報,出願公告公報や、マイク
ロコンピュータのユーザマニュアル記載のマクロサービ
スに関する公知文献には、マクロサービス処理を何回起
動した後にベクタ割込み処理モードに変更するかを示す
マクロサービスカウンタのみしか開示されていないた
め、ある種の周辺装置の処理に対して不都合が生じるこ
とがある。
ネルと同数のバッファを備えていることが通常であり、
いくつかの変換モードが存在する。変換モードの中に
は、1回のA/D変換が終了したときではなく、複数
回、例えば4回のA/D変換が終了した後に周辺要求信
号9を発生させるモード(このようなモードの例とし
て、日本電気株式会社製の16ビットシングルチップマ
イクロコンピュータμPD78602のユーザマニュア
ルに詳細な記載がある)がある。このようなモードの場
合、従来のマクロサービス処理では、1回のデータ転送
または1回の予め指定された処理だけで終了してしまう
ため、残り3回分のバッファに格納されたA/D変換結
果をデータ転送または処理することができない。このた
め、従来は、このようなモードの際にはマクロサービス
処理を利用することができず、通常のベクタ割込み処理
で対処していた。
ッファ#1に格納するたびに周辺要求信号9を発生する
モードを考えると、このモードでは、周辺要求信号9を
発生した時点でA/D変換を停止するため、再度A/D
変換を開始するためには命令でA/Dコンバータ制御部
33に対して開始要求を設定する必要がある。したがっ
て、これに対するマクロサービス処理は、バッファ#1
のデータ転送の1転送で終了してベクタ割込み処理に移
行し、ベクタ割込み処理の中で再度ベクタ割込み処理モ
ードからマクロサービス処理モードに設定し直した後
に、チャネル#1に対する変換開始を指定する。この処
理を4回繰り返すことで、相当する処理を実現すること
ができる。しかし、通常のベクタ割込み処理では、デー
タ転送処理に移行する、または復帰するだけで、数10
クロックのオーバヘッドを要し、上記のようにマクロサ
ービス処理とベクタ割込み処理とを交互に繰り返す煩雑
な処理を行った場合には、CPU100のオーバヘッド
が増加するという問題点と、A/D変換の処理が間欠的
になってしまうため、短時間で複数回連続した変換処理
を実行することができず、応用によっては利用できなく
なるという問題点があった。
サービス処理中で予め指定された処理を指定回数繰り返
すことを可能とすることで、処理の切換えに伴うオーバ
ヘッドを少なくし、マクロサービス処理の利用範囲を拡
大するようにしたデータ処理装置を提供することにあ
る。
は、割り込み要求に応じて少なくともプログラムカウン
タの内容とプログラム実行状態を示すデータとを退避す
るベクタ割込み処理モードと、割込み要求に応じてプロ
グラムカウンタの内容とプログラム実行状態を示すデー
タとを退避することなく割込み処理を実行するマクロサ
ービス処理モードとを有し、前記マクロサービス処理が
起動されたときには、第1の回数指定手段に予め定めら
れた回数だけ前記マクロサービス処理を実行した後に、
前記マクロサービス処理モードを前記ベクタ割込み処理
モードに変更するデータ処理装置において、1回のマク
ロサービス処理中で、メモリに予め記憶した第2の回数
指定情報を演算し、前記第2の回数指定情報が処理完了
回数でなければ予め指定された処理を実行することを繰
り返すことで所定回数前記指定された処理を実行するこ
とを特徴とする。
説明する。
データ処理装置の構成を示すブロック図である。本実施
例のデータ処理装置は、図5(a)に示した従来のデー
タ処理装置と同様に、ALU1と、テンポラリレジスタ
2と、汎用レジスタ3と、RAM4と、PC5と、PS
W6と、A/Dコンバータ7と、その他の周辺装置8
と、INTC10と、シーケンサ13と、マイクロプロ
グラムROM14と、内部バス15とから、その主要部
が構成されている。また、これらユニット間の接続関係
に関しても、図5(a)に示した従来のデータ処理装置
と同様である。よって、対応するユニットおよび信号に
は同一の符号を付して、それらの詳しい説明を省略す
る。ただし、RAM4上に設けられるマクロサービスチ
ャネル21およびマイクロプログラムROM14に格納
されるマクロサービス用マイクロプログラム40は、図
5(a)に示した従来のデータ処理装置のものと異なっ
ている。
ロサービス制御ワード20には、図5(b)に示した従
来のデータ処理装置の場合と同様に、マクロサービスチ
ャネル21へのポインタ(チャネルポインタ)22と、
どのような処理をするかを指定するマクロサービスコマ
ンド23とが格納されているが、マクロサービスチャネ
ル21には、メモリアドレス24,周辺装置へのアドレ
ス(周辺アドレス)25およびマクロサービスカウンタ
26の他に、1回のマクロサービス処理中で予め指定さ
れた処理を実行する回数を示す転送サイズ27が格納さ
れている。なお、本実施例の場合、A/Dコンバータ7
のモード設定に対応して転送サイズ27には、4が事前
に設定されているものと仮定する。
用マイクロプログラム40の処理は、マクロサービスコ
マンド解釈および処理分岐ステップS101と、周辺ア
ドレス読出しステップS102と、周辺データ読出しお
よび周辺アドレス修飾ステップS103と、周辺データ
転送およびメモリアドレス修飾ステップS104と、転
送サイズデクリメントステップS105と、転送サイズ
判定ステップS106と、マクロサービスカウンタデク
リメントステップS107と、マクロサービスカウンタ
判定ステップS108と、モード指定信号変更ステップ
S109とからなる。
タ7の構成も図4で説明した構成と同様であるが、本実
施例の場合、A/Dコンバータ7は、チャネル#1に対
する変換を4回行い、その変換結果をバッファ#1〜#
4に格納した後に周辺要求信号9をINTC10に対し
て発生させるモードに設定されているものとする。
データ処理装置の動作について説明する。ここでは、モ
ード指定信号11がマクロサービス処理モードを示して
いるものとする。
バータ制御部33の指令で、マルチプレクサ30で選択
されたチャネル#1のアナログ電圧がSH31にホール
ドされ、A/D変換が開始される。抵抗列32で変換さ
れたディジタルデータは、結果レジスタ34に一旦格納
された後に、A/Dコンバータ制御部33が指定するバ
ッファ#1に格納される。次に、A/Dコンバータ制御
部33は、バッファ#2を指定し、チャネル#1を選択
して同様のA/D変換を繰り返す。4回のA/D変換が
終了したところで、バッファ#1〜#4にはチャネル#
1のA/D変換結果が時系列で格納される。A/Dコン
バータ制御部33は、4回のA/D変換が終了したとこ
ろで、周辺要求信号9を発生させる。
力されると、INTC10はシーケンサ13に対して割
込み要求信号12を発生する。
受け付けて、モード指定信号11がマクロサービス処理
モードを示しているので、マイクロプログラムROM1
4に格納されているマクロサービス用マイクロプログラ
ム40を起動する。
が起動されると、まずマクロサービス制御ワード20を
読み出し、マクロサービスコマンド23を解釈して、そ
れぞれのマクロサービスコマンド23に対応したマイク
ロプログラム処理に分岐する(ステップS101)。
示すマクロサービスチャネル21内から周辺アドレス2
5を読み出す(ステップS102)。この場合、周辺ア
ドレス25は、A/Dコンバータ7内のバッファ群35
のバッファ#1を指し示しているものとする。
のディジタルデータを読み出し、しかる後にマクロサー
ビスコマンド23の指定に従い、次のバッファ#2を指
し示すようにバッファ#1の周辺アドレス25に1を加
算した周辺アドレス25を生成する(ステップS10
3)。
タルデータをメモリアドレス24が指し示すメモリ位置
に転送する。その後、バッファ#2のディジタルデータ
の転送に備えてメモリアドレス24を変更しておく(ス
テップS104)。
し(ステップS105)、その後に転送サイズ27が0
であるかどうかを判定する(ステップS106)。転送
サイズ27は、初期値に4が設定されているため、1デ
クリメントすることで3となるので、制御がステップS
103に戻り、今度はバッファ#2に対してステップS
103〜S106を同様に繰り返す。
1,#2,#3および#4のディジタルデータをメモリ
位置に順次転送し、4回実行したところでデータ転送処
理を終了する。
デクリメントし(ステップS107)、マクロサービス
カウンタ26が0になったか否かを判定する(ステップ
S108)。マクロサービスカウンタ26が0でなけれ
ば、次回の割込み要求信号12の発生時に再度マクロサ
ービス処理をすることを意味するため、モード指定信号
11を変更せずに処理を終了する。マクロサービスカウ
ンタ26が0であれば、次回の割込み要求信号12の発
生時にベクタ割込み処理をすることを意味するため、モ
ード指定信号11をベクタ割込み処理モードを示すロー
レベルに変更し(ステップS109)、処理を終了す
る。
処理装置におけるマクロサービス用マイクロプログラム
40の処理を示す流れ図である。図3を参照すると、マ
クロサービス用マイクロプログラム40の処理は、マク
ロサービスコマンド解釈および処理分岐ステップS20
1と、周辺アドレス読出しおよびテンポラリレジスタク
リアステップS202と、周辺データ読出しおよび周辺
アドレス修飾ステップS203と、周辺データ加算ステ
ップS204と、転送サイズデクリメントステップS2
05と、転送サイズ判定ステップS206と、平均値算
出および転送ならびにメモリアドレス修飾ステップS2
07と、マクロサービスカウンタデクリメントステップ
S208と、マクロサービスカウンタ判定ステップS2
09と、モード指定信号変更ステップS210とからな
る。
構造は、図1(a)に示した第1実施例のデータ処理装
置の内部構造と同様である。また、RAM4に配置され
るマクロサービス制御ワード20およびマクロサービス
チャネル21に関しても、図1(b)に示した第1実施
例のデータ処理装置の場合と同様で、転送サイズ27に
は4が事前に設定されているものと仮定する。さらに、
図4に示したA/Dコンバータ7の構成、ならびにチャ
ネル#1に対応する変換を4回行い、その変換結果をバ
ッファ#1〜#4に格納した後に周辺要求信号9をIN
TC10に対して発生させるモードに設定されているこ
となども、第1実施例のデータ処理装置の場合と同様で
ある。
データ処理装置の動作について説明する。ここでは、モ
ード指定信号11がマクロサービス処理モードを示して
いるものとする。
バータ制御部33の指令で、マルチプレクサ30で選択
されたチャネル#1のアナログ電圧がSH31にホール
ドされ、A/D変換が開始される。抵抗列32で変換さ
れたディジタルデータは、結果レジスタ34に一旦格納
された後に、A/Dコンバータ制御部33が指定するバ
ッファ#1に格納される。次に、A/Dコンバータ制御
部33は、バッファ#2を指定し、チャネル#1を選択
して同様のA/D変換を繰り返す。4回のA/D変換が
終了したところで、バッファ#1〜#4にはチャネル#
1のA/D変換結果が時系列で格納される。A/Dコン
バータ制御部33は、4回のA/D変換が終了したとこ
ろで、周辺要求信号9を発生させる。
力されると、INTC10はシーケンサ13に対して割
込み要求信号12を発生する。
受け付けて、モード指定信号11がマクロサービス処理
モードを示す場合には、マイクロプログラムROM14
に格納されているマクロサービス用マイクロプログラム
40を起動する。
が起動されると、まずマクロサービス制御ワード20を
読み出し、マクロサービスコマンド23を解釈して、そ
れぞれのマクロサービスコマンド23に対応したマイク
ロプログラム処理に分岐する(ステップS201)。
示すマクロサービスチャネル21内から周辺アドレス2
5を読み出す。この場合、周辺アドレス25は、A/D
コンバータ7内のバッファ群35のバッファ#1を指し
示しているものとする。同時に、テンポラリレジスタ2
の内容を0クリアする(ステップS202)。
のディジタルデータを読み出し、しかる後にマクロサー
ビスコマンド23の指定に従い、次のバッファ#2を指
し示すようにバッファ#1の周辺アドレス25に1を加
算した周辺アドレス25を生成する(ステップS20
3)。
タルデータとテンポラリレジスタ2の内容とをALU1
を利用して加算し、その結果をテンポラリレジスタ2に
書き戻しておく(ステップS204)。
し(ステップS205)、その後に転送サイズ27が0
であるかどうかを判定する(ステップS206)。転送
サイズ27は、初期値に4が設定されているため、1デ
クリメントすることで3となるので、制御がステップS
203に戻り、今度はバッファ#2に対してステップS
203〜S206を同様に繰り返す。
1,#2,#3および#4のディジタルデータを順次読
み出し、テンポラリレジスタ2に加算し、4回実行した
ところで加算処理を終了する。
加算結果を4で割ることで平均をとる。その平均値をメ
モリアドレス24が指し示すメモリ位置に転送する。そ
の後、次回のマクロサービス用マイクロプログラム40
の起動に備え、メモリアドレス24を次にディジタルデ
ータを格納すべきメモリアドレス24に変更する(ステ
ップS207)。
デクリメントし(ステップS208)、マクロサービス
カウンタ26が0になったか否かを判定する(ステップ
S209)。マクロサービスカウンタ26が0でなけれ
ば、次回の割込み要求信号12の発生時に再度マクロサ
ービス処理をすることを意味するため、モード指定信号
11を変更せずに処理を終了する。マクロサービスカウ
ンタ26が0であれば、次回の割込み要求信号12の発
生時にベクタ割込み処理をすることを意味するため、モ
ード指定信号11をローレベルに変更し(ステップS2
10)、処理を終了する。
A/Dコンバータを例にとって説明したが、周辺装置は
A/Dコンバータに限らず、タイマやシリアルインタフ
ェースなどで予め指定された処理の複数回の実行を必要
とするようなものの場合でも同様に適用可能である。
定であれば、その固定回数分だけ処理を実行するマクロ
サービス用マイクロプログラムを用意しておけば済むわ
けであるが、1つの周辺装置だけでなく他の周辺装置の
他のモードにも同一のマクロサービス処理が適用できる
ようにするため、回数指定手段(転送サイズ)を設定
し、汎用性および流用性を高めるように考慮したもので
ある。
されていたマクロサービスは、マクロサービスを何回起
動した後にベクタ割込み処理に変更するか否かを示すマ
クロサービスカウンタのみしか設けられていなかったの
で、予め指定された処理の複数回の実行を1回のマクロ
サービス処理中で実行する必要がある周辺装置に対して
は適応不可であったが、1回のマクロサービス処理中で
予め指定された処理の複数回の実行を可能とする回数指
定手段を設けたことにより、マクロサービス処理中で予
め指定された処理の1回の実行が終了したときではな
く、予め指定された処理の複数回の実行が終了した後に
周辺要求信号を発生させるような周辺装置に対してもマ
クロサービス処理の適用が可能となり、マクロサービス
処理の利用範囲が拡大するという効果がある。
指定手段とを設けたことにより、マクロサービス処理が
起動されたときには第2の回数指定手段によって予め定
められた回数だけ予め指定された処理を実行した後に第
1の回数指定手段を1デクリメントし、第1の回数指定
手段が0になったときにマクロサービス処理モードをベ
クタ割込み処理モードに変更することが可能となり、マ
クロサービス処理の利用範囲が拡大するという効果があ
る。
置としてのシングルチップマイクロコンピュータの内部
構造図であり、(b)は(a)中のマクロサービス制御
ワードおよびマクロサービスチャネルの内容を示す図で
ある。
によるマクロサービス処理を示す流れ図である。
ービス処理を示す流れ図である。
造図である。
ルチップマイクロコンピュータの内部構造図であり、
(b)は(a)中のマクロサービス制御ワードおよびマ
クロサービスチャネルの内容を示す図である。
によるマクロサービス処理を示す流れ図である。
Claims (3)
- 【請求項1】 割り込み要求に応じて少なくともプログ
ラムカウンタの内容とプログラム実行状態を示すデータ
とを退避するベクタ割込み処理モードと、割込み要求に
応じてプログラムカウンタの内容とプログラム実行状態
を示すデータとを退避することなく割込み処理を実行す
るマクロサービス処理モードとを有し、前記マクロサー
ビス処理が起動されたときには、第1の回数指定手段に
予め定められた回数だけ前記マクロサービス処理を実行
した後に、前記マクロサービス処理モードを前記ベクタ
割込み処理モードに変更するデータ処理装置において、
1回のマクロサービス処理中で、メモリに予め記憶した
第2の回数指定情報を演算し、前記第2の回数指定情報
が処理完了回数でなければ予め指定された処理を実行す
ることを繰り返すことで所定回数前記指定された処理を
実行することを特徴とするデータ処理装置。 - 【請求項2】 A/Dコンバータによる変換後のディジ
タルデータを複数記憶する記憶手段を有し、1回のマク
ロサービス処理中に前記記憶手段からデータ格納手段へ
のデータ転送を前記第2の回数指定情報の回数繰り返す
請求項1記載のデータ処理装置。 - 【請求項3】 A/Dコンバータによる変換後のディジ
タルデータを複数記憶する記憶手段を有し、1回のマク
ロサービス処理中に前記記憶手段からのデータ読出しを
前記第2の回数指定情報の回数繰り返し、読出した前記
データの平均値を算出してデータ格納手段にデータ転送
する請求項1記載のデータ処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25917894A JP3323009B2 (ja) | 1994-09-29 | 1994-09-29 | データ処理装置 |
US08/530,948 US5687380A (en) | 1994-09-29 | 1995-09-20 | Macro service processing of interrupt requests in a processing system where a single interrupt is generated for a plurality of completed transactions |
KR1019950032515A KR100214238B1 (ko) | 1994-09-29 | 1995-09-28 | 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25917894A JP3323009B2 (ja) | 1994-09-29 | 1994-09-29 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0895797A JPH0895797A (ja) | 1996-04-12 |
JP3323009B2 true JP3323009B2 (ja) | 2002-09-09 |
Family
ID=17330453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25917894A Expired - Fee Related JP3323009B2 (ja) | 1994-09-29 | 1994-09-29 | データ処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5687380A (ja) |
JP (1) | JP3323009B2 (ja) |
KR (1) | KR100214238B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3141787B2 (ja) * | 1996-08-28 | 2001-03-05 | 日本電気株式会社 | マイクロコンピュータ |
KR100410985B1 (ko) * | 2001-08-09 | 2003-12-18 | 삼성전자주식회사 | 오토벡터 방식 마이크로 프로세서의 벡터드 인터럽트 처리장치 |
CN103676727A (zh) * | 2013-11-27 | 2014-03-26 | 南京国电南自美卓控制系统有限公司 | 基于嵌入式芯片的可抢占、可嵌套中断控制方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720862A (en) * | 1980-07-11 | 1982-02-03 | Oki Electric Ind Co Ltd | Signal process arithmetic processor |
EP0153764B1 (en) * | 1984-03-02 | 1993-11-03 | Nec Corporation | Information processor having an interruption operating function |
JPS60183661A (ja) * | 1984-03-02 | 1985-09-19 | Nec Corp | 情報処理装置 |
JPS63118949A (ja) * | 1986-11-07 | 1988-05-23 | Nec Corp | 情報処理装置 |
JPS63118947A (ja) * | 1986-11-07 | 1988-05-23 | Nec Corp | シングルチツプマイクロコンピユ−タ |
JPS63200234A (ja) * | 1987-02-17 | 1988-08-18 | Toshiba Corp | デ−タ処理装置 |
JPS6448162A (en) * | 1987-08-18 | 1989-02-22 | Nec Corp | Microcomputer |
EP0318055B1 (en) * | 1987-11-27 | 1995-02-01 | Nec Corporation | Data processor including a/d converter for converting a plurality of analog input channels into digital data |
JP2526644B2 (ja) * | 1987-11-27 | 1996-08-21 | 日本電気株式会社 | デ―タ処理装置 |
JPH0212432A (ja) * | 1988-06-30 | 1990-01-17 | Nec Corp | データ処理装置 |
US5126944A (en) * | 1988-11-17 | 1992-06-30 | Nec Corporation | Data processing apparatus for producing in sequence pulses having variable width at output ports |
JP3124257U (ja) * | 2006-05-31 | 2006-08-10 | 株式会社本宏製作所 | パネル状表示体の搬送用プロテクター |
-
1994
- 1994-09-29 JP JP25917894A patent/JP3323009B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-20 US US08/530,948 patent/US5687380A/en not_active Expired - Lifetime
- 1995-09-28 KR KR1019950032515A patent/KR100214238B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960011685A (ko) | 1996-04-20 |
JPH0895797A (ja) | 1996-04-12 |
US5687380A (en) | 1997-11-11 |
KR100214238B1 (ko) | 1999-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0476722B1 (en) | Data processing system | |
US5682531A (en) | Central processing unit | |
JPH08305585A (ja) | 割込制御装置 | |
KR100578010B1 (ko) | 정보처리회로,마이크로컴퓨터및전자기기 | |
EP0295646A2 (en) | Arithmetic operation processing apparatus of the parallel processing type and compiler which is used in this apparatus | |
JPH10207717A (ja) | マイクロコンピュータ | |
JP3323009B2 (ja) | データ処理装置 | |
JP2005057374A (ja) | A/d変換装置およびマイクロコントローラ | |
JPH0916409A (ja) | マイクロコンピュータ | |
JP3851008B2 (ja) | プロセッサおよびそれを有する半導体集積回路、処理装置ならびに命令処理方法 | |
US5677859A (en) | Central processing unit and an arithmetic operation processing unit | |
JP2826309B2 (ja) | 情報処理装置 | |
JPS62151940A (ja) | レジスタ退避/復帰方式 | |
JP3067253B2 (ja) | データ処理装置 | |
JP2526644B2 (ja) | デ―タ処理装置 | |
JP2643931B2 (ja) | 情報処理装置 | |
JPH04104350A (ja) | マイクロプロセッサ | |
JPH0414376B2 (ja) | ||
US20050216708A1 (en) | Processor for performing context switching, a method for performing context switching, a computer program for perform context switching | |
JPH0377137A (ja) | 情報処理装置 | |
JP2743685B2 (ja) | 固定小数点プロセッサ | |
JPH03134782A (ja) | A/d変換装置内蔵マイクロコンピュータ | |
JPH02214938A (ja) | データ処理装置 | |
JPH0683640A (ja) | 割込応答処理方式 | |
JPS63141131A (ja) | パイプライン制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |