JP2000013233A - 通信用入出力装置および通信用入出力装置による出力信号制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 通信中、意味のあるデータ信号を送る必要が
ない場合でも、回線接続保持のために、所定の出力信号
を送る必要があった。このため、意味のあるデータ信号
を送信する必要がない場合でも、ＣＰＵ１の負荷が大き
くなるなどの課題があった。 【解決手段】 ＣＰＵ１から意味のあるデータ信号を入
力しない場合には、波形生成回路１６からの一定電圧の
アナログ信号を出力するため、ＣＰＵ１が回線接続保持
のための出力信号を生成する必要がない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＰＵを用いた
ソフトウェア処理による通信用入出力装置において、通
信時のＣＰＵの負荷を低減することができる通信用入出
力装置および通信用入出力装置による出力信号制御方法
に関するものである。

【０００２】

【従来の技術】図９は、例えば特開平６−９０３００号
公報に開示された従来の通信用入出力装置を示す構成図
であり、図において、１１はＣＰＵ１から入力した信号
データを通信速度に応じて出力するコーデック回路、１
２はコーデック回路１１内のバッファであり、ＣＰＵ１
で生成された信号データを一時的に保存する。１３はコ
ーデック回路１１内のＤ／Ａコンバータであり、バッフ
ァ１２からの信号データをＤ／Ａ変換する。

【０００３】次に動作について説明する。ＣＰＵ１で生
成された信号データはバッファ１２に保存され、通信速
度に応じてＤ／Ａコンバータ１３を通して出力される
が、ソフトウェア処理による通信の信号や音声の信号の
通信インタフェースを有する通信用入出力装置では、Ｃ
ＰＵ１により伝送する信号の波形をディジタルな数値と
して生成する。

【０００４】

【発明が解決しようとする課題】従来の通信用入出力装
置および通信用入出力装置による出力信号制御方法は以
上のように構成されているので、ＣＰＵが伝送するすべ
ての出力信号を生成する必要があった。しかし、通信
中、意味のあるデータ信号を送る必要がない場合でも、
回線接続保持のために、所定の出力信号を送る必要があ
った。このため、意味のあるデータ信号を送信する必要
がない場合でも、ＣＰＵの負荷が大きくなるなどの課題
があった。

【０００５】この発明は上記のような課題を解決するた
めになされたもので、ＣＰＵから出力する回線接続保持
のための出力信号をなくし、通信時のＣＰＵの負荷を低
減することができる通信用入出力装置および通信用入出
力装置による出力信号制御方法を得ることを目的とす
る。

【０００６】

【課題を解決するための手段】この発明に係る通信用入
出力装置は、バッファがＣＰＵからの信号データを格納
しているか否かを判断し、データ信号の有無により異な
る値をフラグレジスタにより設定し、バッファからの信
号データをＤ／ＡコンバータによりＤ／Ａ変換し、回線
接続保持のためのアナログ信号を波形生成回路により繰
り返し出力し、フラグレジスタに設定されている値に基
づいてＤ／Ａコンバータから出力されるアナログ信号
か、または波形生成回路から出力されるアナログ信号か
の何れかをセレクタにより選択し、外部へ出力するよう
にしたものである。

【０００７】この発明に係る通信用入出力装置は、セレ
クタにおいて、ＣＰＵの制御により切り替えるようにし
たものである。

【０００８】この発明に係る通信用入出力装置は、波形
生成回路から出力されるアナログ信号において、一定の
電圧波形にしたものである。

【０００９】この発明に係る通信用入出力装置は、波形
生成回路から出力されるアナログ信号において、一定の
正弦波信号を示す波形にしたものである。

【００１０】この発明に係る通信用入出力装置は、波形
生成回路から出力されるアナログ信号において、疑似ラ
ンダム信号を示す波形にしたものである。

【００１１】この発明に係る通信用入出力装置は、バッ
ファがＣＰＵからの信号データを格納しているか否かを
判断し、データ信号の有無により異なる値をフラグレジ
スタにより設定し、対応する機器に基づいてデジタル値
が設定された複数のレジスタからなるデータ保持回路に
より、回線接続保持のためのデジタル信号を繰り返し出
力し、フラグレジスタに設定されている値に基づいてバ
ッファから出力されるデジタル信号か、またはデータ保
持回路から出力されるデジタル信号かの何れかをセレク
タにより選択して出力し、このセレクタからの信号デー
タをＤ／ＡコンバータによりＤ／Ａ変換し、外部に出力
するようにしたものである。

【００１２】この発明に係る通信用入出力装置は、セレ
クタにおいて、ＣＰＵの制御により切り替えるようにし
たものである。

【００１３】この発明に係る通信用入出力装置による出
力信号制御方法は、バッファがＣＰＵからの信号データ
を格納しているか否かを判断し、データ信号の有無によ
り異なる値をフラグレジスタに設定し、バッファからの
信号データをＤ／ＡコンバータによりＤ／Ａ変換し、こ
のフラグレジスタに設定されている値に基づいてＤ／Ａ
コンバータから出力されるアナログ信号か、または回線
接続保持のためのアナログ信号を繰り返し出力する波形
生成回路から出力されるアナログ信号かの何れかをセレ
クタにより選択し、外部へ出力するようにしたものであ
る。

【００１４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による通
信用入出力装置を示す構成図であり、図において、１１
はＣＰＵ１から入力した信号データを通信速度に応じて
出力するコーデック回路、１２はコーデック回路１１内
のＦＩＦＯ方式のバッファであり、ＣＰＵ１で生成され
た信号データを一時的に保存する。１３はコーデック回
路１１内のＤ／Ａコンバータであり、バッファ１２から
の信号データをＤ／Ａ変換する。１４はバッファ１２に
おいてＣＰＵ１からの意味のあるデータ信号を格納して
いるか否かを判断し、データ信号を格納している場合に
は１を設定し、データ信号を格納していない場合には０
を設定するフラグレジスタ、１５はＤ／Ａコンバータ１
３から出力されるアナログ信号か、または波形生成回路
１６から出力されるアナログ信号かの何れかを選択し、
外部へ出力するセレクタである。１６は回線接続保持の
ためのアナログ信号を繰り返し出力する波形生成回路で
ある。

【００１５】次に動作について説明する。図２はこの発
明の実施の形態１による通信用入出力装置のセレクタか
ら出力されるアナログ信号を示す波形図である。バッフ
ァ１２にデータが格納されていない場合はフラグレジス
タ１４に０が設定されるが、バッファ１２に信号データ
が格納されている場合は、ＣＰＵ１からの意味のある信
号データを入力したものとして、フラグレジスタ１４に
１が設定される。次に、セレクタ１５ではフラグレジス
タ１４に１が設定されていると、Ｄ／Ａコンバータ１３
からのアナログ信号を出力する。一方、フラグレジスタ
１４に０が設定されていると、波形生成回路１６からの
一定電圧のアナログ信号を出力する。なお、この実施の
形態１では、セレクタ１５がＤ／Ａコンバータ１３から
の信号を選択している間でも、波形生成回路１６は常に
波形を生成しているよう構成されている。

【００１６】また、回線接続保持のために正弦波信号が
必要な機器に対しては、図３に示すように波形生成回路
１６から正弦波信号を出力してもよい。さらに、回線接
続保持のために疑似ランダム信号が必要な機器に対して
は、図４に示すように波形生成回路１６から疑似ランダ
ム信号を出力してもよい。図３はこの発明の実施の形態
１による通信用入出力装置のセレクタから出力される正
弦波信号を示す波形図、図４はこの発明の実施の形態１
による通信用入出力装置のセレクタから出力される疑似
ランダム信号を示す波形図である。

【００１７】以上のように、この実施の形態１によれ
ば、ＣＰＵ１から意味のあるデータ信号を入力しない場
合には、波形生成回路１６からの一定電圧のアナログ信
号を出力するため、ＣＰＵ１が回線接続保持のための出
力信号を生成する必要がなく、通信用入出力装置の動作
中のＣＰＵ１の負荷を軽減させることができるなどの効
果が得られる。

【００１８】実施の形態２．図５はこの発明の実施の形
態２による通信用入出力装置を示す構成図であり、図に
おいて、実施の形態１と同一の符号については同一また
は相当部分を示すので説明を省略する。実施の形態１で
は、フラグレジスタ１４がバッファ１２の信号データの
有無を判断し、セレクタ１５を介して出力信号の切替え
を行なっていた。しかし、この実施の形態２では、図２
に示すようにＣＰＵ１がフラグレジスタ１７を介してセ
レクタ１５の選択動作を制御するものである。

【００１９】以上のように、この実施の形態２によれ
ば、ＣＰＵ１が回線接続保持のための出力信号を生成す
る必要がなく、通信用入出力装置の動作中のＣＰＵ１の
負荷を軽減させることができるとともに、選択動作を素
早く実行することができるなどの効果が得られる。

【００２０】実施の形態３．図６はこの発明の実施の形
態３による通信用入出力装置を示す構成図であり、図に
おいて、実施の形態１および実施の形態２と同一の符号
については同一または相当部分を示すので説明を省略す
る。実施の形態１では、ＣＰＵ１によって生成された一
定電圧のアナログ信号か波形生成回路１６によって生成
された一定電圧のアナログ信号かをセレクタ１５により
切替えて出力していた。しかし、この実施の形態３で
は、データ保持回路２１を複数のレジスタ２２で構成
し、この複数のレジスタ２２に保持されているデータを
カウンタ２３とセレクタ２４とを介して順次出力するも
のである。２２は対応する機器に基づいてデジタル値が
設定されたレジスタである。

【００２１】次に動作について説明する。図７はこの発
明の実施の形態３による通信用入出力装置の出力波形を
示す波形図である。この例では、データ保持回路２１の
４つの２ビットレジスタに０（０，０）、１（０，
１）、２（１，０）、３（１，１）がそれぞれ格納され
ており、セレクタ１５ではフラグレジスタ１４に０が設
定されていると、対応する機器に基づいてこの値が順次
出力される。したがって、回線接続保持以外のための信
号が必要な場合、すなわちＣＰＵ１から意味のあるデー
タ信号を送る必要がある場合は、セレクタ１５はＣＰＵ
１からの信号を選択する。一方、回線接続保持のための
信号が必要な場合は、データ保持回路２１から各レジス
タ２２に応じた信号を出力する。

【００２２】以上のように、この実施の形態３によれ
ば、ＣＰＵ１が回線接続保持のための出力信号を生成す
る必要がなく、通信用入出力装置の動作中のＣＰＵ１の
負荷を軽減させることができるとともに、対応する機器
に基づいて使用することができる出力信号を生成するこ
とができるなどの効果が得られる。

【００２３】実施の形態４．図８はこの発明の実施の形
態４による通信用入出力装置を示す構成図であり、図に
おいて、実施の形態１から実施の形態３までと同一の符
号については同一または相当部分を示すので説明を省略
する。実施の形態３では、フラグレジスタ１４がバッフ
ァ１２の信号データの有無を判断し、これによりセレク
タ１５を介して出力信号の切替えを行なっていた。しか
し、この実施の形態４では、ＣＰＵ１がフラグレジスタ
１７を介してセレクタ１５の選択動作を制御する。

【００２４】以上のように、この実施の形態４によれ
ば、ＣＰＵ１が回線接続保持のための出力信号を生成す
る必要がなく、通信用入出力装置の動作中のＣＰＵ１の
負荷を軽減させることができ、対応する機器に基づいて
使用することができる出力信号を生成することができる
とともに、選択動作を素早く実行することができるなど
の効果が得られる。

【００２５】

【発明の効果】以上のように、この発明によれば、バッ
ファがＣＰＵからの信号データを格納しているか否かを
判断し、データ信号の有無により異なる値をフラグレジ
スタにより設定し、バッファからの信号データをＤ／Ａ
コンバータによりＤ／Ａ変換し、回線接続保持のための
アナログ信号を波形生成回路により繰り返し出力し、フ
ラグレジスタに設定されている値に基づいてＤ／Ａコン
バータから出力されるアナログ信号か、または波形生成
回路から出力されるアナログ信号かの何れかをセレクタ
により選択し、外部へ出力するように構成したので、Ｃ
ＰＵが回線接続保持のための出力信号を生成する必要が
なく、通信用入出力装置の動作中のＣＰＵの負荷を軽減
させることができる効果がある。

【００２６】この発明によれば、セレクタにおいて、Ｃ
ＰＵの制御により切り替えるように構成したので、選択
動作を素早く実行することができる効果がある。

【００２７】この発明によれば、波形生成回路から出力
されるアナログ信号において、一定の電圧波形にするよ
うに構成したので、対応する機器に基づいて使用するこ
とができる出力信号を生成することができる効果があ
る。

【００２８】この発明によれば、波形生成回路から出力
されるアナログ信号において、一定の正弦波信号を示す
波形にするように構成したので、対応する機器に基づい
て使用することができる出力信号を生成することができ
る効果がある。

【００２９】この発明によれば、波形生成回路から出力
されるアナログ信号において、疑似ランダム信号を示す
波形にするように構成したので、対応する機器に基づい
て使用することができる出力信号を生成することができ
る効果がある。

【００３０】この発明によれば、バッファがＣＰＵから
の信号データを格納しているか否かを判断し、データ信
号の有無により異なる値をフラグレジスタにより設定
し、対応する機器に基づいてデジタル値が設定された複
数のレジスタからなるデータ保持回路により、回線接続
保持のためのデジタル信号を繰り返し出力し、フラグレ
ジスタに設定されている値に基づいてバッファから出力
されるデジタル信号か、またはデータ保持回路から出力
されるデジタル信号かの何れかをセレクタにより選択し
て出力し、このセレクタからの信号データをＤ／Ａコン
バータによりＤ／Ａ変換し、外部に出力するように構成
したので、通信用入出力装置の動作中のＣＰＵの負荷を
軽減させることができ、対応する機器に基づいて使用す
ることができる出力信号を生成することができる効果が
ある。

【００３１】この発明によれば、セレクタにおいて、Ｃ
ＰＵの制御により切り替えるように構成したので、選択
動作を素早く実行することができる効果がある。

【００３２】この発明によれば、バッファがＣＰＵから
の信号データを格納しているか否かを判断し、データ信
号の有無により異なる値をフラグレジスタに設定し、バ
ッファからの信号データをＤ／ＡコンバータによりＤ／
Ａ変換し、このフラグレジスタに設定されている値に基
づいてＤ／Ａコンバータから出力されるアナログ信号
か、または回線接続保持のためのアナログ信号を繰り返
し出力する波形生成回路から出力されるアナログ信号か
の何れかをセレクタにより選択し、外部へ出力するよう
に構成したので、ＣＰＵが回線接続保持のための出力信
号を生成する必要がなく、通信用入出力装置の動作中の
ＣＰＵの負荷を軽減させることができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による通信用入出力
装置を示す構成図である。

【図２】 この発明の実施の形態１による通信用入出力
装置のセレクタから出力されるアナログ信号を示す波形
図である。

【図３】 この発明の実施の形態１による通信用入出力
装置のセレクタから出力される正弦波信号を示す波形図
である。

【図４】 この発明の実施の形態１による通信用入出力
装置のセレクタから出力される疑似ランダム信号を示す
波形図である。

【図５】 この発明の実施の形態２による通信用入出力
装置を示す構成図である。

【図６】 この発明の実施の形態３による通信用入出力
装置を示す構成図である。

【図７】 この発明の実施の形態３による通信用入出力
装置の出力波形を示す波形図である。

【図８】 この発明の実施の形態４による通信用入出力
装置を示す構成図である。

【図９】 従来の通信用入出力装置を示す構成図であ
る。

【符号の説明】

１ ＣＰＵ、１２ バッファ、１３ Ｄ／Ａコンバー
タ、１４，１７ フラグレジスタ、１５ セレクタ、１
６ 波形生成回路、２１ データ保持回路、２２レジス
タ。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵから入力した信号データをバッフ
   ァに保存し、この保存された信号データを通信速度に応
   じて外部に出力する通信用入出力装置において、 上記バッファが上記ＣＰＵからの信号データを格納して
   いるか否かを判断し、上記データ信号の有無により異な
   る値を設定するフラグレジスタと、 上記バッファからの信号データをＤ／Ａ変換するＤ／Ａ
   コンバータと、 回線接続保持のためのアナログ信号を繰り返し出力する
   波形生成回路と、 上記フラグレジスタに設定されている値に基づいて上記
   Ｄ／Ａコンバータから出力されるアナログ信号か、また
   は上記波形生成回路から出力されるアナログ信号かの何
   れかを選択し、外部へ出力するセレクタとを備えたこと
   を特徴とする通信用入出力装置。
2. 【請求項２】 セレクタは、ＣＰＵの制御により切り替
   えることを特徴とする請求項１記載の通信用入出力装
   置。
3. 【請求項３】 波形生成回路から出力されるアナログ信
   号は、一定の電圧波形であることを特徴とする請求項１
   または請求項２記載の通信用入出力装置。
4. 【請求項４】 波形生成回路から出力されるアナログ信
   号は、一定の正弦波信号を示す波形であることを特徴と
   する請求項１または請求項２記載の通信用入出力装置。
5. 【請求項５】 波形生成回路から出力されるアナログ信
   号は、疑似ランダム信号を示す波形であることを特徴と
   する請求項１または請求項２記載の通信用入出力装置。
6. 【請求項６】 ＣＰＵから入力した信号データをバッフ
   ァに保存し、この保存された信号データを通信速度に応
   じて外部に出力する通信用入出力装置において、 上記バッファが上記ＣＰＵからの信号データを格納して
   いるか否かを判断し、 上記データ信号の有無により異なる値を設定するフラグ
   レジスタと、 対応する機器に基づいてデジタル値が設定された複数の
   レジスタからなり、回線接続保持のためのデジタル信号
   を繰り返し出力するデータ保持回路と、 上記フラグレジスタに設定されている値に基づいて上記
   バッファから出力されるデジタル信号か、または上記デ
   ータ保持回路から出力されるデジタル信号かの何れかを
   選択し出力するセレクタと、 このセレクタからの信号データをＤ／Ａ変換し、外部に
   出力するＤ／Ａコンバータとを備えたことを特徴とする
   通信用入出力装置。
7. 【請求項７】 セレクタは、ＣＰＵの制御により切り替
   えることを特徴とする請求項６記載の通信用入出力装
   置。
8. 【請求項８】 ＣＰＵから入力した信号データをバッフ
   ァに保存し、この保存された信号データを通信速度に応
   じて外部に出力する通信用入出力装置による出力信号制
   御方法において、 上記バッファが上記ＣＰＵからの信号データを格納して
   いるか否かを判断し、上記データ信号の有無により異な
   る値をフラグレジスタに設定し、上記バッファからの信
   号データをＤ／ＡコンバータによりＤ／Ａ変換し、この
   フラグレジスタに設定されている値に基づいて上記Ｄ／
   Ａコンバータから出力されるアナログ信号か、または回
   線接続保持のためのアナログ信号を繰り返し出力する波
   形生成回路から出力されるアナログ信号かの何れかをセ
   レクタにより選択し、外部へ出力することを特徴とする
   通信用入出力装置による出力信号制御方法。