JP2002100990A - プログラマブルコントローラ及びアナログ入出力モジュール - Google Patents
プログラマブルコントローラ及びアナログ入出力モジュールInfo
- Publication number
- JP2002100990A JP2002100990A JP2000285544A JP2000285544A JP2002100990A JP 2002100990 A JP2002100990 A JP 2002100990A JP 2000285544 A JP2000285544 A JP 2000285544A JP 2000285544 A JP2000285544 A JP 2000285544A JP 2002100990 A JP2002100990 A JP 2002100990A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- converter
- signal
- output
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】プログラマブルコントローラの小形・低コスト
化。 【解決手段】ＣＰＵに対しデジタル信号を入出力するア
ナログ／デジタル変換部を、Ｄ／Ａコンバータがアナロ
グ信号入力系とアナログ信号出力系とに共用される構成
とする。
化。 【解決手段】ＣＰＵに対しデジタル信号を入出力するア
ナログ／デジタル変換部を、Ｄ／Ａコンバータがアナロ
グ信号入力系とアナログ信号出力系とに共用される構成
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラマブルコ
ントローラに係り、特に制御対象としてアナログ入出力
信号を扱う技術に関する。
ントローラに係り、特に制御対象としてアナログ入出力
信号を扱う技術に関する。
【０００２】
【従来の技術】図１は従来方式のプログラマブルコント
ローラを示す。図１（ａ）はモジュールタイプの構成例
を示し、図１（ｂ）はアナログ入出力モジュールの内部
構成を示す。図１（ａ）において、１は電源モジュー
ル、２はＣＰＵモジュール、３はアナログ入出力モジュ
ール、４はＩ／Ｏモジュールである。該モジュールタイ
プのプログラマブルコントローラは、電源モジュール
１、ＣＰＵモジュール２、Ｉ／Ｏモジュール４等より構
成される。上記アナログ入出力モジュール３は該Ｉ／Ｏ
モジュール４のうちの１つとして構成される。該アナロ
グ入出力モジュール３は、アナログ入力回路と、アナロ
グ出力回路とをそれぞれ別個に有している。該アナログ
入力回路とアナログ出力回路はそれぞれが、入力４チャ
ンネル、出力４チャンネルを有している。図１（ｂ）に
おいて、アナログ入力は、電流出力機器１６や、電圧出
力機器１７からの信号をＣＨ０〜ＣＨ３の端子台５から
取り込み、Ａ／Ｄ変換ＩＣ６に入力する。Ａ／Ｄ変換Ｉ
Ｃ６では、予めＣＰＵモジュールより入力指示のあった
入力チャンネルの入力信号を選択し、デジタル信号に変
換し、これを絶縁素子であるフォトカプラ７とＣＰＵと
のインターフェイス用バッファ９を介し、ＣＰＵ部へ入
力データ１０として読み込まれる。アナログ出力端子
は、ＣＨ４〜ＣＨ７の端子が該当する。ＣＰＵから送ら
れて来た出力データ１１をデータ保持回路１２で一旦保
持し、絶縁のためのフォトカプラ７を介しＤ／Ａコンバ
ータ１３′に送る。Ｄ／Ａコンバータ１３′は入力され
たデジタルデータ１１をアナログ信号に変換し、ＣＰＵ
から出力指定されたチャンネルの端子にレベル変換回路
１４を介して出力し、負荷（装置）１５に送る。図１
中、１６は電流出力機器、１７は電圧出力機器を示す。
ローラを示す。図１（ａ）はモジュールタイプの構成例
を示し、図１（ｂ）はアナログ入出力モジュールの内部
構成を示す。図１（ａ）において、１は電源モジュー
ル、２はＣＰＵモジュール、３はアナログ入出力モジュ
ール、４はＩ／Ｏモジュールである。該モジュールタイ
プのプログラマブルコントローラは、電源モジュール
１、ＣＰＵモジュール２、Ｉ／Ｏモジュール４等より構
成される。上記アナログ入出力モジュール３は該Ｉ／Ｏ
モジュール４のうちの１つとして構成される。該アナロ
グ入出力モジュール３は、アナログ入力回路と、アナロ
グ出力回路とをそれぞれ別個に有している。該アナログ
入力回路とアナログ出力回路はそれぞれが、入力４チャ
ンネル、出力４チャンネルを有している。図１（ｂ）に
おいて、アナログ入力は、電流出力機器１６や、電圧出
力機器１７からの信号をＣＨ０〜ＣＨ３の端子台５から
取り込み、Ａ／Ｄ変換ＩＣ６に入力する。Ａ／Ｄ変換Ｉ
Ｃ６では、予めＣＰＵモジュールより入力指示のあった
入力チャンネルの入力信号を選択し、デジタル信号に変
換し、これを絶縁素子であるフォトカプラ７とＣＰＵと
のインターフェイス用バッファ９を介し、ＣＰＵ部へ入
力データ１０として読み込まれる。アナログ出力端子
は、ＣＨ４〜ＣＨ７の端子が該当する。ＣＰＵから送ら
れて来た出力データ１１をデータ保持回路１２で一旦保
持し、絶縁のためのフォトカプラ７を介しＤ／Ａコンバ
ータ１３′に送る。Ｄ／Ａコンバータ１３′は入力され
たデジタルデータ１１をアナログ信号に変換し、ＣＰＵ
から出力指定されたチャンネルの端子にレベル変換回路
１４を介して出力し、負荷（装置）１５に送る。図１
中、１６は電流出力機器、１７は電圧出力機器を示す。
【０００３】
【発明が解決しようとする課題】上記従来技術では、隣
り合うアナログ入力回路とアナログ出力回路が互いに別
個に設けられ、サイズ的にも大きくなり易く、またコス
ト的にも不利であった。本発明が解決しようとする課題
点は、装置の小形化と低コスト化を図ることである。本
発明の目的は、かかる課題点を解決し、従来技術をさら
に改善できるプログラマブルコントローラを提供するこ
とにある。
り合うアナログ入力回路とアナログ出力回路が互いに別
個に設けられ、サイズ的にも大きくなり易く、またコス
ト的にも不利であった。本発明が解決しようとする課題
点は、装置の小形化と低コスト化を図ることである。本
発明の目的は、かかる課題点を解決し、従来技術をさら
に改善できるプログラマブルコントローラを提供するこ
とにある。
【０００４】
【課題を解決するための手段】上記課題点を解決するた
め、本発明では、 （１）ＣＰＵに対しデジタル信号を入出力するアナログ
／デジタル変換部を備えたプログラマブルコントローラ
において、上記アナログ／デジタル変換部が、Ｄ／Ａコ
ンバータを該Ｄ／Ａコンバータの前段側に設けたスイッ
チ部で切替えてアナログ信号入力系とアナログ信号出力
系とに共用する構成とする。 （２）上記（１）において、上記Ｄ／Ａコンバータが、
上記ＣＰＵからの要求信号があったときに上記アナログ
出力系を構成するようにする。 （３）ＣＰＵに対しデジタル信号を入出力するアナログ
／デジタル変換部を備えたプログラマブルコントローラ
において、上記アナログ／デジタル変換部が、Ｄ／Ａコ
ンバータを該Ｄ／Ａコンバータの前段側に設けたスイッ
チ部を介しアナログ信号入力系とアナログ信号出力系と
に共用する構成を有し、該アナログ信号入力系では、逐
次変換レジスタと上記Ｄ／Ａコンバータとコンパレータ
を用いてアナログ信号をデジタル信号に変換して上記Ｃ
ＰＵ側に出力し、上記アナログ信号出力系では、上記Ｃ
ＰＵからのデジタル信号を該Ｄ／Ａコンバータによりア
ナログ信号に変換し負荷側に出力するようにした構成と
する。 （４）上記（３）において、上記スイッチ部を、上記Ｃ
ＰＵからの要求信号により上記アナログ信号出力系を動
作状態にするよう自動的に切り替える構成とする。 （５）上記（３）において、上記逐次変換レジスタを、
最上位ビットから順にデジタル信号に変換する構成とす
る。 （６）上記（３）において、上記アナログ信号入力系
を、上記コンパレータにおいて上記Ｄ／Ａコンバータか
らの出力信号のレベルと外部入力信号の基準レベルとを
比較してデジタル信号を形成する構成とする。 （７）ＣＰＵに対しデジタル信号を入出力するアナログ
入出力モジュールを、Ｄ／Ａコンバータを該Ｄ／Ａコン
バータの前段側に設けたスイッチ部で切替えてアナログ
信号入力系とアナログ信号出力系とに共用するアナログ
／デジタル変換部を有する構成とする。 （８）上記（７）において、上記Ｄ／Ａコンバータを、
上記ＣＰＵからの要求信号があったときに上記アナログ
出力系を構成するようにする。 （９）ＣＰＵに対しデジタル信号を入出力するアナログ
／デジタル変換部を備えるアナログ入出力モジュールで
あって、上記アナログ／デジタル変換部が、Ｄ／Ａコン
バータを該Ｄ／Ａコンバータの前段側に設けたスイッチ
部を介しアナログ信号入力系とアナログ信号出力系とに
共用する構成を有し、該アナログ信号入力系では、逐次
変換レジスタと上記Ｄ／Ａコンバータとコンパレータを
用いてアナログ信号をデジタル信号に変換して上記ＣＰ
Ｕ側に出力し、上記アナログ信号出力系では、上記ＣＰ
Ｕからのデジタル信号を該Ｄ／Ａコンバータによりアナ
ログ信号に変換し負荷側に出力するようにした構成とす
る。 （１０）上記（９）において、上記スイッチ部を、上記
ＣＰＵからの要求信号により上記アナログ信号出力系を
動作状態にするよう自動的に切り替える構成とする。
め、本発明では、 （１）ＣＰＵに対しデジタル信号を入出力するアナログ
／デジタル変換部を備えたプログラマブルコントローラ
において、上記アナログ／デジタル変換部が、Ｄ／Ａコ
ンバータを該Ｄ／Ａコンバータの前段側に設けたスイッ
チ部で切替えてアナログ信号入力系とアナログ信号出力
系とに共用する構成とする。 （２）上記（１）において、上記Ｄ／Ａコンバータが、
上記ＣＰＵからの要求信号があったときに上記アナログ
出力系を構成するようにする。 （３）ＣＰＵに対しデジタル信号を入出力するアナログ
／デジタル変換部を備えたプログラマブルコントローラ
において、上記アナログ／デジタル変換部が、Ｄ／Ａコ
ンバータを該Ｄ／Ａコンバータの前段側に設けたスイッ
チ部を介しアナログ信号入力系とアナログ信号出力系と
に共用する構成を有し、該アナログ信号入力系では、逐
次変換レジスタと上記Ｄ／Ａコンバータとコンパレータ
を用いてアナログ信号をデジタル信号に変換して上記Ｃ
ＰＵ側に出力し、上記アナログ信号出力系では、上記Ｃ
ＰＵからのデジタル信号を該Ｄ／Ａコンバータによりア
ナログ信号に変換し負荷側に出力するようにした構成と
する。 （４）上記（３）において、上記スイッチ部を、上記Ｃ
ＰＵからの要求信号により上記アナログ信号出力系を動
作状態にするよう自動的に切り替える構成とする。 （５）上記（３）において、上記逐次変換レジスタを、
最上位ビットから順にデジタル信号に変換する構成とす
る。 （６）上記（３）において、上記アナログ信号入力系
を、上記コンパレータにおいて上記Ｄ／Ａコンバータか
らの出力信号のレベルと外部入力信号の基準レベルとを
比較してデジタル信号を形成する構成とする。 （７）ＣＰＵに対しデジタル信号を入出力するアナログ
入出力モジュールを、Ｄ／Ａコンバータを該Ｄ／Ａコン
バータの前段側に設けたスイッチ部で切替えてアナログ
信号入力系とアナログ信号出力系とに共用するアナログ
／デジタル変換部を有する構成とする。 （８）上記（７）において、上記Ｄ／Ａコンバータを、
上記ＣＰＵからの要求信号があったときに上記アナログ
出力系を構成するようにする。 （９）ＣＰＵに対しデジタル信号を入出力するアナログ
／デジタル変換部を備えるアナログ入出力モジュールで
あって、上記アナログ／デジタル変換部が、Ｄ／Ａコン
バータを該Ｄ／Ａコンバータの前段側に設けたスイッチ
部を介しアナログ信号入力系とアナログ信号出力系とに
共用する構成を有し、該アナログ信号入力系では、逐次
変換レジスタと上記Ｄ／Ａコンバータとコンパレータを
用いてアナログ信号をデジタル信号に変換して上記ＣＰ
Ｕ側に出力し、上記アナログ信号出力系では、上記ＣＰ
Ｕからのデジタル信号を該Ｄ／Ａコンバータによりアナ
ログ信号に変換し負荷側に出力するようにした構成とす
る。 （１０）上記（９）において、上記スイッチ部を、上記
ＣＰＵからの要求信号により上記アナログ信号出力系を
動作状態にするよう自動的に切り替える構成とする。
【０００５】
【発明の実施の形態】以下、図面に基づき本発明の実施
例を説明する。図２は本発明の一実施例であって、アナ
ログ信号入力回路とアナログ信号出力回路を有するモジ
ュールの構成例を示す。図２において、アナログ信号入
力系で、２５は入力信号選択スイッチ、２１はコンパレ
ータ、２２は逐次変換レジスタ、また、アナログ信号出
力系で、１３はＤ／Ａコンバータ、１８はアナログスイ
ッチ、１９はレベル保持回路である。さらに、２３は切
替えスイッチである。コンパレータ２１、逐次変換レジ
スタ２２、クロック発振回路２６、及び１３はＤ／Ａコ
ンバータでアナログ／デジタル変換ブロック２０を形成
している。切替えスイッチ２３はＣＰＵ側からの信号に
より切替え動作を行う。該切替えスイッチ２３がＤ／Ａ
コンバータ１３を逐次変換レジスタ２２側に接続してい
るとき（図２に示す状態の場合）、逐次変換レジスタ２
２からの信号が、上記Ｄ／Ａコンバータ１３を経てコン
パレータ２１に入力されてアナログ信号がデジタル信号
に変換され、フォトカプラ７及びＣＰＵインターフェイ
ス用バッファ回路９を介してＣＰＵ側に出力される。上
記Ｄ／Ａコンバータ１３では上記逐次変換レジスタ２２
のデータをアナログ信号に変換する。上記コンパレータ
２１では、該Ｄ／Ａコンバータ１３より出力されたアナ
ログ信号と外部からのアナログ入力信号とのレベル比較
を行う。また、Ｄ／Ａコンバータ１３の前段側に設けら
れた切替えスイッチ２３が、該Ｄ／Ａコンバータ１３を
アナログ信号出力系のフォトカプラ７側に接続している
ときは、上記アナログ信号出力系では、上記ＣＰＵ側か
らのデジタル信号を該Ｄ／Ａコンバータ１３によりアナ
ログ信号に変換し、レベル変換回路１４でレベル変換
し、アナログスイッチ１８、及びレベル保持回路１９を
介して負荷１５側に出力する。該アナログスイッチ１８
では、ＣＰＵ出力指定されるチャンネルのスイッチがオ
ン状態にされる。また、該レベル保持回路１９ではＣＰ
Ｕ側から送られてくるデータ１１を書き込み、これを保
持した形でアナログ出力する。
例を説明する。図２は本発明の一実施例であって、アナ
ログ信号入力回路とアナログ信号出力回路を有するモジ
ュールの構成例を示す。図２において、アナログ信号入
力系で、２５は入力信号選択スイッチ、２１はコンパレ
ータ、２２は逐次変換レジスタ、また、アナログ信号出
力系で、１３はＤ／Ａコンバータ、１８はアナログスイ
ッチ、１９はレベル保持回路である。さらに、２３は切
替えスイッチである。コンパレータ２１、逐次変換レジ
スタ２２、クロック発振回路２６、及び１３はＤ／Ａコ
ンバータでアナログ／デジタル変換ブロック２０を形成
している。切替えスイッチ２３はＣＰＵ側からの信号に
より切替え動作を行う。該切替えスイッチ２３がＤ／Ａ
コンバータ１３を逐次変換レジスタ２２側に接続してい
るとき（図２に示す状態の場合）、逐次変換レジスタ２
２からの信号が、上記Ｄ／Ａコンバータ１３を経てコン
パレータ２１に入力されてアナログ信号がデジタル信号
に変換され、フォトカプラ７及びＣＰＵインターフェイ
ス用バッファ回路９を介してＣＰＵ側に出力される。上
記Ｄ／Ａコンバータ１３では上記逐次変換レジスタ２２
のデータをアナログ信号に変換する。上記コンパレータ
２１では、該Ｄ／Ａコンバータ１３より出力されたアナ
ログ信号と外部からのアナログ入力信号とのレベル比較
を行う。また、Ｄ／Ａコンバータ１３の前段側に設けら
れた切替えスイッチ２３が、該Ｄ／Ａコンバータ１３を
アナログ信号出力系のフォトカプラ７側に接続している
ときは、上記アナログ信号出力系では、上記ＣＰＵ側か
らのデジタル信号を該Ｄ／Ａコンバータ１３によりアナ
ログ信号に変換し、レベル変換回路１４でレベル変換
し、アナログスイッチ１８、及びレベル保持回路１９を
介して負荷１５側に出力する。該アナログスイッチ１８
では、ＣＰＵ出力指定されるチャンネルのスイッチがオ
ン状態にされる。また、該レベル保持回路１９ではＣＰ
Ｕ側から送られてくるデータ１１を書き込み、これを保
持した形でアナログ出力する。
【０００６】以上のように、上記Ｄ／Ａコンバータ１３
は、アナログ信号入力要素またはアナログ信号出力要素
に切り替わってＤ／Ａ変換動作を行う。つまり、該Ｄ／
Ａコンバータ１３は、アナログ信号入力系とアナログ信
号出力系とに共用される。該Ｄ／Ａコンバータ１３のこ
の２つの動作の切り替えは該該Ｄ／Ａコンバータ１３の
前段側に設けたスイッチ２３の切り替えと同期して行わ
れる。また、Ａ／Ｄ変換には、比較的長い時間が必要で
あるのに対し、Ｄ／Ａ変換には半導体自体の遅れ時間が
かかる程度であって、Ａ／Ｄ変換に比べ極めて短い時間
しか要しない。Ｄ／Ａコンバータ１３は通常は、変換時
間を必要とするアナログ入力動作モードとして働いてお
り、ＣＰＵから出力要求（データ書き込み）があった時
点でアナログ出力動作に自動的に割り込んで切り替わ
り、出力指定のレベル保持回路１９に書き込んだ後、ア
ナログ入力動作に戻り、割り込んだ状態から継続動作す
る。この割り込んだアナログ出力動作は短時間で完了す
るため、アナログ入力動作の遅れに対しては影響しな
い。
は、アナログ信号入力要素またはアナログ信号出力要素
に切り替わってＤ／Ａ変換動作を行う。つまり、該Ｄ／
Ａコンバータ１３は、アナログ信号入力系とアナログ信
号出力系とに共用される。該Ｄ／Ａコンバータ１３のこ
の２つの動作の切り替えは該該Ｄ／Ａコンバータ１３の
前段側に設けたスイッチ２３の切り替えと同期して行わ
れる。また、Ａ／Ｄ変換には、比較的長い時間が必要で
あるのに対し、Ｄ／Ａ変換には半導体自体の遅れ時間が
かかる程度であって、Ａ／Ｄ変換に比べ極めて短い時間
しか要しない。Ｄ／Ａコンバータ１３は通常は、変換時
間を必要とするアナログ入力動作モードとして働いてお
り、ＣＰＵから出力要求（データ書き込み）があった時
点でアナログ出力動作に自動的に割り込んで切り替わ
り、出力指定のレベル保持回路１９に書き込んだ後、ア
ナログ入力動作に戻り、割り込んだ状態から継続動作す
る。この割り込んだアナログ出力動作は短時間で完了す
るため、アナログ入力動作の遅れに対しては影響しな
い。
【０００７】図３は、上記逐次変換レジスタ２２からの
信号が上記Ｄ／Ａコンバータ１３を経てコンパレータ２
１に入力されアナログ信号がデジタル信号に変換される
Ａ／Ｄ変換方式、いわゆる逐次変換方式について説明す
るタイミングチャートである。図３において、（ａ）は
上記Ｄ／Ａコンバータ１３から出力され上記コンパレー
タ２１に入力されるアナログ信号３３と該コンパレータ
２１に外部から入力される外部入力信号３２のレベル特
性例を示し、（ｂ）は該コンパレータ２１で該アナログ
信号３３が該外部入力信号３２と比較された結果、出力
として得られるデジタル信号のレベル特性を示す。変換
スタート時点３５で、最初に最上位ビット（変換後のデ
ジタル信号の最上位のビット）を「１」としたレベル３
３を、上記逐次変換レジスタ２２、上記Ｄ／Ａコンバー
タ１３、上記コンパレータ２１の順で処理し、該コンパ
レータ２１で外部入力信号３２と比較すると、３２＜３
３となるため、該コンパレータ２１の出力は「０」とな
る。次に、その下のビット「１」を同様に出力し、該コ
ンパレータ２１で上記と同様に比較すると、この場合は
３２＞３３となるため、該コンパレータ２１の出力は
「１」となる。このように、順次最上位ビットから下位
ビットに向けビット毎にＤ／Ａ変換し、レベル比較しな
がら、上記コンパレータ２１での比較結果出力を並べて
いくと、変換されたデジタルデータとなる。
信号が上記Ｄ／Ａコンバータ１３を経てコンパレータ２
１に入力されアナログ信号がデジタル信号に変換される
Ａ／Ｄ変換方式、いわゆる逐次変換方式について説明す
るタイミングチャートである。図３において、（ａ）は
上記Ｄ／Ａコンバータ１３から出力され上記コンパレー
タ２１に入力されるアナログ信号３３と該コンパレータ
２１に外部から入力される外部入力信号３２のレベル特
性例を示し、（ｂ）は該コンパレータ２１で該アナログ
信号３３が該外部入力信号３２と比較された結果、出力
として得られるデジタル信号のレベル特性を示す。変換
スタート時点３５で、最初に最上位ビット（変換後のデ
ジタル信号の最上位のビット）を「１」としたレベル３
３を、上記逐次変換レジスタ２２、上記Ｄ／Ａコンバー
タ１３、上記コンパレータ２１の順で処理し、該コンパ
レータ２１で外部入力信号３２と比較すると、３２＜３
３となるため、該コンパレータ２１の出力は「０」とな
る。次に、その下のビット「１」を同様に出力し、該コ
ンパレータ２１で上記と同様に比較すると、この場合は
３２＞３３となるため、該コンパレータ２１の出力は
「１」となる。このように、順次最上位ビットから下位
ビットに向けビット毎にＤ／Ａ変換し、レベル比較しな
がら、上記コンパレータ２１での比較結果出力を並べて
いくと、変換されたデジタルデータとなる。
【０００８】図４は、アナログ入力動作中に割込み動作
を行う場合の説明図である。図４において、２０は逐次
変換方式のＡ／Ｄ変換ブロック、４０は発振器、４１は
分周用ＩＣ、４２はゲートＩＣ、４７はＤ／Ａコンバー
タ入力を切り替えるスイッチ回路である。ＣＰＵからア
ナログ出力用データが書き込まれると、アナログ出力す
るまでに必要な時間幅の「１」パルスが２４に送られて
来る。すなわち「１」の間は、アナログ出力モードとな
り、Ｄ／Ａコンバータ１３の入力データはスイッチ回路
４７により、ＣＰＵモジュールの書き込みデータを選択
すると同時に、アナログ入力回路の逐次変換レジスタ２
２へのクロックをゲートＩＣ４２で停止させ、Ａ／Ｄ変
換動作をこの間ホールドしながら待機状態とする。アナ
ログ出力動作が完了し、ＣＰＵ書き込み信号２４が
「１」から「０」に戻ると、Ｄ／Ａコンバータ１３の入
力データはアナログ入力回路の逐次変換レジスタ２２か
らのデータを選択し、アナログ入力動作モードとなり、
待機状態から次の動作へとアナログ入力変換動作を継続
する上記実施例によれば、実装スペース削減に小形化と
低コスト化とを実現できる。
を行う場合の説明図である。図４において、２０は逐次
変換方式のＡ／Ｄ変換ブロック、４０は発振器、４１は
分周用ＩＣ、４２はゲートＩＣ、４７はＤ／Ａコンバー
タ入力を切り替えるスイッチ回路である。ＣＰＵからア
ナログ出力用データが書き込まれると、アナログ出力す
るまでに必要な時間幅の「１」パルスが２４に送られて
来る。すなわち「１」の間は、アナログ出力モードとな
り、Ｄ／Ａコンバータ１３の入力データはスイッチ回路
４７により、ＣＰＵモジュールの書き込みデータを選択
すると同時に、アナログ入力回路の逐次変換レジスタ２
２へのクロックをゲートＩＣ４２で停止させ、Ａ／Ｄ変
換動作をこの間ホールドしながら待機状態とする。アナ
ログ出力動作が完了し、ＣＰＵ書き込み信号２４が
「１」から「０」に戻ると、Ｄ／Ａコンバータ１３の入
力データはアナログ入力回路の逐次変換レジスタ２２か
らのデータを選択し、アナログ入力動作モードとなり、
待機状態から次の動作へとアナログ入力変換動作を継続
する上記実施例によれば、実装スペース削減に小形化と
低コスト化とを実現できる。
【０００９】
【発明の効果】本発明によれば、小形で低コストのプロ
グラマブルコントローラ及びアナログ入出力モジュール
を実現できる。
グラマブルコントローラ及びアナログ入出力モジュール
を実現できる。
【図１】従来技術の構成例である。
【図２】本発明の実施例である。
【図３】逐次変換方式のタイミングチャートである。
【図４】本発明の実施例における割込み動作の説明図で
ある。
ある。
１…電源モジュール、 ２…ＣＰＵモジュール、 ３…
アナログ入出力モジュール、 ４…Ｉ／Ｏモジュール、
５…端子台、 ６…Ａ／Ｄ変換ＩＣ、 ７…フォトカ
プラ、 ９…ＣＰＵインターフェイス用バッファ回路、
１０…ＣＰＵ読み取りデータ、 １１…ＣＰＵ書き込
みデータ、 １２…データ保持回路、１３…Ｄ／Ａコン
バータ、 １４…レベル変換回路、 １５…負荷、 １
６…電流出力機器、 １７…電圧出力機器、 １８…ア
ナログスイッチ、 １９…レベル保持回路、 ２０…ア
ナログ／デジタル変換ブロック、 ２１…コンパレー
タ、 ２２…逐次変換レジスタ、 ２３…切替えスイッ
チ、 ２６…クロック発信回路、 ３２…外部アナログ
入力信号レベル、 ３３…Ｄ／Ａコンバータ出力レベ
ル、 ４０…発振器、 ４７…スイッチ回路。
アナログ入出力モジュール、 ４…Ｉ／Ｏモジュール、
５…端子台、 ６…Ａ／Ｄ変換ＩＣ、 ７…フォトカ
プラ、 ９…ＣＰＵインターフェイス用バッファ回路、
１０…ＣＰＵ読み取りデータ、 １１…ＣＰＵ書き込
みデータ、 １２…データ保持回路、１３…Ｄ／Ａコン
バータ、 １４…レベル変換回路、 １５…負荷、 １
６…電流出力機器、 １７…電圧出力機器、 １８…ア
ナログスイッチ、 １９…レベル保持回路、 ２０…ア
ナログ／デジタル変換ブロック、 ２１…コンパレー
タ、 ２２…逐次変換レジスタ、 ２３…切替えスイッ
チ、 ２６…クロック発信回路、 ３２…外部アナログ
入力信号レベル、 ３３…Ｄ／Ａコンバータ出力レベ
ル、 ４０…発振器、 ４７…スイッチ回路。
Claims (10)
- 【請求項１】ＣＰＵに対しデジタル信号を入出力するア
ナログ／デジタル変換部を備えたプログラマブルコント
ローラにおいて、 上記アナログ／デジタル変換部が、Ｄ／Ａコンバータを
該Ｄ／Ａコンバータの前段側に設けたスイッチ部で切替
えてアナログ信号入力系とアナログ信号出力系とに共用
するようにした構成であることを特徴とするプログラマ
ブルコントローラ。 - 【請求項２】上記Ｄ／Ａコンバータは、上記ＣＰＵから
の要求信号があったときに上記アナログ出力系を構成す
る請求項１に記載のプログラマブルコントローラ。 - 【請求項３】ＣＰＵに対しデジタル信号を入出力するア
ナログ／デジタル変換部を備えたプログラマブルコント
ローラにおいて、 上記アナログ／デジタル変換部が、Ｄ／Ａコンバータを
該Ｄ／Ａコンバータの前段側に設けたスイッチ部を介し
アナログ信号入力系とアナログ信号出力系とに共用する
構成を有し、該アナログ信号入力系では、逐次変換レジ
スタと上記Ｄ／Ａコンバータとコンパレータを用いてア
ナログ信号をデジタル信号に変換して上記ＣＰＵ側に出
力し、上記アナログ信号出力系では、上記ＣＰＵからの
デジタル信号を該Ｄ／Ａコンバータによりアナログ信号
に変換し負荷側に出力するようにしたことを特徴とする
プログラマブルコントローラ。 - 【請求項４】上記スイッチ部は、上記ＣＰＵからの要求
信号により上記アナログ信号出力系を動作状態にするよ
う自動的に切り替える構成である請求項３に記載のプロ
グラマブルコントローラ。 - 【請求項５】上記逐次変換レジスタは、最上位ビットか
ら順にデジタル信号に変換する構成である請求項３に記
載のプログラマブルコントローラ。 - 【請求項６】上記アナログ信号入力系は、上記コンパレ
ータにおいて上記Ｄ／Ａコンバータからの出力信号のレ
ベルと外部入力信号の基準レベルとを比較してデジタル
信号を形成する構成である請求項３に記載のプログラマ
ブルコントローラ。 - 【請求項７】ＣＰＵに対しデジタル信号を入出力するア
ナログ入出力モジュールであって、 Ｄ／Ａコンバータを該Ｄ／Ａコンバータの前段側に設け
たスイッチ部で切替えてアナログ信号入力系とアナログ
信号出力系とに共用するアナログ／デジタル変換部を有
することを特徴とするアナログ入出力モジュール。 - 【請求項８】上記Ｄ／Ａコンバータは、上記ＣＰＵから
の要求信号があったときに上記アナログ出力系を構成す
る請求項７に記載のアナログ入出力モジュール。 - 【請求項９】ＣＰＵに対しデジタル信号を入出力するア
ナログ／デジタル変換部を備えるアナログ入出力モジュ
ールであって、 上記アナログ／デジタル変換部が、Ｄ／Ａコンバータを
該Ｄ／Ａコンバータの前段側に設けたスイッチ部を介し
アナログ信号入力系とアナログ信号出力系とに共用する
構成を有し、該アナログ信号入力系では、逐次変換レジ
スタと上記Ｄ／Ａコンバータとコンパレータを用いてア
ナログ信号をデジタル信号に変換して上記ＣＰＵ側に出
力し、上記アナログ信号出力系では、上記ＣＰＵからの
デジタル信号を該Ｄ／Ａコンバータによりアナログ信号
に変換し負荷側に出力するようにしたことを特徴とする
アナログ入出力モジュール。 - 【請求項１０】上記スイッチ部は、上記ＣＰＵからの要
求信号により上記アナログ信号出力系を動作状態にする
よう自動的に切り替える構成である請求項９に記載のア
ナログ入出力モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000285544A JP2002100990A (ja) | 2000-09-20 | 2000-09-20 | プログラマブルコントローラ及びアナログ入出力モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000285544A JP2002100990A (ja) | 2000-09-20 | 2000-09-20 | プログラマブルコントローラ及びアナログ入出力モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002100990A true JP2002100990A (ja) | 2002-04-05 |
Family
ID=18769596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000285544A Pending JP2002100990A (ja) | 2000-09-20 | 2000-09-20 | プログラマブルコントローラ及びアナログ入出力モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002100990A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012037998A (ja) * | 2010-08-05 | 2012-02-23 | Yokogawa Electric Corp | 入出力モジュール |
| US9869988B2 (en) | 2014-03-07 | 2018-01-16 | Mitsubishi Electric Corporation | Programmable controller system for performing analog-to-digital conversion based on an adjustable conversion characteristic table |
| US11824343B2 (en) | 2020-11-20 | 2023-11-21 | Denso Wave Incorporated | Output module of industrial control apparatus |
-
2000
- 2000-09-20 JP JP2000285544A patent/JP2002100990A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012037998A (ja) * | 2010-08-05 | 2012-02-23 | Yokogawa Electric Corp | 入出力モジュール |
| US9869988B2 (en) | 2014-03-07 | 2018-01-16 | Mitsubishi Electric Corporation | Programmable controller system for performing analog-to-digital conversion based on an adjustable conversion characteristic table |
| US11824343B2 (en) | 2020-11-20 | 2023-11-21 | Denso Wave Incorporated | Output module of industrial control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6839014B2 (en) | One-chip microcomputer with analog-to-digital converter | |
| US6438060B1 (en) | Method of reducing standby current during power down mode | |
| US20020022958A1 (en) | Low power audio processor | |
| GB2373351A (en) | Logic circuit module having power consumption control interface | |
| US20020008654A1 (en) | A/D converter | |
| JP2002100990A (ja) | プログラマブルコントローラ及びアナログ入出力モジュール | |
| CN111813179A (zh) | 模数转换器的控制方法及控制芯片 | |
| US20020091961A1 (en) | Microcomputer capable of preventing misidentification of remote control signal due to noise | |
| KR100825816B1 (ko) | 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법 | |
| JP2004199115A (ja) | 半導体集積回路 | |
| KR0183655B1 (ko) | 에이/디 변환 데이터 처리 회로 | |
| JPH0342757B2 (ja) | ||
| US20030065834A1 (en) | Buffer controlling system and buffer controllable memory | |
| JP2001339852A (ja) | 電源投入切断シーケンス回路方式 | |
| KR100295643B1 (ko) | 자동파워-다운기능을갖는아날로그/디지탈변환회로 | |
| JP2002300035A (ja) | Ａ／ｄインタフェース回路 | |
| JPH11112310A (ja) | 接点入力信号処理装置 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| JPH05101008A (ja) | ワンチツプマイクロコンピユータ | |
| JP2001308706A (ja) | Ａ／ｄコンバータ | |
| JPH0856345A (ja) | 同一データ多報装置 | |
| JPH0758638A (ja) | Ａ／ｄ変換装置 | |
| JPH1141315A (ja) | シリアルデータ転送装置 | |
| JP2002108806A (ja) | 半導体装置 | |
| JPH05101006A (ja) | シリアル通信回路 |