JP6710497B2 - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP6710497B2 JP6710497B2 JP2015031916A JP2015031916A JP6710497B2 JP 6710497 B2 JP6710497 B2 JP 6710497B2 JP 2015031916 A JP2015031916 A JP 2015031916A JP 2015031916 A JP2015031916 A JP 2015031916A JP 6710497 B2 JP6710497 B2 JP 6710497B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage value
- input signal
- converter
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
DDa:[00000]
DDb:[00101]
DDc:[01010]
DDd:[01111]
のような5ビットのデータとなる。
20 領域判定部
30 減算回路
40 A/D変換器
60 セレクタ
Claims (7)
- アナログ電圧値を有する信号をN(Nは2以上の整数)ビットのデジタルデータ片に変換するA/D変換器と、
前記A/D変換器の入力レンジの複数倍の大きさの電圧値を有する入力信号をも受け入れ、基準電圧から前記入力信号の電圧値を減算して得た電圧値を有するレベルシフト入力信号を生成し、前記レベルシフト入力信号を前記A/D変換器に供給する減算回路と、
前記入力信号の電圧値として取り得る電圧範囲を夫々の幅が前記入力レンジ内になるように分割した複数の電圧領域のうちで、前記入力信号の電圧値を含む電圧領域における最大の電圧値を前記基準電圧として生成する基準電圧生成部と、
前記複数の電圧領域各々内での最小の電圧値を夫々Nビットで表す複数のデータ片のうちから、前記入力信号の電圧値を含む電圧領域に対応したデータ片を選択しこれをシフトデータ片として出力する出力セレクタと、
前記A/D変換器から出力された前記デジタルデータ片と前記シフトデータ片とを加算したものを出力する加算器と、を有することを特徴とするA/D変換装置。 - 前記基準電圧生成部は、
前記入力信号の電圧値が前記複数の電圧領域のうちのいずれの電圧領域内にあるのかを判定する領域判定部と、
前記複数の電圧領域の各々での最大の電圧値のうちから、前記領域判定部において判定された前記電圧領域に対応した電圧値を選択し当該選択した電圧値を有する前記基準電圧を前記減算回路に供給するセレクタと、を有することを特徴とする請求項1に記載のA/D変換装置。 - アナログ電圧値を有する信号をN(Nは2以上の整数)ビットのデジタルデータ片に変換するA/D変換器と、
前記A/D変換器の入力レンジの複数倍の大きさの電圧値を夫々が有する第1〜第n(nは2以上の整数)の入力信号を受け入れ、前記第1〜第nの入力信号を順次択一的に選択し、前記選択した入力信号を出力ラインを介して出力する第1のセレクタと、
前記第1のセレクタから出力された前記入力信号の電圧値を基準電圧から減算して得た電圧値を有するレベルシフト入力信号を生成し、前記レベルシフト入力信号を前記A/D変換器に供給する減算回路と、
前記入力信号の電圧値として取り得る電圧範囲を夫々の幅が前記入力レンジ内になるように分割した複数の電圧領域のうちで、前記入力信号の電圧値を含む電圧領域における最大の電圧値を前記基準電圧として生成する基準電圧生成部と、
前記複数の電圧領域各々内での最小の電圧値を夫々Nビットで表す複数のデータ片のうちから、前記入力信号の電圧値を含む電圧領域に対応したデータ片を選択しこれをシフトデータ片として出力する出力セレクタと、
前記A/D変換器から出力された前記デジタルデータ片と前記シフトデータ片とを加算したものを出力する加算器と、を有することを特徴とするA/D変換装置。 - 前記基準電圧生成部は、
前記入力信号の電圧値が前記複数の電圧領域のうちのいずれの電圧領域内にあるのかを判定する領域判定部と、
前記複数の電圧領域の各々での最大の電圧値のうちから、前記領域判定部において判定された前記電圧領域に対応した電圧値を選択し当該選択した電圧値を有する前記基準電圧を前記減算回路に供給する第2のセレクタと、を有することを特徴とする請求項3に記載のA/D変換装置。 - 前記A/D変換器は、前記第1のセレクタによる前記第1〜第nの入力信号の切替周期と同一周期のA/D変換タイミングで前記レベルシフト入力信号の電圧値をディジタル値に変換することを特徴とする請求項3又は4に記載のA/D変換装置。
- 前記第1のセレクタは、前記第1〜第nの入力信号を択一的に前記出力ラインに印加するMOS(metal-oxide semiconductor)型のトランスミッションゲートを有し、
前記第1のセレクタによる前記第1〜第nの入力信号の切替時点から前記A/D変換タイミングまでの期間よりも、前記切替時点で発生するリンギングの収束期間が短くなるように、前記トランスミッションゲートのゲート長が設定されていることを特徴とする請求項5に記載のA/D変換装置。 - 前記第1〜第nの入力信号は夫々第1〜第nの抵抗を介して前記第1のセレクタに供給されることを特徴とする請求項3又は4に記載のA/D変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015031916A JP6710497B2 (ja) | 2015-02-20 | 2015-02-20 | A/d変換装置 |
US15/048,992 US9602124B2 (en) | 2015-02-20 | 2016-02-19 | A/D conversion device having level shifter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015031916A JP6710497B2 (ja) | 2015-02-20 | 2015-02-20 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016154301A JP2016154301A (ja) | 2016-08-25 |
JP6710497B2 true JP6710497B2 (ja) | 2020-06-17 |
Family
ID=56693866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015031916A Active JP6710497B2 (ja) | 2015-02-20 | 2015-02-20 | A/d変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9602124B2 (ja) |
JP (1) | JP6710497B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018050218A (ja) * | 2016-09-23 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US12072357B1 (en) | 2018-06-28 | 2024-08-27 | Amazon Technologies, Inc. | Plug-in energy sensor with load injection and monitoring |
US12062911B1 (en) | 2020-09-29 | 2024-08-13 | Amazon Technologies, Inc. | Device detection and device operation sensor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0983365A (ja) | 1995-09-18 | 1997-03-28 | Matsushita Electric Ind Co Ltd | A/d変換装置 |
JPH10285033A (ja) * | 1997-04-03 | 1998-10-23 | Nec Eng Ltd | A/d変換装置 |
EP0892493A1 (en) * | 1997-07-18 | 1999-01-20 | STMicroelectronics S.r.l. | Amplitude and phase demodulator circuit for signals with very low modulation index |
TWI226606B (en) * | 2002-03-13 | 2005-01-11 | Via Tech Inc | Method for detecting AC signal and method for detecting DC level of AC signal |
US7209069B2 (en) * | 2005-04-13 | 2007-04-24 | Sigmatel, Inc. | Successive approximation analog-to-digital converter with current steered digital-to-analog converter |
JP4892437B2 (ja) * | 2007-08-29 | 2012-03-07 | パナソニック株式会社 | A/d変換装置 |
US8022853B2 (en) * | 2009-11-04 | 2011-09-20 | Renesas Electronics America, Inc. | Transparent multiplexing of analog-to-digital converters |
US8018251B1 (en) * | 2010-06-01 | 2011-09-13 | Pmc-Sierra, Inc. | Input/output interfacing with low power |
-
2015
- 2015-02-20 JP JP2015031916A patent/JP6710497B2/ja active Active
-
2016
- 2016-02-19 US US15/048,992 patent/US9602124B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016154301A (ja) | 2016-08-25 |
US9602124B2 (en) | 2017-03-21 |
US20160248436A1 (en) | 2016-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8421664B2 (en) | Analog-to-digital converter | |
JP2007104475A (ja) | A/d変換方法及び装置 | |
US7633329B2 (en) | Single signal-to-differential signal converter and converting method | |
US7248197B2 (en) | A/D converter that is implemented using only digital circuit components and digital signal processing | |
JP2008124726A (ja) | ランプ波発生回路およびadコンバータ | |
JP6710497B2 (ja) | A/d変換装置 | |
CN103001643A (zh) | 用于连续时间σ-δ调制器的过度回路延迟补偿 | |
US8456343B2 (en) | Switched capacitor type D/A converter | |
JPWO2006134837A1 (ja) | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス | |
JP6746546B2 (ja) | アナログ/デジタル変換回路及び無線通信機 | |
JP4897365B2 (ja) | レギュレータ | |
JP2005217870A (ja) | A/d変換装置 | |
JP2009246752A (ja) | パイプラインa/d変換器 | |
JPWO2018055666A1 (ja) | インターフェース回路 | |
US6577260B2 (en) | Digital/analogy converter for reducing glitch | |
JP2007227990A (ja) | タイミング生成回路及びそれを用いたデジタル/アナログ変換器 | |
JP2018182561A (ja) | 数値化装置 | |
JP2005295315A (ja) | 逐次比較型a/d変換器およびコンパレータ | |
JP4625739B2 (ja) | 抵抗分圧型ディジタル/アナログ変換回路 | |
JP4625829B2 (ja) | オフセット補償回路 | |
JP6960259B2 (ja) | 撮像装置およびその駆動方法 | |
JP6724515B2 (ja) | Ad変換装置 | |
WO2011104797A1 (ja) | A/d変換器 | |
US9000964B2 (en) | Circuit and method for signal conversion | |
JP5655043B2 (ja) | レベルシフト回路及びそれを用いたデジタル−アナログ変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6710497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |