JP4625829B2 - オフセット補償回路 - Google Patents
オフセット補償回路 Download PDFInfo
- Publication number
- JP4625829B2 JP4625829B2 JP2007154507A JP2007154507A JP4625829B2 JP 4625829 B2 JP4625829 B2 JP 4625829B2 JP 2007154507 A JP2007154507 A JP 2007154507A JP 2007154507 A JP2007154507 A JP 2007154507A JP 4625829 B2 JP4625829 B2 JP 4625829B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- output
- signal
- digital
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
MN1〜MN4…NMOSトランジスタ、
SW1,SW2…スイッチ素子、
C1〜C9…容量素子、
11,14〜20…オペアンプ、
R1〜R9,R11〜R13,R21〜R27,RA10a〜RA17a,RA10b〜RA17b,RA10c〜RA17c,RA1d…抵抗素子、
INV0a,INV0b〜INV7a,INV7b…インバータ、
RV…可変抵抗素子、
12…基準電圧生成回路、
13…オフセット検出段、
21,32…アナログ信号処理回路、
22…アナログ出力バッファ、
23…アナログ加算器、
24,24’,33…A/D変換器、
25…D/A変換器、
25’…R−2RタイプのD/A変換器、
26…アナログ減衰器、
29…スイッチ、
30…レジスタ、
31…アナログ減算器、
34…アナログ補償レジスタ、
35…デジタル補償レジスタ、
36…デジタル信号処理回路。
Claims (4)
- アナログ信号処理回路における反転極性のアナログ出力バッファのDC出力オフセットレベルをデジタル信号に変換するアナログ/デジタル変換器と、
上記アナログ/デジタル変換器から出力されるデジタル信号が入力され、オフセット補償を行うためのデジタルデータを保持するレジスタと、
上記レジスタを介して上記アナログ/デジタル変換器から出力されるデジタル信号が入力され、このデジタル信号をアナログ信号に変換するデジタル/アナログ変換器と、
上記デジタル/アナログ変換器から出力されるアナログ信号が入力され、その振幅レベルを減衰させる減衰器と、
上記減衰器の出力信号と上記アナログ信号処理回路の出力信号が入力され、これらの信号を加算して、上記反転極性のアナログ出力バッファの入力信号として供給するアナログ加算器と、
上記アナログ加算器の出力信号と内部回路からの信号とを切り替えて上記アナログ/デジタル変換器に供給するスイッチとを具備し、
上記デジタル/アナログ変換器はR−2Rタイプであり、上記減衰器は、上記R−2Rタイプのデジタル/アナログ変換器の出力端子と基準電圧源との間に接続された第1の抵抗素子を備え、上記R−2Rタイプのデジタル/アナログ変換器の出力端子が上記アナログ加算器の一方の入力端子に接続される事を特徴とするオフセット補償回路。 - 前記アナログ加算器及び前記反転極性のアナログ出力バッファは、正転入力端子が基準電圧源に接続されたオペアンプと、このオペアンプの反転入力端子と前記アナログ信号処理回路の出力端子との間に接続された第2の抵抗素子と、上記オペアンプの反転入力端子と前記減衰器の出力端子との間に接続された第3の抵抗素子と、上記オペアンプの反転入力端子と当該オペアンプの出力端子との間に接続された第4の抵抗素子とを備える事を特徴とする請求項1に記載のオフセット補償回路。
- アナログ信号処理回路における正転極性のアナログ出力バッファのDC出力オフセットレベルをデジタル信号に変換するアナログ/デジタル変換器と、
上記アナログ/デジタル変換器から出力されるデジタル信号が入力され、オフセット補償を行うためのデジタルデータを保持するレジスタと、
上記レジスタを介して上記アナログ/デジタル変換器から出力されるデジタル信号が入力され、このデジタル信号をアナログ信号に変換するデジタル/アナログ変換器と、
上記デジタル/アナログ変換器から出力されるアナログ信号が入力され、その振幅レベルを減衰させる減衰器と、
上記減衰器の出力信号と上記アナログ信号処理回路の出力信号が入力され、上記アナログ信号処理回路の出力信号から上記減衰器の出力信号を減算して、上記正転極性のアナログ出力バッファの入力信号として供給するアナログ減算器と、
上記アナログ減算器の出力信号と内部回路からの信号とを切り替えて上記アナログ/デジタル変換器に供給するスイッチとを具備し、
上記デジタル/アナログ変換器はR−2Rタイプであり、上記減衰器は、上記R−2Rタイプのデジタル/アナログ変換器の出力端子と基準電圧源との間に接続された第1の抵抗素子を備え、上記R−2Rタイプのデジタル/アナログ変換器の出力端子が上記アナログ減算器の一方の入力端子に接続される事を特徴とするオフセット補償回路。 - 前記アナログ減算器は、第1のオペアンプと、この第1のオペアンプの正転入力端子と基準電圧源間に接続された第2の抵抗素子と、上記第1のオペアンプの正転入力端子と前記減衰器の出力端子間に接続された第3の抵抗素子と、上記第1のオペアンプの反転入力端子と前記アナログ信号処理回路の出力端子との間に接続された第4の抵抗素子と、上記第1のオペアンプの反転入力端子と上記第1のオペアンプの出力端子との間に接続された第5の抵抗素子とを備え、
前記正転極性のアナログ出力バッファは、正転入力端子が基準電圧源に接続された第2のオペアンプと、この第2のオペアンプの反転入力端子とアナログ減算器の出力端子との間に接続された第6の抵抗素子と、上記第2のオペアンプの反転入力端子と上記第2のオペアンプの出力端子との間に接続された第7の抵抗素子とを備える事を特徴とする請求項3に記載のオフセット補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154507A JP4625829B2 (ja) | 2007-06-11 | 2007-06-11 | オフセット補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154507A JP4625829B2 (ja) | 2007-06-11 | 2007-06-11 | オフセット補償回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001076973A Division JP3987294B2 (ja) | 2001-03-16 | 2001-03-16 | オフセット補償回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007243994A JP2007243994A (ja) | 2007-09-20 |
JP4625829B2 true JP4625829B2 (ja) | 2011-02-02 |
Family
ID=38588973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007154507A Expired - Fee Related JP4625829B2 (ja) | 2007-06-11 | 2007-06-11 | オフセット補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4625829B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5251285B2 (ja) * | 2008-06-19 | 2013-07-31 | ミツミ電機株式会社 | 半導体集積回路装置及びオフセットキャンセル設定システム |
JP2016007337A (ja) * | 2014-06-24 | 2016-01-18 | ローム株式会社 | 脈波センサ |
JP7113646B2 (ja) * | 2018-04-03 | 2022-08-05 | アズビル株式会社 | 増幅器及び当該増幅器のオフセット調整方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555614U (ja) * | 1991-12-21 | 1993-07-23 | 株式会社共和電業 | 増幅回路のオートバランス調整装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62103310U (ja) * | 1985-12-19 | 1987-07-01 | ||
JPS63304470A (ja) * | 1987-06-04 | 1988-12-12 | Matsushita Electric Ind Co Ltd | ディジタル記録装置 |
JPH01185004A (ja) * | 1988-01-19 | 1989-07-24 | Fuji Facom Corp | 多段階オフセット補償方式 |
JP2969621B2 (ja) * | 1988-01-30 | 1999-11-02 | 日本電気株式会社 | 差動入力式a/dコンバータ |
US5459679A (en) * | 1994-07-18 | 1995-10-17 | Quantum Corporation | Real-time DC offset control and associated method |
JPH0918249A (ja) * | 1995-06-29 | 1997-01-17 | Anritsu Corp | オフセット電圧の自動補正装置 |
JP3037235B2 (ja) * | 1997-10-29 | 2000-04-24 | 群馬日本電気株式会社 | オフセットキャンセル方式及びオフセットキャンセル方法 |
-
2007
- 2007-06-11 JP JP2007154507A patent/JP4625829B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555614U (ja) * | 1991-12-21 | 1993-07-23 | 株式会社共和電業 | 増幅回路のオートバランス調整装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007243994A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3987294B2 (ja) | オフセット補償回路 | |
JP4720842B2 (ja) | パイプライン型a/d変換器 | |
US20060186928A1 (en) | Comparators capable of output offset calibration | |
US9160323B2 (en) | Differential amplifier and dual mode comparator using the same | |
JP4349445B2 (ja) | フラッシュ型ad変換器 | |
WO2011115888A2 (en) | Offset calibration and precision hysteresis for a rail-rail comparator with large dynamic range | |
JPH0595285A (ja) | 電圧比較器 | |
JP6576967B2 (ja) | コンパレータ、ad変換器、半導体集積回路および回転検出装置 | |
US20100045495A1 (en) | Switched capacitor circuit and pipeline a/d converter | |
JPH10256884A (ja) | 電圧比較器及びa/dコンバータ | |
US7312741B2 (en) | Analog-to-digital converter circuit and reference circuit | |
KR100459086B1 (ko) | 의사 차동 증폭회로 및 이를 사용한 아날로그-디지털 변환기 | |
JP4625829B2 (ja) | オフセット補償回路 | |
JP2010136039A (ja) | 信号増幅装置、及び磁気センサ装置 | |
WO2018055666A9 (ja) | インターフェース回路 | |
JP2011166278A (ja) | 差動増幅回路、2段増幅回路およびそれらを用いたa/d変換回路 | |
JP4819941B2 (ja) | アナログ信号処理装置 | |
EP3477855B1 (en) | Sensor arrangement | |
US8427354B2 (en) | Analog to digital converter and signal processing system | |
JP2004214712A (ja) | 増幅回路 | |
JP4944134B2 (ja) | ラッチ素子 | |
JP6710497B2 (ja) | A/d変換装置 | |
JPH07336169A (ja) | 増幅回路 | |
JP4453605B2 (ja) | バッファ回路 | |
US20210175880A1 (en) | Comparator circuit with low supply noise |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4625829 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |