JP7113646B2 - 増幅器及び当該増幅器のオフセット調整方法 - Google Patents

増幅器及び当該増幅器のオフセット調整方法 Download PDF

Info

Publication number
JP7113646B2
JP7113646B2 JP2018071703A JP2018071703A JP7113646B2 JP 7113646 B2 JP7113646 B2 JP 7113646B2 JP 2018071703 A JP2018071703 A JP 2018071703A JP 2018071703 A JP2018071703 A JP 2018071703A JP 7113646 B2 JP7113646 B2 JP 7113646B2
Authority
JP
Japan
Prior art keywords
voltage
offset
adjustment
amplifier
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018071703A
Other languages
English (en)
Other versions
JP2019186626A (ja
Inventor
弘人 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP2018071703A priority Critical patent/JP7113646B2/ja
Priority to PCT/JP2019/008906 priority patent/WO2019193909A1/ja
Publication of JP2019186626A publication Critical patent/JP2019186626A/ja
Application granted granted Critical
Publication of JP7113646B2 publication Critical patent/JP7113646B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

この発明は、入力された差動信号に含まれるオフセット電圧を調整する増幅器及び当該増幅器のオフセット調整方法に関する。
計装アンプ(増幅器)は、図7に示すように、ホイートストンブリッジ回路等のセンサ回路(トルクセンサ又は圧力センサ等)に接続され、センサ回路から入力された差動信号を増幅する増幅器である(例えば特許文献1参照)。計装アンプは、コモンモード成分を除去して信号成分のみを増幅するため、原理的にコモンモードが発生するホイートストンブリッジ回路等のセンサ回路への接続に適している。この計装アンプは、アンプ部及びシングルエンドアンプを備えている。
一方、トルクセンサは、スマートロボットの力制御に使用されるが、トルクセンサの組立又はスマートロボットの組立の際に生じる応力の影響を受ける。その結果、トルクセンサにより検出されるトルクが、実際のトルクより大きくなり、すなわちオフセットが大きくなる。
これに対し、センサ回路から入力された差動信号に含まれるオフセット電圧(オフセット成分)を計装アンプで調整する場合、図8に示すように、一般的に、シングルエンドアンプにオフセット調整回路を接続する方法が取られる。しかしながら、この場合、アンプ部で信号成分と共にオフセット成分も増幅されるため、計装アンプのゲインをあまり大きく取れないという課題がある。
この課題を解決するため、出願人は、特願2017-220926号において、アンプ部に接続され、入力されたオフセット調整信号によりオフセット電圧を調整するオフセット調整回路を備えた計装アンプを提案している。このオフセット調整回路により、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能な計装アンプが実現可能となる。なお、この計装アンプでは、シングルエンドアンプに代えてADC(アナログデジタルコンバータ)を用いている。
特開2017-130743号公報
上記のオフセット調整回路を有する計装アンプにおいて、DAC(デジタルアナログコンバータ)を用いてオフセット調整信号を生成する場合、オフセット調整信号は、ADCの出力から算出したオフセット電圧に基づいて設定される。
一方、アンプ部に入力されるオフセット電圧が大きい又はアンプ部のゲインが大きいことにより、アンプ部の出力電圧がADCの入力レンジ外となると、ADCの出力が飽和する。例えば、スマートロボットに用いられるトルクセンサでは、組立の際に生じる応力の影響によりオフセット電圧の変動が大きくなる場合があり、ADCの出力が飽和する場合がある。この状態では、計装アンプは、ADCの出力からオフセット電圧を正確に算出できず、適切なオフセット調整信号が生成できない。
この発明は、上記のような課題を解決するためになされたもので、アンプ部の出力電圧がADCの入力レンジ外であっても、オフセット電圧を調整可能な計装アンプを提供することを目的としている。
この発明に係る増幅器は、入力された差動信号を増幅するアンプ部と、アンプ部による増幅後の差動信号をアナログ信号からデジタル信号に変換するアナログデジタルコンバータと、差動信号であるオフセット調整信号を出力するデジタルアナログコンバータと、アンプ部に接続され、デジタルアナログコンバータにより出力されたオフセット調整信号により、当該アンプ部に入力される差動信号に含まれるオフセット電圧を調整するオフセット調整回路と、アナログデジタルコンバータによる変換後の差動信号の電圧値を読出し、当該アナログデジタルコンバータの出力が飽和しているか否かを判定する飽和判定部と、飽和判定部により出力が飽和していると判定された場合に、アンプ部による増幅後の差動信号の電圧がアナログデジタルコンバータの入力レンジ内に収まるように、デジタルアナログコンバータにより出力されるオフセット調整信号の電圧を調整する粗調整を行う粗調整部と、飽和判定部により出力が飽和していないと判定された場合又は粗調整部による粗調整が完了した場合に、アンプ部に入力される差動信号に含まれるオフセット電圧が目標閾値内に収まるように、デジタルアナログコンバータにより出力されるオフセット調整信号の電圧を調整する微調整を行う微調整部とを備え、粗調整部は、アナログデジタルコンバータの出力が飽和していない状態となるまで、デジタルアナログコンバータにより出力されるオフセット調整信号を構成する2つの信号のうちの一方に固定電圧を加算し、他方から当該固定電圧を減算することを特徴とする。
この発明によれば、上記のように構成したので、アンプ部の出力電圧がADCの入力レンジ外であっても、オフセット電圧を調整可能となる。
この発明の実施の形態1に係る計装アンプの構成例を示す図である。 この発明の実施の形態1における調整部の構成例を示す図である。 この発明の実施の形態1における調整部による動作例を示すフローチャートである。 この発明の実施の形態1における飽和判定部による動作例を示すフローチャートである。 この発明の実施の形態1における粗調整部による動作例を示すフローチャートである。 この発明の実施の形態1における微調整部による動作例を示すフローチャートである。 従来の計装アンプの構成を示す図である。 従来の計装アンプにオフセット調整機能を追加した場合の構成を示す図である。
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係る計装アンプ(増幅器)1の構成例を示す図である。図1では、計装アンプ1が接続されるセンサ回路2も図示されている。センサ回路2は、トルクセンサ又は圧力センサ等であり、ホイートストンブリッジ回路等のように差動信号を出力する回路である。
計装アンプ1は、センサ回路2に接続され、センサ回路2から入力された差動信号に対し、コモンモード成分を除去して信号成分の増幅を行う。また、計装アンプ1は、差動信号に含まれるオフセット電圧(オフセット成分)を調整する機能も有している。この計装アンプ1は、図1に示すように、オフセット調整機能付きアンプ部11、ADC(アナログデジタルコンバータ)12、DAC(デジタルアナログコンバータ)13及び調整部14を備えている。また、オフセット調整機能付きアンプ部11は、アンプ部15及びオフセット調整回路16を有している。
アンプ部15は、センサ回路2から入力された差動信号を増幅する。このアンプ部15は、差動アンプ等により構成される。なお、アンプ部15に入力される差動信号を構成する2つの信号のうちの一方の信号の電圧をVi1とし、他方の信号の電圧をVi2とする。
ADC12は、アンプ部15から入力された差動信号をアナログ信号からデジタル信号に変換する。なお、ADC12が有する一対の出力端子のうちの一方から出力される信号の電圧をVo1とし、ADC12が有する一対の出力端子のうちの他方から出力される信号の電圧をVo2とする。
DAC13は、オフセット調整信号を出力する。なお、オフセット調整信号は、アンプ部15に入力される差動信号に含まれるオフセット電圧を調整する差動信号である。なお、オフセット調整信号を構成する2つの信号のうちの一方の信号の電圧をVt1とし、他方の信号の電圧をVt2とする。
オフセット調整回路16は、アンプ部15に接続され、DAC13により出力されたオフセット調整信号により、センサ回路2からアンプ部15に入力される差動信号に含まれるオフセット電圧を調整する。
調整部14は、ADC12による変換後の差動信号に基づいて、オフセット調整信号を調整する。この調整部14は、図2に示すように、飽和判定部1401、粗調整部1402及び微調整部1403を有している。なお、調整部14は、メモリ等に記憶されたプログラムを実行するCPU(Central Processing Unit)等により実現される。
飽和判定部1401は、ADC12の変換値(ADC12による変換後の差動信号の電圧値)を読出し、ADC12の出力が飽和しているか否かを判定する。この際、飽和判定部1401は、ADC12の変換値が、当該変換値が取り得る最大値又は最小値である場合に、ADC12の出力が飽和していると判定し、それ以外の場合にはADC12の出力は飽和していないと判定する。なお、飽和判定部1401による判定処理は、例えば、計装アンプ1の初回起動時等に1回だけ実施してもよいし、定期的に実施してもよい。
粗調整部1402は、飽和判定部1401によりADC12の出力が飽和していると判定された場合に、ADC12に入力される差動信号の電圧がADC12の入力レンジ内に収まるようにオフセット調整信号の電圧を調整する粗調整を行う。この際、粗調整部1402は、ADC12の出力が飽和していない状態となるまで、オフセット調整信号を構成する2つの信号のうちの一方に固定電圧を加算し、他方から当該固定電圧を減算する。
微調整部1403は、飽和判定部1401によりADC12の出力が飽和していないと判定された場合又は粗調整部1402による粗調整が完了した場合に、アンプ部15に入力される差動信号に含まれるオフセット電圧が目標閾値内に収まるようにオフセット調整信号の電圧を調整する微調整を行う。この際、微調整部1403は、オフセット電圧が目標閾値内となるまで、オフセット調整信号を構成する2つの信号のうちの一方に当該オフセット電圧の3/2倍の電圧を加算し、他方から当該オフセット電圧の3/2倍の電圧を減算する。
次に、実施の形態1に係る計装アンプ1の調整部14によるオフセット調整について、図3~6を参照しながら説明する。
計装アンプ1では、オフセット調整回路16により、アンプ部15に入力される差動信号に対して適切なオフセット調整信号を注入することで、この差動信号に含まれるオフセット電圧を調整できる。オフセット電圧はADC12の出力から算出でき、計装アンプ1は、オフセット調整信号を下式(1)の関係が成り立つように調整する。式(1)においてVinはオフセット電圧である。
Vt1-Vt2=3×Vin(1)
式(1)に示すように、計装アンプ1は、オフセット調整信号の電圧である(Vt1-Vt2)をオフセット電圧の3倍とすることで、アンプ部15に入力される差動信号のうち、オフセット成分であるオフセット電圧は増幅せずに信号成分のみを増幅でき、ゲインを大きくできる。また、計装アンプ1は、オフセット調整信号の電圧を、下式(2),(3)のようにオフセット電圧の3倍の値を均等に分割するように設定することで、均等に分割しない場合に対してゲインを更に大きくできる。
Vt1=(3/2)×Vin(2)
Vt2=-(3/2)×Vin (3)
一方、アンプ部15に入力されるオフセット電圧が大きい又はアンプ部15のゲインが大きいことにより、アンプ部15の出力電圧がADC12の入力レンジ外となると、ADC12の出力が飽和する。例えば、スマートロボットに用いられるトルクセンサでは、組立の際に生じる応力の影響によりオフセット電圧の変動が大きくなる場合があり、ADC12の出力が飽和する場合がある。この状態では、計装アンプ1は、ADC12の出力からオフセット電圧を正確に算出できず、アンプ部15に入力される差動信号に対して適切なオフセット調整信号を注入できない。
そこで、実施の形態1に係る計装アンプ1では、ADC12の出力の飽和有無を確認し、出力が飽和していると判定した場合には、まず、ADC12に入力される差動信号の電圧を入力レンジ内となるように電圧調整(粗調整)を行う。これにより、計装アンプ1は、ADC12に入力される差動信号の電圧を入力レンジ内とすることができ、ADC12の出力からオフセット電圧を算出可能となる。その後、計装アンプ1は、式(1)~(3)に従い、算出したオフセット電圧が目標閾値内となるように電圧調整(微調整)を行う。
この計装アンプ1の調整部14による動作例では、図3に示すように、まず、飽和判定部1401は、ADC12の出力が飽和しているか否かを判定する(ステップST301)。
このステップST301において飽和判定部1401がADC12の出力が飽和していると判定した場合には、粗調整部1402はオフセット調整信号の粗調整を行う(ステップST302)。すなわち、粗調整部1402は、ADC12に入力される差動信号の電圧がADC12の入力レンジ内に収まるようにオフセット調整信号の電圧を調整する。
一方、ステップST301において飽和判定部1401がADC12の出力が飽和していないと判定した場合、又は、ステップST302において粗調整部1402による粗調整が完了した場合には、微調整部1403はオフセット調整信号の微調整を行う(ステップST303)。すなわち、微調整部1403は、アンプ部15に入力される差動信号に含まれるオフセット電圧が目標閾値内に収まるようにオフセット調整信号の電圧を調整する。
次に、ステップST301における飽和判定部1401による動作例について、図4を参照しながら説明する。
飽和判定部1401による動作例では、図4に示すように、飽和判定部1401は、まず、ADC12の変換値を読出す(ステップST401)。なお、ADC12による変換後の差動信号の値は、回路雑音等の影響により多少変動する。そのため、飽和判定部1401は、ADC12の変換値として、ADC12による変換後の複数回分の差動信号の電圧値を平均した電圧値を用いることが望ましい。
次いで、飽和判定部1401は、読出したADC12の変換値が最大値又は最小値であるかを判定する(ステップST402)。
このステップST402において、飽和判定部1401は、ADC12の変換値が最大値又は最小値であると判定した場合には、ADC12の出力が飽和していると判定する(ステップST403)。
一方、ステップST402において、飽和判定部1401は、ADC12の変換値が最大値又は最小値ではないと判定した場合には、ADC12の出力は飽和していないと判定する(ステップST404)。
次に、ステップST302における粗調整部1402による動作例について、図5を参照しながら説明する。
粗調整部1402による動作例では、図5に示すように、粗調整部1402は、まず、オフセット調整信号の調整回数を1に初期化する(ステップST501)。
次いで、粗調整部1402は、固定電圧を用いて、オフセット調整信号を調整する(ステップST502)。この際、粗調整部1402は、下式(4),(5)に示すように、オフセット調整信号を構成する2つの信号のうちの一方に固定電圧を加算し、他方から当該固定電圧を減算する。式(4),(5)においてVxは固定電圧である。なお、Vxは、ADC12の変換値が最大値である場合には正の値が代入され、ADC12の変換値が最小値である場合には負の値が代入される。
Vt1=Vt1+Vx (4)
Vt2=Vt2-Vx (5)
その後、DAC13は粗調整部1402により調整されたオフセット調整信号を出力し、オフセット調整回路16はこのオフセット調整信号をアンプ部15に入力される差動信号に注入する。
次いで、粗調整部1402は、ADC12の変換値を読出す(ステップST503)。なお、粗調整部1402は、上記と同様の主旨により、ADC12の変換値として、ADC12による変換後の複数回分の差動信号の電圧値を平均した電圧値を用いることが望ましい。
次いで、粗調整部1402は、読出したADC12の変換値が最大値又は最小値であるかを判定する(ステップST504)。
このステップST504において、粗調整部1402は、ADC12の変換値が最大値又は最小値であると判定した場合には、ADC12の出力が飽和していると判定し、オフセット調整信号の調整回数がN回目であるかを判定する(ステップST505)。
このステップST505において、粗調整部1402は、調整回数がN回目ではないと判定した場合には、調整回数をインクリメントする(ステップST506)。その後、シーケンスはステップST502に戻り、オフセット調整信号の調整を繰り返す。
一方、ステップST505において、粗調整部1402は、調整回数がN回目であると判定した場合には、エラーであると判定する(ステップST507)。
一方、ステップST504において、粗調整部1402は、ADC12の変換値が最大値又は最小値ではないと判定した場合には、ADC12の出力は飽和していないと判定し、シーケンスは終了する。
次に、ステップST303における微調整部1403による動作例について、図6を参照しながら説明する。
微調整部1403による動作例では、図6に示すように、微調整部1403は、まず、オフセット調整信号の調整回数を1に初期化する(ステップST601)。
次いで、微調整部1403は、ADC12の変換値を読出し、当該変換値からオフセット電圧を算出する(ステップST602)。なお、微調整部1403は、上記と同様の主旨により、ADC12の変換値として、ADC12による変換後の複数回分の差動信号の電圧値を平均した電圧値を用いることが望ましい。
また、オフセット電圧は下式(6)から求まる。式(6)におけるVzeroは、ADC12のLSB(量子化単位:Least Signficant Bit)であり、ADC12の基準電圧をビット数で割った値となる。また、式(6)におけるGainは、アンプ部15の増幅率であり、アンプ部15の構成から求まる。このVzero及びGainは事前に求まる。
Vin=ADC12の変換値×Vzero/Gain (6)
次いで、微調整部1403は、オフセット電圧を用いて、オフセット調整信号を調整する(ステップST603)。この際、微調整部1403は、下式(7),(8)に示すように、オフセット調整信号を構成する2つの信号のうちの一方にオフセット電圧の3/2倍を加算し、他方から当該オフセット電圧の3/2倍を減算する。
Vt1=Vt1+(3/2)×Vin (7)
Vt2=Vt2-(3/2)×Vin (8)
その後、DAC13は微調整部1403により調整されたオフセット調整信号を出力し、オフセット調整回路16はこのオフセット調整信号をアンプ部15に入力される差動信号に注入する。これにより、アンプ部15に入力される差動信号に含まれるオフセット電圧を減少させることができる。
次いで、微調整部1403は、ADC12の変換値を読出し、当該変換値からオフセット電圧を算出する(ステップST604)。このステップST604における処理はステップST602における処理と同じである。
次いで、微調整部1403は、算出したオフセット電圧が目標閾値内であるかを判定する(ステップST605)。図6におけるVthは目標閾値である。
このステップST605において、微調整部1403は、オフセット電圧が目標閾値内ではないと判定した場合には、オフセット調整信号の調整回数がM回目であるかを判定する(ステップST606)。
このステップST606において、微調整部1403は、調整回数がM回目ではないと判定した場合には、調整回数をインクリメントする(ステップST607)。その後、シーケンスはステップST603に戻り、オフセット調整信号の調整を繰り返す。
一方、ステップST606において、微調整部1403は、調整回数がM回目であると判定した場合には、エラーであると判定する(ステップST608)。
なお、このステップST608において、微調整部1403は、エラーとは判定せず、この時点でのオフセット電圧を最小値と認めてシーケンスを終了してもよい。
一方、ステップST605において、微調整部1403は、オフセット電圧が目標閾値内であると判定した場合には、オフセット電圧が目標閾値内であると繰り返し判定した回数(閾値内判定回数)がX回であるかを判定する(ステップST609)。すなわち、オフセット電圧の値は回路雑音等の影響により多少変動するため、微調整部1403は、オフセット電圧が目標閾値内に確実に収束したことを確認する。
このステップST609において、微調整部1403は、閾値内判定回数がX回ではないと判定した場合には、シーケンスはステップST604に戻り、オフセット電圧の算出を繰り返す。
一方、ステップST609において、微調整部1403は、閾値内判定回数がX回であると判定した場合には、シーケンスを終了する。
このように、実施の形態1に係る計装アンプ1では、ADC12に入力される差動信号の電圧がADC12の入力レンジ内に収まるように調整する粗調整と、アンプ部15に入力されるオフセット電圧が目標閾値内に収まるように調整する微調整との、二段階の調整を行う。これにより、計装アンプ1は、アンプ部15の出力電圧がADC12の入力レンジ外であってもオフセット電圧を調整可能となり、予めアンプ部15の出力電圧に対する調整を行う必要がなくなる。また、この計装アンプ1は、オフセット電圧が動的に変化する場合でも、オフセット電圧を調整可能である。
以上のように、この実施の形態1によれば、計装アンプ1は、入力された差動信号を増幅するアンプ部15と、アンプ部15による増幅後の差動信号をアナログ信号からデジタル信号に変換するADC12と、差動信号であるオフセット調整信号を出力するDAC13と、アンプ部15に接続され、DAC13により出力されたオフセット調整信号により、アンプ部15に入力される差動信号に含まれるオフセット電圧を調整するオフセット調整回路16と、ADC12による変換後の差動信号の電圧値を読出し、ADC12の出力が飽和しているか否かを判定する飽和判定部1401と、飽和判定部1401により出力が飽和していると判定された場合に、アンプ部15による増幅後の差動信号の電圧がADC12の入力レンジ内に収まるように、DAC13により出力されるオフセット調整信号の電圧を調整する粗調整を行う粗調整部1402と、飽和判定部1401により出力が飽和していないと判定された場合又は粗調整部1402による粗調整が完了した場合に、アンプ部15に入力される差動信号に含まれるオフセット電圧が目標閾値内に収まるように、DAC13により出力されるオフセット調整信号の電圧を調整する微調整を行う微調整部1403とを備えた。これにより、実施の形態1に係る計装アンプ1は、アンプ部15の出力電圧がADC12の入力レンジ外であっても、オフセット電圧を調整可能である。
この計装アンプ1は、圧力計、ひずみ計又は熱線風速計等のようにセンサ回路2を有するセンサにおいて、オフセット電圧を調整するのに有効である。
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
1 計装アンプ(増幅器)
2 センサ回路
11 オフセット調整機能付きアンプ部
12 ADC
13 DAC
14 調整部
15 アンプ部
16 オフセット調整回路
1401 飽和判定部
1402 粗調整部
1403 微調整部

Claims (3)

  1. 入力された差動信号を増幅するアンプ部と、
    前記アンプ部による増幅後の差動信号をアナログ信号からデジタル信号に変換するアナログデジタルコンバータと、
    差動信号であるオフセット調整信号を出力するデジタルアナログコンバータと、
    前記アンプ部に接続され、前記デジタルアナログコンバータにより出力されたオフセット調整信号により、当該アンプ部に入力される差動信号に含まれるオフセット電圧を調整するオフセット調整回路と、
    前記アナログデジタルコンバータによる変換後の差動信号の電圧値を読出し、当該アナログデジタルコンバータの出力が飽和しているか否かを判定する飽和判定部と、
    前記飽和判定部により出力が飽和していると判定された場合に、前記アンプ部による増幅後の差動信号の電圧が前記アナログデジタルコンバータの入力レンジ内に収まるように、前記デジタルアナログコンバータにより出力されるオフセット調整信号の電圧を調整する粗調整を行う粗調整部と、
    前記飽和判定部により出力が飽和していないと判定された場合又は前記粗調整部による粗調整が完了した場合に、前記アンプ部に入力される差動信号に含まれるオフセット電圧が目標閾値内に収まるように、前記デジタルアナログコンバータにより出力されるオフセット調整信号の電圧を調整する微調整を行う微調整部とを備え、
    前記粗調整部は、前記アナログデジタルコンバータの出力が飽和していない状態となるまで、前記デジタルアナログコンバータにより出力されるオフセット調整信号を構成する2つの信号のうちの一方に固定電圧を加算し、他方から当該固定電圧を減算する
    ことを特徴とする増幅器。
  2. 前記微調整部は、前記アンプ部に入力される差動信号に含まれるオフセット電圧が目標閾値内となるまで、前記デジタルアナログコンバータにより出力されるオフセット調整信号を構成する2つの信号のうちの一方に当該オフセット電圧の3/2倍の電圧を加算し、他方から当該オフセット電圧の3/2倍の電圧を減算する
    ことを特徴とする請求項1記載の増幅器。
  3. 入力された差動信号を増幅するアンプ部と、前記アンプ部による増幅後の差動信号をアナログ信号からデジタル信号に変換するアナログデジタルコンバータと、差動信号であるオフセット調整信号を出力するデジタルアナログコンバータと、前記アンプ部に接続され、前記デジタルアナログコンバータにより出力されたオフセット調整信号により、当該アンプ部に入力される差動信号に含まれるオフセット電圧を調整するオフセット調整回路とを備えた増幅器のオフセット調整方法であって、
    飽和判定部が、前記アナログデジタルコンバータによる増幅後の差動信号の電圧値を読出し、当該アナログデジタルコンバータの出力が飽和しているか否かを判定するステップと、
    粗調整部が、前記飽和判定部により出力が飽和していると判定された場合に、前記アンプ部による増幅後の差動信号の電圧が前記アナログデジタルコンバータの入力レンジ内に収まるように、前記デジタルアナログコンバータにより出力されるオフセット調整信号の電圧を調整する粗調整を行うステップと、
    微調整部が、前記飽和判定部により出力が飽和していないと判定された場合又は前記粗調整部による粗調整が完了した場合に、前記アンプ部に入力される差動信号に含まれるオフセット電圧が目標閾値内に収まるように、前記デジタルアナログコンバータにより出力されるオフセット調整信号の電圧を調整する微調整を行うステップとを有し、
    前記粗調整部は、前記アナログデジタルコンバータの出力が飽和していない状態となるまで、前記デジタルアナログコンバータにより出力されるオフセット調整信号を構成する2つの信号のうちの一方に固定電圧を加算し、他方から当該固定電圧を減算する
    ことを特徴とする増幅器のオフセット調整方法。
JP2018071703A 2018-04-03 2018-04-03 増幅器及び当該増幅器のオフセット調整方法 Active JP7113646B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018071703A JP7113646B2 (ja) 2018-04-03 2018-04-03 増幅器及び当該増幅器のオフセット調整方法
PCT/JP2019/008906 WO2019193909A1 (ja) 2018-04-03 2019-03-06 増幅器及び当該増幅器のオフセット調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018071703A JP7113646B2 (ja) 2018-04-03 2018-04-03 増幅器及び当該増幅器のオフセット調整方法

Publications (2)

Publication Number Publication Date
JP2019186626A JP2019186626A (ja) 2019-10-24
JP7113646B2 true JP7113646B2 (ja) 2022-08-05

Family

ID=68100650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018071703A Active JP7113646B2 (ja) 2018-04-03 2018-04-03 増幅器及び当該増幅器のオフセット調整方法

Country Status (2)

Country Link
JP (1) JP7113646B2 (ja)
WO (1) WO2019193909A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021007305T5 (de) * 2021-07-30 2024-01-25 Fanuc Corporation Schaltungsvorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033638A (ja) 2007-07-30 2009-02-12 Fujitsu Microelectronics Ltd 増幅回路
JP2015012479A (ja) 2013-06-28 2015-01-19 富士通株式会社 電子部品、情報処理装置及び電子部品制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208427A (ja) * 2006-01-31 2007-08-16 Hitachi Ltd センサモジュールオフセットキャンセル回路
JP4625829B2 (ja) * 2007-06-11 2011-02-02 株式会社東芝 オフセット補償回路
JP4497213B2 (ja) * 2008-02-21 2010-07-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2011109721A (ja) * 2011-03-03 2011-06-02 Nippon Telegr & Teleph Corp <Ntt> 振幅制限増幅回路
JP2018050238A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 可変利得増幅器、方法、および受信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033638A (ja) 2007-07-30 2009-02-12 Fujitsu Microelectronics Ltd 増幅回路
JP2015012479A (ja) 2013-06-28 2015-01-19 富士通株式会社 電子部品、情報処理装置及び電子部品制御方法

Also Published As

Publication number Publication date
WO2019193909A1 (ja) 2019-10-10
JP2019186626A (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
JP5313008B2 (ja) 補正信号生成装置およびa/d変換装置
JP4992681B2 (ja) 固体撮像装置
JP5795828B2 (ja) スイッチドキャパシタネットワークにおける非線形キックバックの影響の低減
US7486218B2 (en) Cyclic analog-to-digital converter
US9438260B1 (en) Semiconductor apparatus and calibration method for analog to digital converter
JP7113646B2 (ja) 増幅器及び当該増幅器のオフセット調整方法
WO2011104761A1 (ja) パイプライン型a/dコンバータおよびa/d変換方法
JP4480744B2 (ja) アナログデジタル変換器
JP2017158062A5 (ja)
US20120112939A1 (en) Pipeline ad converter and method of correcting output from the converter
KR20140145809A (ko) 멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치
WO2009122656A1 (ja) パイプラインa/d変換器
JP2010074331A (ja) 固体撮像装置
US11223366B2 (en) Analog to digital converter, analog to digital conversion method, and displacement detection apparatus
JP2005318582A (ja) パイプラインadc較正方法およびその装置
JP4989134B2 (ja) イメージセンサ用読み出し回路およびそのアナログ−デジタル変換方法
JPWO2014038198A1 (ja) 逐次比較型ad変換器
JP3964739B2 (ja) パイプライン制御アナログ・デジタル変換器の演算増幅器の利得誤差を訂正する装置
JP5458046B2 (ja) パイプライン型a/d変換器、パイプライン型a/d変換器用校正装置
JP2008278032A (ja) アナログ・ディジタル変換回路及びディジタル・アナログ変換回路
JP2010117246A (ja) 電圧測定装置
JP2019087968A (ja) Ad変換器、半導体集積回路および回転検出装置
JP3874116B2 (ja) 光ディスク再生装置及びオフセット調整方法
WO2019097871A1 (ja) 計装アンプ
JP2018017516A (ja) 光検出回路及びそのバイアス設定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220726

R150 Certificate of patent or registration of utility model

Ref document number: 7113646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150