KR20140145809A - 멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치 - Google Patents

멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치 Download PDF

Info

Publication number
KR20140145809A
KR20140145809A KR20130068427A KR20130068427A KR20140145809A KR 20140145809 A KR20140145809 A KR 20140145809A KR 20130068427 A KR20130068427 A KR 20130068427A KR 20130068427 A KR20130068427 A KR 20130068427A KR 20140145809 A KR20140145809 A KR 20140145809A
Authority
KR
South Korea
Prior art keywords
coarse
voltage
fine
ramping
result
Prior art date
Application number
KR20130068427A
Other languages
English (en)
Inventor
유시욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130068427A priority Critical patent/KR20140145809A/ko
Priority to US14/052,262 priority patent/US8922413B1/en
Publication of KR20140145809A publication Critical patent/KR20140145809A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45618—Indexing scheme relating to differential amplifiers the IC comprising only one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

본 기술은 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치에 관한 것으로, 멀티 차동입력쌍(즉, 멀티 차동입력단)을 구비하는 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치를 제공한다. 이러한 증폭기는, 코어스 변환 결과와 파인 변환 결과를 출력하기 위한 출력단; 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 상기 출력단을 통해 출력하기 위한 코어스 차동입력단; 및 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 파인 변환 결과를 상기 출력단을 통해 출력하기 위한 파인 차동입력단을 포함할 수 있다.

Description

멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치{PREAMPLIFIER USING MULTI INPUT DIFFERENTIAL PAIR, AND COMPARATOR AND ANALOG-DIGITAL CONVERTING APPARATUS USING THAT}
본 발명의 몇몇 실시예들은 이미지 센서(IS : Image Sensor)에 관한 것으로, 더욱 상세하게는 차동입력쌍(Input Differential Pair, 즉 차동입력단)을 추가적으로 채용하여 멀티 차동입력단을 구비한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치에 관한 것이다.
이하의 실시예에서는 설명의 편의를 위해서 투-스텝 싱글-슬로프 아날로그-디지털 변환 장치(Two-Step Single-Slope ADC)를 예로 들어 설명하나, 본 발명은 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치(Multi-Step Single-Slope ADC)뿐만 아니라 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치(Multi-Step Multi-Slope ADC)에도 적용 가능하고, 또한 고속의 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치나 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치를 필요로 하는 시스템에 적용이 가능하므로, 이에 한정되는 것이 아님을 미리 밝혀둔다.
종래 기술로는 투(멀티)-스텝 싱글-슬로프 아날로그-디지털 변환(Two(Multi)-Step Single-Slope A/D Conversion)을 하기 위한 방법이 "Alexey Yakovlev, 'DOUBLE-RAMP ADC FOR CMOS SENSORS', United States Patent No. US6,670,904 B1, Dec. 30, 2003" 및 "Seunghyun Lim, 'A High-Speed CMOS Image Sensor With Column-Parallel Two-Step Single-Slope ADCs', IEEE Trans. Electron Devices, vol. 56, no. 3, pp. 393-398, March. 2009" 등의 선행문헌에 나타나 있다.
이러한 종래 기술은 최상위 비트 변환(MSB Conversion)을 위한 코어스 램핑(Coarse Ramping) 전압을 커패시터(Capacitor)의 탑 플레이트(Top Plate)에 저장한 다음에, 최하위 비트 변환(LSB Conversion)을 위한 파인 램핑(Fine Ramping) 시 해당 커패시터의 바텀 플레이트(Bottom Plate)에 파인 램핑을 위한 입력단을 연결한 후 커패시터의 탑 플레이트에 플로팅(Floating) 상태로 저장되어 있던 전압이 파인 램핑 전압(Fine Ramping Voltage)에 따라 변하는 원리를 이용한다.
상기와 같은 종래 기술은 코어스 램핑과 파인 램핑 시 비교기(Comparator)에 입력되는 코어스 램핑 전압과 파인 램핑 전압의 슬로프(Slope)가 변환 과정에 따라 각각 달라질 수 있다는 문제점을 원천적으로 가지고 있다.
즉, 상기와 같은 종래 기술에서, 코어스 램핑 전압은 직접적으로 커패시터에 저장됨과 동시에 비교기의 입력단에 손실(Loss) 없이 전달되지만, 파인 램핑 전압은 커패시터를 통과하여 비교기의 입력단의 기생 커패시턴스(Parastic Capacitance)와 시리즈(Series, 직렬 연결)로 바라보게 되어 손실(Loss)이 생기면서 전달되는 문제점이 발생하게 된다.
따라서 상기와 같은 종래 기술은 아날로그-디지털 변환(A/D Conversion) 시 전체 입력 범위(Input Full Range)에 대하여 선형적인(Linear) 출력 특성을 가지지 못하는 문제점이 있다. 즉, 상기와 같은 종래 기술은 코드 쉬프트(Code Shift) 현상이 발생하는 문제점이 있다.
본 발명의 실시예는 멀티 차동입력쌍(Multi Input Differential Pair, 즉 멀티 차동입력단)을 구비하는 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치를 제공한다.
즉, 본 발명의 실시예는 스텝(Step) 수를 증가시키기 위해서 차동입력쌍(Input Differential Pair, 즉 차동입력단)을 추가적으로 구비하는 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치를 제공한다.
본 발명의 일 실시예에 따른 증폭기는, 코어스 변환 결과와 파인 변환 결과를 출력하기 위한 출력단; 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 상기 출력단을 통해 출력하기 위한 코어스 차동입력단; 및 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 파인 변환 결과를 상기 출력단을 통해 출력하기 위한 파인 차동입력단을 포함할 수 있다.
본 발명의 다른 실시예에 따른 비교기는, 코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 출력하기 위한 증폭기; 상기 증폭기로부터의 코어스 변환 결과에 따라 코어스 제어 신호(Coarse Control Signal)를 발생하고, 상기 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부; 및 상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 코어스 램핑 전압 차단부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 아날로그-디지털 변환 장치는, 코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 출력하기 위한 증폭기; 상기 증폭기로부터의 코어스 변환 결과에 따라 코어스 제어 신호를 발생하고, 상기 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부; 상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 코어스 램핑 전압 차단부; 및 상기 신호 처리부로부터의 비교 신호에 따라 코어스 디지털 코드 및 파인 디지털 코드를 결정하여 디지털 픽셀 데이터를 출력하기 위한 코드 결정부를 포함할 수 있다.
본 발명의 실시예에 따르면, 기존의 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치가 가지고 있던 선형성(Linearity) 측면의 성능적 불완전성을 전치 증폭기의 차동입력쌍(Input Differential Pair)을 추가적으로 채용함으로써 원천적으로 해결할 수 있는 효과가 있다.
즉, 본 발명의 실시예에 따르면, 아날로그-디지털 변환되는 각각의 스텝 페이즈(Step Phase)에 대한 램핑 전압들이 커패시터 분할(Capacitive Dividing) 효과에 의한 손실 없이 정확하게 비교기의 입력에 반영될 수 있도록 함으로써, 아날로그-디지털 변환 시 높은 수준의 선형성을 얻을 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 코어스 램핑(Coarse Ramping) 전압과 파인 램핑(Fine Ramping) 전압이 직접적으로 전치 증폭기의 입력단에 인가되기 때문에 샘플링 커패시터(Sampling Capacitor)와 전치 증폭기 입력단의 기생 커패시턴스(Parastic Capacitance)가 시리즈(Series, 직렬 연결)로 바라보면서 생기게 되는 손실(Loss)이 발생하지 않도록 할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 램핑 전압(Ramping Voltage)과 바이어스 전압(Bias Voltage)들이 레이아웃적으로 보면 횡적으로 인가되기 때문에 컬럼 피치(Column Pitch)에 수직적으로 추가적인 라인 없이 간단하게 레이아웃(Layout)을 구현할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 비교기(Comparator)의 구성도이다.
도 2는 도 1의 전치 증폭기의 상세 구성도이다.
도 3은 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도이다.
도 4는 본 발명의 일 실시예에 따른 전치 증폭기, 비교기 및 아날로그-디지털 변환 장치의 타이밍도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
먼저, 본 발명의 실시예에 대한 이해를 돕기 위하여 그 기술 요지를 간략하게 살펴보면 다음과 같다.
본 발명의 실시예에 따른 전치 증폭기는 멀티 차동입력쌍(Multi Input Differential Pair, 즉 멀티 차동입력단)을 구비한다. 즉, 본 발명의 실시예에서는 스텝(Step) 수를 증가시키기 위해서 차동입력쌍(Input Differential Pair, 즉 차동입력단)을 추가적으로 구비한다.
본 발명의 실시예에서는 각각의 스텝 페이즈(Step Phase)에 대한 램핑 전압들이 커패시터 분할(Capacitive Dividing) 효과에 의한 손실 없이 정확하게 비교기의 입력에 반영될 수 있도록 한다. 즉, 코어스 램핑 전압과 파인 램핑 전압이 직접적으로 비교기의 입력단에 인가되도록 함으로써, 샘플링 커패시터와 비교기 입력단의 기생 커패시턴스가 시리즈(Series, 직렬 연결)로 바라보면서 생기게 되는 손실이 발생하지 않도록 할 수 있다. 이를 통해 아날로그-디지털 변환 시 높은 수준의 선형성을 얻을 수 있다.
즉, 본 발명의 실시예에서는 기존의 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치가 가지고 있던 선형성(Linearity) 측면의 성능적 불완전성을 전치 증폭기의 차동입력쌍을 추가적으로 채용함으로써 원천적으로 해결할 수 있다.
도 1은 본 발명의 일 실시예에 따른 비교기(Comparator)의 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 비교기는, 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 전압(파인 변환 결과)을 출력하기 위한 전치 증폭기(110), 전치 증폭기(110)로부터의 코어스 변환 결과에 따라 코어스 제어 신호(Coarse Control Signal)를 발생하고, 전치 증폭기(110)로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 카운터(Counter) 또는 라인 메모리(Line Memory)로 출력하기 위한 신호 처리부(120), 및 신호 처리부(120)로부터의 코어스 제어 신호에 따라 코어스 램핑 전압(Coarse Vramp)을 차단하기 위한 코어스 램핑 전압 차단부(130)를 포함한다.
이때, 코어스 램핑 전압 차단부(130)는 신호 처리부(120)로부터의 코어스 제어 신호(Coarse Control Signal)에 따라 코어스 램핑 전압(Coarse Vramp)을 차단하기 위한 스위치(Switch, 131), 및 스위치(131)에서의 차단 시점의 코어스 램핑 전압(Coarse Vramp)을 저장하기 위한 커패시터(132)를 포함한다.
여기서, 비교기는 제어 신호에 따라 전치 증폭기(100)를 리셋시키기 위한 스위치(140)를 더 포함할 수 있다. 즉, 스위치(140)는 입력 전압(Vin)이 입력되는 입력 단자로 피드백되는 전치 증폭기(100)의 출력 전압을 외부 제어부(도면에 도시되지 않음)로부터의 제어 신호에 따라 온/오프시켜 전치 증폭기(100)를 리셋(오토 제로인)시키는 역할을 수행한다.
또한, 비교기는 아날로그-디지털 변환(A/D Conversion)을 하고자 하는 입력 전압(Vin)과 전치 증폭기(100)로부터 피드백되는 출력 전압을 디커플링하기 위한 커패시터(150)를 더 포함한다.
이러한 비교기의 상세한 구성 및 동작에 대해서는 도 2 및 도 4를 참조하여 후술하기로 한다.
도 2는 도 1의 전치 증폭기(110)의 상세 구성도이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전치 증폭기는, 코어스 변환 결과와 파인 변환 결과를 출력하는 출력단의 역할을 수행하는 공통 액티브 로드(Common Active Load, 230), 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이를 증폭하여 코어스 변환 결과를 출력단을 통해 출력하기 위한 코어스 차동입력쌍(210), 및 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 전압(파인 변환 결과)을 출력단을 통해 출력하기 위한 파인 차동입력쌍(220)을 포함한다.
도 2를 참조하여 전치 증폭기(110)의 구성 및 동작에 대하여 좀 더 상세히 살펴보면 다음과 같다.
차동입력쌍(Input Differential Pair, 즉 차동입력단)이 코어스 변환(Coarse Conversion)과 파인 변환(Fine Conversion)을 위해 멀티-스텝(Multi-Step)으로 나누어져 있다. 즉, 제 1 트랜지스터(MN1)와 제 2 트랜지스터(MN2)는 파인 변환을 위해 파인 차동입력쌍(220)을 이루고, 제 3 트랜지스터(MN3)와 제 4 트랜지스터(MN4)는 코어스 변환을 위해 코어스 차동입력쌍(210)을 이룬다.
이때, 코어스 차동입력쌍(210)에서는 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)을 직접 입력받아 비교한다. 비교 결과, 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아지는 순간 공통 액티브 로드(230)의 출력 단자(Vout)에는 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 코어스 변환 결과가 출력되어 신호 처리부(120)로 전달된다. 이러한 코어스 차동입력쌍(210)을 코어스 차동입력단이라 할 수 있다.
여기서, 코어스 차동입력쌍(210)의 제 4 트랜지스터(Transistor)의 게이트(Gate) 단자에는 아날로그-디지털 변환(A/D Conversion)을 하고자 하는 입력 전압(Vin)이 인가되고, 제 3 트랜지스터(Transistor)의 게이트(Gate) 단자에는 코어스 램핑 전압(Coarse Vramp)이 직접 인가된다.
한편, 파인 차동입력쌍(220)에서는 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이가 증폭되어, "입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 전압(파인 변환 결과)을 공통 액티브 로드(230)의 출력 단자(Vout)를 통해 신호 처리부(120)로 출력한다. 이때, 바이어스 전압(Vbias)으로는 파인 램핑 전압(Fine Vramp)의 시작 레벨(Starting Level)과 동일한 전압이 사용된다. 이러한 파인 차동입력쌍(220)을 파인 차동입력단이라 할 수 있다.
여기서, 파인 차동입력쌍(220)의 제 1 트랜지스터(Transistor)의 게이트(Gate) 단자에는 파인 램핑 전압(Fine Vramp)이 직접 인가되고, 제 2 트랜지스터(Transistor)의 게이트(Gate) 단자에는 파인 램핑 전압(Fine Vramp)의 시작 레벨(Starting Level)과 동일한 바이어스 전압(Vbias)이 직접 인가된다.
한편, 제 1 트랜지스터(MN1)와 제 2 트랜지스터(MN2)로 이루어진 파인 차동입력쌍(220) 및 제 3 트랜지스터(MN3)와 제 4 트랜지스터(MN4)로 이루어진 코어스 차동입력쌍(210)의 차동 증폭 동작은 공지 기술이므로 더 이상 설명하지 않기로 한다. 또한, 두 개의 트랜지스터(MP1, MP2)로 이루어진 공통 액티브 로드(230)는 출력단의 역할을 하며, 그 구성 및 동작은 공지 기술이므로 더 이상 설명하지 않기로 한다.
도 3은 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는 도 1의 비교기, 및 코드 결정부(310)를 포함한다.
즉, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 전압(파인 변환 결과)을 출력하기 위한 전치 증폭기(110), 전치 증폭기(110)로부터의 코어스 변환 결과에 따라 코어스 제어 신호(Coarse Control Signal)를 발생하고, 전치 증폭기(110)로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부(120), 신호 처리부(120)로부터의 코어스 제어 신호에 따라 코어스 램핑 전압(Coarse Vramp)을 차단하기 위한 코어스 램핑 전압 차단부(130), 및 신호 처리부(120)로부터의 비교 신호에 따라 코어스 디지털 코드(Coarse Digital Code) 및 파인 디지털 코드(Fine Digital Code)를 결정(Decision)하여 디지털 픽셀 데이터(Dout)를 출력하기 위한 코드 결정부(310)를 포함한다.
여기서, 코드 결정부(310)는 카운터(예를 들어, 업/다운 카운터) 또는 카운팅 값(Counting Value)을 입력받는 라인 메모리(Line Memory)로 구현할 수 있다. 그 외의 구체적인 구성은 도 1 및 도 2에서 전술한 바와 같고, 그 구체적인 동작은 도 4를 참조하여 상세히 후술하기로 한다.
도 4는 본 발명의 일 실시예에 따른 전치 증폭기, 비교기 및 아날로그-디지털 변환 장치의 타이밍도이다.
첫 번째 단계로 코어스 차동입력쌍(210)에서 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)이 비교된다. 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아지는 순간 전치 증폭기(110)의 출력단(Vout), 즉 공통 액티브 로드(230)의 출력 단자(Vout)에는 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 출력되어 신호 처리부(120)로 전달된다.
이때의 출력 전압은 신호 처리부(120)를 통해 코어스 제어 신호(Coarse Control Signal)가 발생되도록 하여 코어스 램핑 전압(Coarse Vramp)이 통과되던 스위치(Switch, 131)를 오프(Off)시킴으로써 그 시점의 코어스 램핑 전압(Coarse Vramp)이 커패시터(132, 비교기 입력단)에 저장된다. 또한, 이와 동시에 신호 처리부(120)는 컬럼(Column)에 있는 카운터(Counter) 또는 카운팅 값(Counting Value)을 입력받는 라인 메모리(Line Memory)로 비교 신호를 전달하여 코어스 디지털 코드(Coarse Digital Code)가 결정(Decision)되도록 한다.
두 번째 단계로 파인 램핑 전압(Fine Vramp)이 변함에 따라 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 출력된 전압의 절대값이 점차로 줄어들다가 제로 크로싱(Zero Crossing)하게 되는데, 이때 전치 증폭기(110)의 출력단(Vout), 즉 공통 액티브 로드(230)의 출력 단자(Vout)를 통해 출력 전압이 신호 처리부(120)로 전달된다. 그러면, 신호 처리부(120)는 컬럼(Column)에 있는 카운터(Counter) 또는 카운팅 값(Counting Value)을 입력받는 라인 메모리(Line Memory)로 비교 신호를 전달하여 파인 디지털 코드(Fine Digital Code)가 결정(Decision)되도록 한다.
즉, 파인 차동입력쌍(220)에서 [파인 램핑 전압]과 [파인 램핑 전압의 시작 레벨(Starting Level)과 동일한 바이어스 전압]의 차이가 증폭되어, 코어스 변환 단계(Coarse Conversion Phase) 때에 증폭되어 있던 출력 전압을 보상함으로써 제로 크로싱(Zero Crossing)이 일어나도록 하는 것이다.
이때, 본 발명의 일 실시예에서는 파인 변환(Fine Conversion)의 전체 범위(Full Range)가 정확히 코어스 변환(Coarse Conversion)의 1LSB(최하위 비트)와 일치하게 된다. 따라서 이로 인해 전체 입력 범위(Input Full Range)에 대하여 선형성(Linearity)을 유지할 수 있게 된다.
상기와 같은 단계를 멀티플(Multiple)하게 수행함으로써, 멀티-스텝 싱글-슬로프 아날로그-디지털 변환(Multi-Step Single-Slope A/D Conversion)이 가능하게 된다.
전술한 바와 같이, 본 발명의 실시예는 전치 증폭기의 차동입력쌍을 추가적으로 채용함으로써, 코어스 램핑과 파인 램핑 시 비교기에 입력되는 전압의 램프 슬로프(Ramp Slope)가 스텝 페이즈(Step Phase)에 따라 각각 달라질 수 있는 문제점을 해결한다.
즉, 본 발명의 실시예는 코어스 램핑 전압과 파인 램핑 전압이 직접적으로 전치 증폭기의 입력단에 인가되도록 함으로써, 샘플링 커패시터(Sampling Capacitor)와 전치 증폭기 입력단의 기생 커패시턴스(Parastic Capacitance)가 시리즈(Series, 직렬 연결)로 바라보면서 생기게 되는 손실(Loss)이 발생하지 않도록 한다.
전술한 바와 같은 본 발명의 실시예는 하이 프레임 레이트(High Frame Rate)의 씨모스 이미지 센서(CIS)를 구현하기 위한 핵심기술로 사용될 수 있다. 즉, 하이 프레임 레이트의 씨모스 이미지 센서(CIS)를 구현하기 위해 사용되는 기술은 여러 가지가 있으나, 그 중에서도 본 발명의 실시예는 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치나 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치 등을 구현하는데 이용될 수 있다.
또한, 전술한 바와 같은 본 발명의 실시예는 씨모스 이미지 센서(CIS) 분야 외에도 고속의 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치나 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치를 필요로 하는 시스템이나 그와 유사한 응용 시스템에 적용이 가능하다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210 : 코어스 차동입력쌍 220 : 파인 차동입력쌍
230 : 공통 액티브 로드

Claims (10)

  1. 증폭기에 있어서,
    코어스 변환 결과와 파인 변환 결과를 출력하기 위한 출력단;
    코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 상기 출력단을 통해 출력하기 위한 코어스 차동입력단; 및
    파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 파인 변환 결과를 상기 출력단을 통해 출력하기 위한 파인 차동입력단
    을 포함하는 증폭기.
  2. 제 1항에 있어서,
    상기 파인 차동입력단은,
    게이트(Gate) 단자에 파인 램핑 전압이 직접 인가되는 제 1 트랜지스터; 및
    게이트 단자에 파인 램핑 전압의 시작 레벨(Starting Level)과 동일한 바이어스 전압이 직접 인가되는 제 2 트랜지스터
    를 포함하는 증폭기.
  3. 제 2항에 있어서,
    상기 코어스 차동입력단은,
    게이트(Gate) 단자에 코어스 램핑 전압이 직접 인가되는 제 3 트랜지스터; 및
    게이트(Gate) 단자에 아날로그-디지털 변환(A/D Conversion)을 하고자 하는 입력 전압이 인가되는 제 4 트랜지스터
    를 포함하는 증폭기.
  4. 비교기에 있어서,
    코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 출력하기 위한 증폭기;
    상기 증폭기로부터의 코어스 변환 결과에 따라 코어스 제어 신호(Coarse Control Signal)를 발생하고, 상기 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부; 및
    상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 코어스 램핑 전압 차단부
    를 포함하는 비교기.
  5. 제 4항에 있어서,
    상기 증폭기는,
    코어스 변환 결과와 파인 변환 결과를 상기 신호 처리부로 출력하기 위한 출력단;
    코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 상기 출력단을 통해 출력하기 위한 코어스 차동입력단; 및
    파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 상기 출력단을 통해 출력하기 위한 파인 차동입력단
    을 포함하는 비교기.
  6. 제 4항에 있어서,
    상기 코어스 램핑 전압 차단부는,
    상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 스위치; 및
    상기 스위치에서의 차단 시점의 코어스 램핑 전압을 저장하기 위한 커패시터
    를 포함하는 비교기.
  7. 제 4항에 있어서,
    상기 비교기는,
    제어 신호에 따라 상기 증폭기를 리셋시키기 위한 스위치
    를 더 포함하는 비교기.
  8. 제 4항에 있어서,
    상기 비교기는,
    아날로그-디지털 변환을 하고자 하는 입력 전압과 상기 증폭기로부터 피드백되는 출력 전압을 디커플링하기 위한 커패시터
    를 더 포함하는 비교기.
  9. 아날로그-디지털 변환 장치에 있어서,
    코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 출력하기 위한 증폭기;
    상기 증폭기로부터의 코어스 변환 결과에 따라 코어스 제어 신호를 발생하고, 상기 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부;
    상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 코어스 램핑 전압 차단부; 및
    상기 신호 처리부로부터의 비교 신호에 따라 코어스 디지털 코드 및 파인 디지털 코드를 결정하여 디지털 픽셀 데이터를 출력하기 위한 코드 결정부
    를 포함하는 아날로그-디지털 변환 장치.
  10. 제 9항에 있어서,
    상기 증폭기는,
    코어스 변환 결과와 파인 변환 결과를 상기 신호 처리부로 출력하기 위한 출력단;
    코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 상기 출력단을 통해 출력하기 위한 코어스 차동입력단; 및
    파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 상기 출력단을 통해 출력하기 위한 파인 차동입력단
    을 포함하는 아날로그-디지털 변환 장치.
KR20130068427A 2013-06-14 2013-06-14 멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치 KR20140145809A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130068427A KR20140145809A (ko) 2013-06-14 2013-06-14 멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치
US14/052,262 US8922413B1 (en) 2013-06-14 2013-10-11 Amplifier using multi input differential pair, and comparator and analog-to-digital converting apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130068427A KR20140145809A (ko) 2013-06-14 2013-06-14 멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치

Publications (1)

Publication Number Publication Date
KR20140145809A true KR20140145809A (ko) 2014-12-24

Family

ID=52018772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130068427A KR20140145809A (ko) 2013-06-14 2013-06-14 멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치

Country Status (2)

Country Link
US (1) US8922413B1 (ko)
KR (1) KR20140145809A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5882041B2 (ja) * 2011-12-08 2016-03-09 ルネサスエレクトロニクス株式会社 Ａｄコンバータおよびそれを用いた固体撮像装置
KR20160109001A (ko) * 2015-03-09 2016-09-21 에스케이하이닉스 주식회사 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치
KR20160109002A (ko) * 2015-03-09 2016-09-21 에스케이하이닉스 주식회사 출력 극성 변환을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치
US10015429B2 (en) * 2015-12-30 2018-07-03 Omnivision Technologies, Inc. Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter
TWI726822B (zh) * 2019-10-08 2021-05-01 創未來科技股份有限公司 訊號轉換裝置
CN116318161B (zh) * 2023-03-23 2024-02-02 华中科技大学 用于图像传感器的多步式单斜模数转换电路及控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6670904B1 (en) 2002-08-22 2003-12-30 Micron Technology, Inc. Double-ramp ADC for CMOS sensors
KR101063872B1 (ko) 2009-05-07 2011-09-15 포항공과대학교 산학협력단 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
EP2355358A1 (en) * 2010-02-04 2011-08-10 Nxp B.V. An ADC, a temperature sensor, a non-contact transponder, and a method of converting analog signals to digital signals

Also Published As

Publication number Publication date
US8922413B1 (en) 2014-12-30
US20140368371A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
US9438258B1 (en) Preamplifier, comparator and analog-to-digital converting apparatus including the same
KR20140145809A (ko) 멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치
US10411724B2 (en) Two-step single-slope comparator with high linearity and CMOS image sensor including the same
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US7791524B2 (en) Solid-state imaging device, semiconductor integrated circuit, and signal processing method
US9787927B2 (en) Solid-state imaging apparatus
US20110012765A1 (en) Comparator for a pipelined analog-to-digital converter and related signal sampling method
US11330214B2 (en) Comparator and image sensing device including the same
US9473125B2 (en) Comparator, analog-to-digital converting apparatus including the same, and analog-to-digital converting method
US10694134B2 (en) Comparison device and CMOS image sensor including the same
US9312842B2 (en) Cascoded comparator with dynamic biasing for column parallel single slope ADCs
US20140078362A1 (en) Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit
CN112243099B (zh) 具有比较器的列放大器复位电路
US10693484B1 (en) Pipelined analog-to-digital converter calibration
US9356616B1 (en) Pipelined interpolating sub-ranging SAR analog-to-digital converter
US11611336B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
KR101248485B1 (ko) 가변 이득 증폭기를 갖는 ａｄｃ
US8026759B2 (en) Multistage amplifying circuit
KR102274467B1 (ko) 2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지센서
KR102677076B1 (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US20150138148A1 (en) Touch signal gain control apparatus and method
KR101590480B1 (ko) 파이프라인 ａｄｃ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application