KR102274467B1 - 2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지센서 - Google Patents

2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지센서 Download PDF

Info

Publication number
KR102274467B1
KR102274467B1 KR1020200049430A KR20200049430A KR102274467B1 KR 102274467 B1 KR102274467 B1 KR 102274467B1 KR 1020200049430 A KR1020200049430 A KR 1020200049430A KR 20200049430 A KR20200049430 A KR 20200049430A KR 102274467 B1 KR102274467 B1 KR 102274467B1
Authority
KR
South Korea
Prior art keywords
analog
adc
digital converter
conversion
cdac
Prior art date
Application number
KR1020200049430A
Other languages
English (en)
Inventor
박원희
최재혁
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020200049430A priority Critical patent/KR102274467B1/ko
Application granted granted Critical
Publication of KR102274467B1 publication Critical patent/KR102274467B1/ko

Links

Images

Classifications

    • H04N5/3742—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/37455—
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기, 아날로그 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기, 및 상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하되, 상기 램프 생성기는 제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및 각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함하는, 아날로그-디지털 변환기(ADC) 및 이를 포함하는 CMOS 이미지 센서(CIS)가 제공된다. 이에 의하면, 코스(coarse) 변환과 미세(fine) 변환을 진행하는 동안 같은 회로를 공유함으로써 면적 효율적인 설계가 가능하고, 칼럼 고정-패턴 노이즈를 줄여 이미지 손상을 막을 수 있다. 또한 구조가 간단하면서도 저전력에서 동작할 수 있으며 칼럼 피치가 작은 경우에도 성능 저하를 막을 수 있다.

Description

2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 CMOS 이미지센서{TWO-STEP SINGLE-SLOPE ANALOG-TO-DIGITAL CONVERTER AND CMOS IMAGE SENSOR INCLUDING THE SAME}
본 발명은 아날로그-디지털 변환기 및 이를 포함하는 CMOS 이미지 센서에 관한 것이다.
CMOS 이미지 센서(CMOS image sensor, CIS)는 각 픽셀의 광 검출기를 이용하여 입사 광자를 전자로 변환하고, 픽셀 회로를 통해 전자를 아날로그 신호로 변환하며, 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 통해 아날로그 신호를 디지털 신호로 변환하는 모바일 카메라의 핵심 센서이다. 이에 의해, CMOS 이미지 센서(CIS)는 고품질의 컬러 이미지를 디지털 신호의 형태로 고속으로 변환한다.
CMOS 이미지 센서(CIS)에 포함되는 종래의 아날로그-디지털 변환기(ADC)는 램프(ramp) 신호와의 비교를 통해 아날로그 신호를 디지털 신호로 변환한다. 그런데 램프 신호의 스윙(swing)이 커질수록 선형성을 유지하기 힘들다는 문제점이 있다. 또한, 아날로그-디지털 변환기(ADC)의 핵심 부품이라고 할 수 있는 비교기(comparator)의 입력 오프셋으로 인해 칼럼 고정-패턴 노이즈(column fixed-pattern noise)가 제거되지 못해 이미지를 손상시키는 문제점이 있다.
또한, 아날로그-디지털 컨버터(ADC)가 CMOS 이미지 센서(CIS)의 전역 클럭(global clock)을 사용하는 경우 전역 드라이버(global driver) 또는 PLL(phase-locked loop)과 같은 추가적인 장치가 필요하므로 전력소모가 심하다는 문제점도 있다.
한편, 최근에는 집적도의 향상으로 CMOS 이미지 센서(CIS)의 칼럼 피치(column pitch)가 점점 줄어드는 추세이다. 그에 따라 종(vertical) 방향의 차폐 메탈(shielding metal)을 배치하지 못하므로 메탈 라인 간에 AC 커플링이 발생하여 신호가 손상되는 문제점이 있다.
한국 등록특허공보 제10-1695275호(아날로그-디지털 변환 장치, 이를 포함하는 이미지 센싱 장치 및 방법)
전술한 문제점을 해결하기 위한 본 발명의 목적은 면적 효율적이고(area efficient), 칼럼 고정-패턴 노이즈를 제거하여 이미지 손상을 막을 수 있는 아날로그-디지털 변환기(ADC)를 제공하는 것이다.
전술한 문제점을 해결하기 위한 본 발명의 다른 목적은 간단한 구조로 고성능을 갖고, 저전력에서도 성능 저하가 최소화되며, 칼럼 피치가 작은 경우에도 성능 저하를 막을 수 있는 CMOS 이미지 센서(CIS)를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 문제점을 해결하기 위한 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(analog-to-digital converter, ADC)는 램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기, 아날로그 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기, 및 상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하되, 상기 램프 생성기는 제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및 각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함한다.
일 측면에 따르면, 상기 아날로그-디지털 변환기(ADC)는 상위 비트의 변환을 수행하는 코스(coarse) 변환 단계 및 하위 비트의 변환을 수행하는 미세(fine) 변환 단계에 걸쳐 아날로그-디지털 변환을 수행하되, 상기 램프 생성기는 상기 코스 변환 단계에서 상기 로컬 CDAC 및 상기 슈퍼 CDAC를 이용하여 코스 램프 신호를 생성하고, 상기 미세 변환 단계에서 상기 슈퍼 CDAC를 이용하여 미세 램프 신호를 생성할 수 있다.
일 측면에 따르면, 상기 코스 변환 단계에서 상기 로컬 CDAC는 상기 아날로그 신호와 코스 램프 신호의 크기가 교차하는 시점의 아날로그 값을 저장하고, 상기 미세 변환 단계에서 상기 아날로그-디지털 변환기(ADC)는 상기 저장된 아날로그 값을 이용하여 상기 하위 비트의 변환을 수행할 수 있다.
일 측면에 따르면, 상기 미세 변환 단계에서 상기 램프 생성기는 상기 슈퍼 CDAC를 이용하여 상기 미세 램프 신호를 생성할 수 있다.
일 측면에 따르면, 상기 아날로그-디지털 변환기(ADC)는 상기 비교기의 입력을 스위칭하여 적어도 두 번의 아날로그-디지털 변환 동작을 수행할 수 있다.
일 측면에 따르면, 상기 카운터는 상기 각 칼럼마다 개별적으로 배치된 로컬 클럭 생성기에서 생성된 로컬 클럭에 따라 상기 카운팅 동작을 수행할 수 있다.
상기 아날로그-디지털 변환기(ADC)는 적어도 두 개의 기준 전압(reference voltage)에 대하여 아날로그-디지털 변환을 수행하여 상기 로컬 클럭에 의한 이득 에러(gain error) 및 오프셋을 계산하고, 상기 계산 결과를 이용하여 아날로그-디지털 변환 결과를 후보정할 수 있다.
전술한 문제점을 해결하기 위한 본 발명의 다른 실시예에 따른 아날로그-디지털 변환기(analog-to-digital converter, ADC)는, 램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기, 아날로그 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기, 및 상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하되, 상기 카운터는 상기 각 칼럼마다 개별적으로 배치된 로컬 클럭 생성기에서 생성된 로컬 클럭에 따라 상기 카운팅 동작을 수행한다.
일 측면에 따르면, 상기 아날로그-디지털 변환기(ADC)는 적어도 두 개의 기준 전압(reference voltage)에 대하여 아날로그-디지털 변환을 수행하여 상기 로컬 클럭에 의한 이득 에러(gain error) 및 오프셋을 계산하고, 상기 계산 결과를 이용하여 아날로그-디지털 변환 결과를 후보정할 수 있다.
일 측면에 따르면, 상기 램프 생성기는 제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및 각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함할 수 있다.
일 측면에 따르면, 상기 아날로그-디지털 변환기(ADC)는 상위 비트의 변환을 수행하는 코스(coarse) 변환 단계 및 하위 비트의 변환을 수행하는 미세(fine) 변환 단계에 걸쳐 아날로그-디지털 변환을 수행하되, 상기 램프 생성기는 상기 코스 변환 단계에서 상기 로컬 CDAC 및 상기 슈퍼 CDAC를 이용하여 코스 램프 신호를 생성하고, 상기 미세 변환 단계에서 상기 슈퍼 CDAC를 이용하여 미세 램프 신호를 생성할 수 있다.
일 측면에 따르면, 상기 코스 변환 단계에서 상기 로컬 CDAC는 상기 아날로그 신호와 코스 램프 신호의 크기가 교차하는 시점의 아날로그 값을 저장하고, 상기 미세 변환 단계에서 상기 아날로그-디지털 변환기(ADC)는 상기 저장된 아날로그 값을 이용하여 상기 하위 비트의 변환을 수행할 수 있다.
일 측면에 따르면, 상기 미세 변환 단계에서 상기 램프 생성기는 상기 슈퍼 CDAC를 이용하여 상기 미세 램프 신호를 생성할 수 있다.
일 측면에 따르면, 상기 아날로그-디지털 변환기(ADC)는 상기 비교기의 입력을 스위칭하여 적어도 두 번의 아날로그-디지털 변환 동작을 수행할 수 있다.
전술한 문제점을 해결하기 위한 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서(CMOS image sensor, CIS)는 빛을 감지하여 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이(pixel array), 상기 픽셀 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(analog-to-digital converter, ADC), 및 상기 디지털 신호를 판독하여 출력하는 센스 앰프(sense amp)를 포함하되, 상기 아날로그-디지털 변환기(ADC)는 램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기, 상기 픽셀 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기, 및 상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하고, 상기 램프 생성기는 제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및 각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함한다.
일 측면에 따르면, 상기 아날로그-디지털 변환기(ADC)는 상위 비트의 변환을 수행하는 코스(coarse) 변환 단계 및 하위 비트의 변환을 수행하는 미세(fine) 변환 단계의 2단계로 아날로그-디지털 변환을 수행하되, 상기 램프 생성기는 상기 코스 변환 단계에서 상기 로컬 CDAC 및 상기 슈퍼 CDAC를 이용하여 코스 램프 신호를 생성하고, 상기 미세 변환 단계에서 상기 슈퍼 CDAC를 이용하여 미세 램프 신호를 생성할 수 있다.
일 측면에 따르면, 상기 코스 변환 단계에서 상기 로컬 CDAC는 상기 아날로그 신호와 코스 램프 신호의 크기가 교차하는 시점의 아날로그 값을 저장하고, 상기 미세 변환 단계에서 상기 아날로그-디지털 변환기(ADC)는 상기 저장된 아날로그 값을 이용하여 상기 하위 비트의 변환을 수행할 수 있다.
일 측면에 따르면, 상기 미세 변환 단계에서 상기 램프 생성기는 상기 슈퍼 CDAC를 이용하여 상기 미세 램프 신호를 생성할 수 있다.
일 측면에 따르면, 상기 아날로그-디지털 변환기(ADC)는 상기 비교기의 입력을 스위칭하여 적어도 두 번의 아날로그-디지털 변환 동작을 수행할 수 있다.
일 측면에 따르면, 상기 카운터는 상기 각 칼럼마다 개별적으로 배치된 로컬 클럭 생성기에서 생성된 로컬 클럭에 따라 상기 카운팅 동작을 수행할 수 있다.
일 측면에 따르면, 상기 아날로그-디지털 변환기(ADC)는 적어도 두 개의 기준 전압(reference voltage)에 대하여 아날로그-디지털 변환을 수행하여 상기 로컬 클럭에 의한 이득 에러(gain error) 및 오프셋을 계산하고, 상기 계산 결과를 이용하여 아날로그-디지털 변환 결과를 후보정할 수 있다.
일 측면에 따르면, 상기 픽셀 어레이의 로우(row)를 선택하고 제어하는 로우 드라이버, 및 상기 픽셀 어레이의 칼럼(column)을 선택하고 제어하는 칼럼 디코더를 더 포함할 수 있다.
일 측면에 따르면, 디지털 신호 경로의 메탈과 동일한 층(layer)에서 상기 픽셀 신호의 경로를 덮는 가이드 메탈 라인을 더 포함할 수 있다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
전술한 본 발명의 실시예들에 따른 아날로그-디지털 변환기 및 이를 포함하는 CMOS 이미지 센서에 따르면, 코스(coarse) 변환과 미세(fine) 변환을 진행하는 동안 같은 회로를 공유함으로써 면적 효율적인 설계가 가능하고, 칼럼 고정-패턴 노이즈를 줄여 이미지 손상을 막을 수 있다. 또한 구조가 간단하면서도 저전력에서 동작할 수 있으며 칼럼 피치가 작은 경우에도 성능 저하를 막을 수 있다.
도 1은 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)를 포함하는 CMOS 이미지 센서(CIS)의 아키텍처를 나타낸 개략도이다.
도 2는 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)의 구성 및 연결 상태를 나타낸 회로도이다.
도 3은 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)의 동작 그래프이다.
도 4는 본 발명의 일 실시예에 따른 아날로그-디지털 변환기에서 미세 변환을 위한 미세 램프를 생성하기 위하여 회로를 변환하는 것을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 아날로그-디지털 변환기에서 입력 스위칭을 통한 오프셋 제거 기법을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 CMOS 이미지 센서(CIS)에서 로컬 클럭 생성기를 이용한 아날로그-디지털 변환 동작을 설명하기 위한 도면이다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 CMOS 이미지 센서(CIS)에서 메탈 라인끼리의 커플링을 제거하기 위한 가이드 메탈 라인의 적용 예시를 나타낸 개념도이다.
도 8은 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)의 아날로그-디지털 변환 성능을 측정한 그래프이다.
도 9는 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)의 입력 스위칭을 통한 오프셋 제거 기법의 성능을 측정한 실험 결과를 나타낸 표이다.
도 10은 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)를 포함하는 CMOS 이미지 센서(CIS)에서 로컬 클럭 생성기의 사용에 따른 이득 에러의 후보정 성능을 측정한 실험 결과를 나타낸 표이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이 본 발명을 쉽게 실시할 수 있도록 명확하고 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)를 포함하는 CMOS 이미지 센서(CIS)의 아키텍처를 나타낸 개략도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)를 포함하는 CMOS 이미지 센서(CIS)(100)는 픽셀 어레이(110), 램프 생성기(120), 비교기(130), 카운터(140), 센스 앰프(150), 로우 드라이버(160), 및 칼럼 디코더(170)를 포함한다. CMOS 이미지 센서(CIS)(100)에서 신호 전달 순서는 다음과 같다. 픽셀 어레이(110)로부터 출력된 픽셀 신호는 비교기(130)에서 램프 신호와 비교되고, 카운터(140)와 센스 앰프(150)를 통해 판독된다.
픽셀 어레이(110)에는 픽셀 신호를 출력하는 복수의 픽셀이 배열된다. 여기서, 각 픽셀은 빛을 감지하고 이를 전기적 신호로 변환하는 광 감지 소자로서, 예를 들어, 포토다이오드(photodiode)가 사용될 수 있다. 픽셀은 매트릭스 형태로 배열될 수 있으며, 매트릭스의 로우(row) 및 칼럼(column)은 각각 로우 드라이버(160) 및 칼럼 디코더(170)에 의해 제어된다.
램프 생성기(120)는 램프 신호를 생성한다. 도 2에 도시된 바와 같이, 램프 생성기(120)는 CDAC(capacitive digital analog converter)일 수 있다. 램프 생성기(120)의 상세한 동작에 관하여는 도 2를 참조하여 후술하기로 한다.
비교기(130)는 픽셀 어레이(110)에서 출력된 픽셀 신호의 크기와 램프 생성기(120)에서 출력된 램프 신호의 크기를 비교하고, 비교 결과에 따라 논리값 1 또는 0에 해당하는 신호를 출력한다. 예를 들어, 램프 신호가 픽셀 신호보다 크거나 같으면 비교기(130)는 논리값 1에 해당하는 신호를 출력할 수 있고, 램프 신호가 픽셀 신호보다 작으면 비교기(130)는 논리값 0에 해당하는 신호를 출력할 수 있다.
카운터(140)는 픽셀 신호를 디지털 신호로 변환하기 위해 비교기(130)의 비교 결과에 따라 카운팅 동작을 수행한다. 예를 들어, 램프 신호가 생성될 때 카운팅을 시작하고, 픽셀 신호와 램프 신호가 교차되는 시점에 카운팅을 종료할 수 있다.
센스 앰프(150)는 아날로그-디지털 컨버터(ADC)에서 변환된 디지털 신호를 판독하여 출력한다. 즉, 센스 앰프(150)는 리드아웃(readout) 동작을 수행한다.
로우 드라이버(160)는 픽셀 어레이(110)의 로우를 선택하고 제어하기 위한 것이고, 칼럼 디코더(170)는 픽셀 어레이(110)의 칼럼을 선택하고 제어하기 위한 것이다.
도 2는 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)의 구성 및 연결 상태를 나타낸 회로도이다.
본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)는 2단계 단일 기울기(single-slope) 아날로그-디지털 변환기(ADC)일 수 있다. 2단계 단일 기울기 아날로그-디지털 변환기(ADC)는 정확도가 높고, 구조가 간단하여 구현이 쉬우며, 저전력 및 저면적 구현에 유리하여 CMOS 이미지 센서(CIS)(100)에서 가장 널리 사용되고 있다. "2단계"는 아날로그-디지털 변환 속도를 향상시키기 위한 기법으로서, 상위 비트의 변환을 수행하는 코스(coarse) 변환 및 하위 비트의 변환을 수행하는 미세(fine) 변환을 포함한다.
2단계 단일 기울기 아날로그-디지털 변환기(ADC)의 일반적인 동작 원리는 입력 신호(예컨대, 픽셀 신호)와 램프 신호의 크기를 비교하여 두 값이 교차되는 지점을 검출하는 것이다. 이때, 예를 들어, 코스 변환 단계에서는 코스 램프 신호를 이용하여 상위 비트의 변환을 수행하고, 미세 변환 단계에서는 미세 램프 신호를 이용하여 하위 비트의 변환을 수행한다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC) 는 로컬 CDAC(122), 슈퍼 CDAC(124), 비교기(130), 및 카운터(도 1의 140)를 포함한다. 여기서 로컬 CDAC(122) 및 슈퍼 CDAC(124)는 램프 신호를 생성한다.
로컬 CDAC(122)는, 도 2에 도시된 바와 같이, 복수의 커패시터로 구성되고, 복수의 커패시터 각각은 한 쪽 단자(예컨대, 상판(top plate))가 모두 연결된 형태로 구성된다.
종래의 단일 기울기 아날로그-디지털 변환기(ADC)는 로컬 CDAC(122)만을 이용해 램프 신호를 생성한다. 그러나 이러한 방식은 로컬 CDAC(122)가 개별 칼럼 내에 위치하므로 칼럼 간의 레이아웃 불일치(layout mismatch)로 인해 생성된 램프 신호의 선형성이 낮아 아날로그-디지털 변환 성능이 떨어지는 문제점이 있다. 이 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC) 및 이를 포함하는 CMOS 이미지 센서(CIS)(100)는 각 칼럼마다 CDAC를 추가로 배치하여 슈퍼 CDAC(124)를 형성하도록 하고 이를 이용해 램프 신호를 생성한다.
슈퍼 CDAC(124)는, 도 2에 도시된 바와 같이, 각 칼럼에 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 복수의 커패시터의 한 쪽 단자(예컨대, 상판(top plate))가 모두 연결되어 구성된다. 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)는 로컬 CDAC(122) 및 슈퍼 CDAC(124)가 연결된 큰(large) CDAC를 이용하여 램프 신호를 생성한다. 이로 인해 신호의 측정 및/또는 변환이 진행됨에 따라 각 칼럼 내의 로컬 CDAC(122)가 정보를 저장하고 떨어져 나가더라도 큰 CDAC를 구성한 효과가 감쇠하는 것을 방지할 수 있다. 즉, 측정 및/또는 변환이 막바지에 이르러 대부분의 로컬 CDAC(122)가 분리된 상태에서도 슈퍼 CDAC(124)는 연결된 상태이므로 램프 신호의 고선형성을 유지할 수 있다.
도 3은 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)의 동작 그래프이다. 도 3에서, 설명의 편의를 위하여 아날로그-디지털 변환기(ADC)의 동작을 2개의 칼럼에서의 동작으로 단순화하여 나타내었다.
먼저, 슈퍼 CDAC(124)와 연결된 스위치 S1 및 S2가 ON 상태에서 램프 신호(Vref)가 생성되기 시작한다. 이때 램프 신호(Vref)가 제1 칼럼의 픽셀 신호(Vcomp_in1)보다 작으므로 제1 칼럼의 비교기(130)의 출력 신호(Vcomp _ out1)는 논리값 1을 갖는다. 램프가 진행되면서 램프 신호(Vref)가 제1 칼럼의 픽셀 신호(Vcomp _ in1)보다 크거나 같아지면 제1 칼럼의 비교기(130)의 출력 신호(Vcomp _ out1)가 논리값 0으로 바뀌고 스위치 S1이 OFF 된다. 이때 스위치 S1가 OFF 됨에 따라 분리된 제1 칼럼의 로컬 CDAC(122)는 제1 칼럼의 비교기(130)의 출력 신호(Vcomp _ out1)가 논리값 0으로 바뀌는 순간의 아날로그 전압을 저장한다.
이후 스위치 S2 만 ON 상태에서 픽셀 신호(Vref)가 제2 칼럼의 픽셀 신호(Vcomp_in2)보다 크거나 같아지면 제2 칼럼의 비교기(130)의 출력 신호(Vcomp _ out2)가 논리값 0으로 바뀌고 스위치 S2가 OFF 된다. 이때 스위치 S2가 OFF 됨에 따라 분리된 제2 칼럼의 로컬 CDAC(122)는 제2 칼럼의 비교기(130)의 출력 신호(Vcomp _ out2)가 논리값 0으로 바뀌는 순간의 아날로그 전압을 저장한다.
동일한 방식으로 모든 칼럼에서 코스 변환이 진행되며, 각 칼럼의 로컬 CDAC(122)에 저장된 아날로그 전압을 이용하여 미세 변환이 동시에 진행된다.
도 4는 본 발명의 일 실시예에 따른 아날로그-디지털 변환기에서 미세 변환을 위한 미세 램프를 생성하기 위하여 회로를 변환하는 것을 설명하기 위한 도면이다.
코스 변환이 종료된 후 미세 변환 단계에서는 도 4의 (a)에 표시된 것처럼 미세 램프를 구동하기 위한 전역 버퍼(global buffer)(401)가 필요하다. 또한, 코스 변환이 종료된 후 슈퍼 CDAC(124)가 낭비된다. 미세 변환을 위한 미세 램프를 생성할 때 슈퍼 CDAC(124)를 이용하면 회로를 보다 효율적으로 이용할 수 있다. 즉, 도 4의 (a)의 회로의 연결 상태를 도 4의 (b)와 같이 변환하여 슈퍼 CDAC(124)를 미세 램프 생성에 이용할 수 있다.
도 5는 본 발명의 일 실시예에 따른 아날로그-디지털 변환기에서 입력 스위칭을 통한 오프셋 제거 기법을 설명하기 위한 도면이다.
상술한 바와 같이, 아날로그-디지털 변환기(ADC)는 비교기(130)를 포함한다. 그런데 비교기(130)는 자체적인 입력 오프셋(input offset)(501)을 가지고 있으며, 이로 인해 아날로그-디지털 변환 결과에 노이즈가 발생한다. 또한 CMOS 이미지 센서(CIS)(100)의 경우 각 칼럼마다 상이한 입력 오프셋(501)이 존재하고 이것은 칼럼 고정-패턴 노이즈(column fixed-pattern noise)의 원인이 된다. 이는 CMOS 이미지 센서(CIS)(100)에서 생성된 이미지가 손상되는 결과가 된다.
본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC) 및 이를 포함하는 CMOS 이미지 센서(CIS)(100)는 비교기의 입력 스위칭을 통해 입력 오프셋을 제거함으로써 정확한 아날로그-디지털 변환 및 이미지 생성이 가능하다.
도 5를 참조하여 설명하면, 비교기(130)의 음(-)의 입력 단자에 입력 오프셋(VOS)(501)이 존재하는 경우, 입력 신호(예컨대, 픽셀 신호)가 음(-)의 입력 단자로 입력되고 기준 신호(예컨대, 램프 신호)가 양(+)의 입력 단자로 입력되면 카운터(140)의 출력 신호는 Vout = (Vin - Vref) + VOS 가 되고, 반대로 입력 신호가 양(+)의 입력 단자로 입력되고 기준 신호가 음(-)의 입력 단자로 입력되면 카운터(140)의 출력 신호는 Vout = (Vin - Vref) + VOS 가 된다. 따라서 입력 스위칭을 통한 아날로그-디지털 변환 동작을 반복하면 Vout = Vin 의 입력 오프셋이 제거된 정확한 변환 동작을 수행할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 CMOS 이미지 센서(CIS)에서 로컬 클럭 생성기를 이용한 아날로그-디지털 변환 동작을 설명하기 위한 도면이다.
아날로그-디지털 컨버터(ADC)가 CMOS 이미지 센서(CIS)(100)에서 사용되는 경우 CMOS 이미지 센서(CIS)(100)의 전역 클럭(global clock)을 사용하면 전역 드라이버(global driver) 또는 PLL(phase-locked loop)과 같은 추가적인 장치가 필요하므로 전력소모가 커진다. 전역 클럭 생성기 대신에, 도 6의 (a)에 나타난 바와 같이, 각 칼럼마다 개별적으로 로컬 클럭 생성기(601)를 배치하고, 이를 이용하여 아날로그-디지털 변환을 수행하면 전력소모를 낮출 수 있다. 그러나, 예컨대 로컬 VCO와 같은, 로컬 클럭은 전역 클럭에 비하여 부정확하고 칼럼 간의 불일치(mismatch)로 인해 의도하는 주파수의 클럭 신호를 정확하게 만들지 못하여 아날로그-디지털 변환기(ADC)의 출력에 이득 에러(gain error)가 발생할 수 있다. 즉, 도 6의 (b)에 나타난 것과 같이, 로컬 클럭의 에러로 인해 램프 신호가 이상적인 동작(도 6의 (b)에서 실선)을 하지 못하고, 실제로는 점선으로 표시된 것과 같은 동작을 하게 된다. 이로 인해 카운터(140)의 출력 디지털 코드에 이득 에러(ΔVOUT = A×ΔVIN + B) - 여기서, A는 이득 에러이고, B는 오프셋임 - 가 발생한다.
이러한 이득 에러(A) 및 오프셋(B)은 적어도 2개의 기준 전압(reference voltage)에 대한 출력값을 이용하여 계산할 수 있으며 계산 결과에 기초하여 후보정할 수 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 CMOS 이미지 센서(CIS)에서 메탈 라인끼리의 커플링을 제거하기 위한 가이드 메탈 라인의 적용 예시를 나타낸 개념도이다.
CMOS 이미지 센서(CIS)(100) 내에 메탈 라인 상호간에 AC 커플링이 발생한다. 특히 아날로그 신호의 경우 AC 커플링에 의해 심각한 신호 손상을 입을 수 있다. 도 7a를 참조하면, 아날로그 신호의 경로를 기준으로 좌우에 디지털 신호 경로가 위치하는 경우 각 경로에서 반대되는 디지털 신호가 흐르더라도 공정의 변동(process variation) 및/또는 주변의 레이아웃 환경에 의해 상이한 커플링 커패시턴스(Cp)를 갖게 되어 완벽히 상쇄되지는 않는다. 따라서 도 7a의 우측 부분과 같이 아날로그 신호 경로와 디지털 신호 경로 사이에 차폐 메탈(shielding metal)(701, 703)을 삽입하여 커플링이 발생하지 않도록 해야 한다. 그러나 CMOS 이미지 센서(CIS)(100)는 제한된 칼럼 피치(column pitch)로 인해 추가적인 2개의 차폐 메탈 라인을 추가할 공간을 확보하기 힘들다.
본 발명의 다른 실시예에 따른 CMOS 이미지 센서(CIS)(100)는, 도 7b에 도시된 것과 같이, 디지털 신호 경로(D, DB)의 메탈과 동일한 층의 가이드 메탈(705)을 이용하여 아날로그 신호 경로(A)를 덮어주어 AC 커플링을 최소화할 수 있다. 즉, 가이드 메탈(705)에 의해 디지털 신호 경로로부터 발생하는 기생 커패시턴스의 총량이 증가하여 아날로그 신호 경로로의 AC 커플링이 감소하며, 따라서 커플링으로 인한 신호 손상을 감소시키고 CDS 공정으로 ΔVcoupling을 감소시킬 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC) 및 이를 포함하는 CMOS 이미지 센서(CIS)의 성능 검증을 위한 실험 결과를 설명한다.
도 8은 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)의 아날로그-디지털 변환 성능을 측정한 그래프이다.
도 8을 참조하면, 로컬 CDAC(122) 및 슈퍼 CDAC(124)를 연결하여 선형성 높은 코스 램프를 생성하고, 아날로그-디지털 변환의 진행에 따라 로컬 CDAC(122)가 떨어져 나감에도 슈퍼 CDAC(124)를 이용하여 미세 램프를 생성함으로써 -1.03/+0.98 LSB의 INL(integral non-linearity) 및 -0.5/+0.5 LSB의 DNL(differential non-linearity)을 갖는 것을 확인하였다.
도 9는 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)의 입력 스위칭을 통한 오프셋 제거 기법의 성능을 측정한 실험 결과를 나타낸 표이다.
도 9를 참조하면, 비교기(130)의 입력 트랜지스터의 크기를 임의로 바꾸면서 비교기의 입력 오프셋을 주었을 때 입력 스위칭을 통하여 오프셋을 제거한 결과이다. 표에서, No Mismatch 항목은 오프셋이 없는 경우의 측정 결과이고, 10% Mismatch 항목은 임의의 오프셋을 준 경우의 측정 결과이다. 실험 결과 두 경우의 측정값에 큰 차이가 없는 것으로 확인되었고, 입력 스위칭 및 CMS에 의해 오프셋이 효과적으로 제거되는 것을 알 수 있다.
도 10은 본 발명의 일 실시예에 따른 아날로그-디지털 변환기(ADC)를 포함하는 CMOS 이미지 센서(CIS)에서 로컬 클럭 생성기의 사용에 따른 이득 에러의 후보정 성능을 측정한 실험 결과를 나타낸 표이다.
도 10을 참조하면, 31.25mV 및 93.75mV을 기준 전압으로 하여 이득 에러 및 오프셋을 계산하고, 이를 이용하여 다른 입력 전압(62.5mV, 15.625mV, 46.875mV)에 대하여 후보정을 진행한 결과 1LSB 이내의 정확성을 갖는 것을 알 수 있다.
이상에서 도면 및 실시예를 참조하여 설명하였지만, 본 발명의 보호범위가 상기 도면 또는 실시예에 의해 한정되는 것을 의미하지는 않으며 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: CMOS 이미지 센서(CIS)
110: 픽셀 어레이
120: 램프 생성기
122: 로컬 CDAC
124: 슈퍼 CDAC
130: 비교기
140: 카운터
150: 센스 앰프
160: 로우 드라이버
170: 칼럼 디코더

Claims (23)

  1. CMOS 이미지 센서(CMOS image sensor, CIS)를 위한 아날로그-디지털 변환기(analog-to-digital converter, ADC)로서,
    램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기;
    아날로그 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기; 및
    상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하되,
    상기 램프 생성기는
    제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및
    각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함하는, 아날로그-디지털 변환기(ADC).
  2. 제1항에 있어서,
    상기 아날로그-디지털 변환기(ADC)는 상위 비트의 변환을 수행하는 코스(coarse) 변환 단계 및 하위 비트의 변환을 수행하는 미세(fine) 변환 단계에 걸쳐 아날로그-디지털 변환을 수행하되,
    상기 램프 생성기는 상기 코스 변환 단계에서 상기 로컬 CDAC 및 상기 슈퍼 CDAC를 이용하여 코스 램프 신호를 생성하고, 상기 미세 변환 단계에서 상기 슈퍼 CDAC를 이용하여 미세 램프 신호를 생성하는, 아날로그-디지털 변환기(ADC).
  3. 제2항에 있어서
    상기 코스 변환 단계에서 상기 로컬 CDAC는 상기 아날로그 신호와 코스 램프 신호의 크기가 교차하는 시점의 아날로그 값을 저장하고,
    상기 미세 변환 단계에서 상기 아날로그-디지털 변환기(ADC)는 상기 저장된 아날로그 값을 이용하여 상기 하위 비트의 변환을 수행하는, 아날로그-디지털 변환기(ADC).
  4. 제2항에 있어서,
    상기 미세 변환 단계에서 상기 램프 생성기는 상기 슈퍼 CDAC를 이용하여 상기 미세 램프 신호를 생성하는, 아날로그-디지털 변환기(ADC).
  5. 제1항에 있어서,
    상기 아날로그-디지털 변환기(ADC)는 상기 비교기의 입력을 스위칭하여 적어도 두 번의 아날로그-디지털 변환 동작을 수행하는, 아날로그-디지털 변환기(ADC).
  6. 제1항에 있어서,
    상기 카운터는 상기 각 칼럼마다 개별적으로 배치된 로컬 클럭 생성기에서 생성된 로컬 클럭에 따라 상기 카운팅 동작을 수행하는, 아날로그-디지털 변환기(ADC).
  7. 제6항에 있어서,
    상기 아날로그-디지털 변환기(ADC)는 적어도 두 개의 기준 전압(reference voltage)에 대하여 아날로그-디지털 변환을 수행하여 상기 로컬 클럭에 의한 이득 에러(gain error) 및 오프셋을 계산하고, 상기 계산 결과를 이용하여 아날로그-디지털 변환 결과를 후보정하는, 아날로그-디지털 변환기(ADC).
  8. CMOS 이미지 센서(CMOS image sensor, CIS)를 위한 아날로그-디지털 변환기(analog-to-digital converter, ADC)로서,
    램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기;
    아날로그 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기; 및
    상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하되,
    상기 카운터는 각 칼럼마다 개별적으로 배치된 로컬 클럭 생성기에서 생성된 로컬 클럭에 따라 상기 카운팅 동작을 수행하는, 아날로그-디지털 변환기(ADC).
  9. 제8항에 있어서,
    상기 아날로그-디지털 변환기(ADC)는 적어도 두 개의 기준 전압(reference voltage)에 대하여 아날로그-디지털 변환을 수행하여 상기 로컬 클럭에 의한 이득 에러(gain error) 및 오프셋을 계산하고, 상기 계산 결과를 이용하여 아날로그-디지털 변환 결과를 후보정하는, 아날로그-디지털 변환기(ADC).
  10. 제8항에 있어서,
    상기 램프 생성기는
    제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및
    각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함하는, 아날로그-디지털 변환기(ADC).
  11. 제10항에 있어서,
    상기 아날로그-디지털 변환기(ADC)는 상위 비트의 변환을 수행하는 코스(coarse) 변환 단계 및 하위 비트의 변환을 수행하는 미세(fine) 변환 단계에 걸쳐 아날로그-디지털 변환을 수행하되,
    상기 램프 생성기는 상기 코스 변환 단계에서 상기 로컬 CDAC 및 상기 슈퍼 CDAC를 이용하여 코스 램프 신호를 생성하고, 상기 미세 변환 단계에서 상기 슈퍼 CDAC를 이용하여 미세 램프 신호를 생성하는, 아날로그-디지털 변환기(ADC).
  12. 제11항에 있어서,
    상기 코스 변환 단계에서 상기 로컬 CDAC는 상기 아날로그 신호와 코스 램프 신호의 크기가 교차하는 시점의 아날로그 값을 저장하고,
    상기 미세 변환 단계에서 상기 아날로그-디지털 변환기(ADC)는 상기 저장된 아날로그 값을 이용하여 상기 하위 비트의 변환을 수행하는, 아날로그-디지털 변환기(ADC).
  13. 제11항에 있어서,
    상기 미세 변환 단계에서 상기 램프 생성기는 상기 슈퍼 CDAC를 이용하여 상기 미세 램프 신호를 생성하는, 아날로그-디지털 변환기(ADC).
  14. 제8항에 있어서,
    상기 아날로그-디지털 변환기(ADC)는 상기 비교기의 입력을 스위칭하여 적어도 두 번의 아날로그-디지털 변환 동작을 수행하는, 아날로그-디지털 변환기(ADC).
  15. 빛을 감지하여 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이(pixel array);
    상기 픽셀 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(analog-to-digital converter, ADC); 및
    상기 디지털 신호를 판독하여 출력하는 센스 앰프(sense amp)를 포함하되,
    상기 아날로그-디지털 변환기(ADC)는
    램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기;
    상기 픽셀 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기; 및
    상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하고,
    상기 램프 생성기는
    제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및
    각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함하는, CMOS 이미지 센서(CIS).
  16. 제15항에 있어서,
    상기 아날로그-디지털 변환기(ADC)는 상위 비트의 변환을 수행하는 코스(coarse) 변환 단계 및 하위 비트의 변환을 수행하는 미세(fine) 변환 단계의 2단계로 아날로그-디지털 변환을 수행하되,
    상기 램프 생성기는 상기 코스 변환 단계에서 상기 로컬 CDAC 및 상기 슈퍼 CDAC를 이용하여 코스 램프 신호를 생성하고, 상기 미세 변환 단계에서 상기 슈퍼 CDAC를 이용하여 미세 램프 신호를 생성하는, CMOS 이미지 센서(CIS).
  17. 제16항에 있어서
    상기 코스 변환 단계에서 상기 로컬 CDAC는 상기 픽셀 신호와 코스 램프 신호의 크기가 교차하는 시점의 아날로그 값을 저장하고,
    상기 미세 변환 단계에서 상기 아날로그-디지털 변환기(ADC)는 상기 저장된 아날로그 값을 이용하여 상기 하위 비트의 변환을 수행하는, CMOS 이미지 센서(CIS).
  18. 제16항에 있어서,
    상기 미세 변환 단계에서 상기 램프 생성기는 상기 슈퍼 CDAC를 이용하여 상기 미세 램프 신호를 생성하는, CMOS 이미지 센서(CIS).
  19. 제15항에 있어서,
    상기 아날로그-디지털 변환기(ADC)는 상기 비교기의 입력을 스위칭하여 적어도 두 번의 아날로그-디지털 변환 동작을 수행하는, CMOS 이미지 센서(CIS).
  20. 제15항에 있어서,
    상기 카운터는 상기 각 칼럼마다 개별적으로 배치된 로컬 클럭 생성기에서 생성된 로컬 클럭에 따라 상기 카운팅 동작을 수행하는, CMOS 이미지 센서(CIS).
  21. 제20항에 있어서,
    상기 아날로그-디지털 변환기(ADC)는 적어도 두 개의 기준 전압(reference voltage)에 대하여 아날로그-디지털 변환을 수행하여 상기 로컬 클럭에 의한 이득 에러(gain error) 및 오프셋을 계산하고, 상기 계산 결과를 이용하여 아날로그-디지털 변환 결과를 후보정하는, CMOS 이미지 센서(CIS).
  22. 제15항에 있어서,
    상기 픽셀 어레이의 로우(row)를 선택하고 제어하는 로우 드라이버; 및
    상기 픽셀 어레이의 칼럼(column)을 선택하고 제어하는 칼럼 디코더를 더 포함하는, CMOS 이미지 센서(CIS).
  23. 제15항에 있어서,
    디지털 신호 경로의 메탈과 동일한 층(layer)에서 상기 픽셀 신호의 경로를 덮는 가이드 메탈 라인을 더 포함하는, CMOS 이미지 센서(CIS).
KR1020200049430A 2020-04-23 2020-04-23 2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지센서 KR102274467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200049430A KR102274467B1 (ko) 2020-04-23 2020-04-23 2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200049430A KR102274467B1 (ko) 2020-04-23 2020-04-23 2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지센서

Publications (1)

Publication Number Publication Date
KR102274467B1 true KR102274467B1 (ko) 2021-07-08

Family

ID=76893131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200049430A KR102274467B1 (ko) 2020-04-23 2020-04-23 2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지센서

Country Status (1)

Country Link
KR (1) KR102274467B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130096479A (ko) * 2012-02-22 2013-08-30 삼성전자주식회사 Ｃｄｓ 회로, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 장치
KR20140033604A (ko) * 2012-09-07 2014-03-19 삼성전자주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
KR20150078569A (ko) * 2013-12-31 2015-07-08 삼성전자주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서 및 이미지 센서의 동작 방법
KR101695275B1 (ko) 2015-09-22 2017-01-12 한국과학기술원 아날로그-디지털 변환 장치, 이를 포함하는 이미지 센싱 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130096479A (ko) * 2012-02-22 2013-08-30 삼성전자주식회사 Ｃｄｓ 회로, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 장치
KR20140033604A (ko) * 2012-09-07 2014-03-19 삼성전자주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
KR20150078569A (ko) * 2013-12-31 2015-07-08 삼성전자주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서 및 이미지 센서의 동작 방법
KR101695275B1 (ko) 2015-09-22 2017-01-12 한국과학기술원 아날로그-디지털 변환 장치, 이를 포함하는 이미지 센싱 장치 및 방법

Similar Documents

Publication Publication Date Title
US7385547B2 (en) Minimized differential SAR-type column-wide ADC for CMOS image sensors
US7265706B2 (en) Minimized SAR-type column-wide ADC for image sensors
CN109040630B (zh) 图像传感器的斜坡信号发生器和包括其的图像传感器
US9590652B2 (en) Solid-state imaging apparatus and semiconductor device
US8269872B2 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system
US8963760B2 (en) Analog-to-digital converter and solid-state imaging device
US8022856B2 (en) Successive approximation type A/D converter, method of controlling successive approximation type A/D converter, solid-state imaging device, and imaging apparatus
US8957803B2 (en) Capacitive voltage divider
KR100616074B1 (ko) 씨모스 타입 이미지 센서내의 아날로그/디지털 변환기의 자동 교정
US10432211B1 (en) Imaging systems with sub-radix-2 charge sharing successive approximation register (SAR) analog-to-digital converters
US10498992B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
US7649488B1 (en) Low-power column parallel cyclic analog-to-digital converter
US20050219090A1 (en) Comparator offset calibration for a/d converters
Xie et al. A 10 bit 5 MS/s column SAR ADC with digital error correction for CMOS image sensors
WO2009131018A1 (ja) イメージセンサー用ａ／ｄ変換器
US20170318247A1 (en) Comparator with correlated double sampling scheme, cmos image sensor including the same, and operating method thereof
KR102274467B1 (ko) 2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지센서
WO2020050118A1 (ja) 固体撮像素子および電子機器
US8581171B2 (en) Cyclic A/D converter, image sensor device, and method for generating digital signal from analog signal
US11611336B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
Wang et al. Design of a column-parallel SAR/SS two-step hybrid ADC for sensor arrays
US11950007B2 (en) Solid-state imaging device and electronic apparatus
WO2022266792A1 (zh) 斜坡发生器、图像传感器和产生斜坡电压的方法
US10797716B1 (en) Imaging systems having successive approximation register (SAR) analog-to-digital converters with reduced non-linearity
Teymouri et al. A high speed A/D converter for using in low power CMOS image sensors

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant