KR20160109001A - 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치 - Google Patents

멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치 Download PDF

Info

Publication number
KR20160109001A
KR20160109001A KR1020150032578A KR20150032578A KR20160109001A KR 20160109001 A KR20160109001 A KR 20160109001A KR 1020150032578 A KR1020150032578 A KR 1020150032578A KR 20150032578 A KR20150032578 A KR 20150032578A KR 20160109001 A KR20160109001 A KR 20160109001A
Authority
KR
South Korea
Prior art keywords
voltage
coarse
sampling
common mode
preamplifier
Prior art date
Application number
KR1020150032578A
Other languages
English (en)
Inventor
유시욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150032578A priority Critical patent/KR20160109001A/ko
Priority to US14/816,982 priority patent/US9473125B2/en
Priority to CN201510671772.2A priority patent/CN105959009B/zh
Publication of KR20160109001A publication Critical patent/KR20160109001A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 기술은 비교기 및 아날로그-디지털 변환 장치에 관한 것으로, 차동입력단을 추가적으로 채용하여 멀티 차동입력단을 구비하고 차동 샘플링을 수행하는 비교기 및 그를 이용한 아날로그-디지털 변환 장치를 제공한다. 이러한 비교기는, 신호 처리부로부터의 샘플링 제어 신호에 따라 공통 모드 전압을 샘플링하기 위한 공통 모드 전압 샘플링부; 상기 신호 처리부로부터의 샘플링 제어 신호에 따라 코어스 램핑 전압을 샘플링하기 위한 코어스 램핑 전압 샘플링부; 입력 전압과 상기 코어스 램핑 전압 샘플링부로부터의 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 상기 공통 모드 전압 샘플링부로부터의 공통 모드 전압의 차이를 증폭하여 파인 변환 결과를 출력하기 위한 전치 증폭기; 및 상기 전치 증폭기로부터의 코어스 변환 결과에 따라 샘플링 제어 신호를 발생하고, 상기 전치 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부를 포함할 수 있다.

Description

멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치{COMPARATOR USING MULTI INPUT DIFFERENTIAL PAIR AND DIFFERENTIAL SAMPLING, AND ANALOG-DIGITAL CONVERTING APPARATUS USING THAT}
본 발명의 몇몇 실시예들은 이미지 센서(IS : Image Sensor)에 관한 것으로, 더욱 상세하게는 차동입력쌍(Input Differential Pair, 즉 차동입력단)을 추가적으로 채용하여 멀티 차동입력단을 구비하고 차동 샘플링을 수행하는 비교기 및 그를 이용한 아날로그-디지털 변환 장치에 관한 것이다.
이하의 실시예에서는 설명의 편의를 위해서 투-스텝 싱글-슬로프 아날로그-디지털 변환 장치(Two-Step Single-Slope ADC)를 예로 들어 설명하나, 본 발명은 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치(Multi-Step Single-Slope ADC)뿐만 아니라 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치(Multi-Step Multi-Slope ADC)에도 적용 가능하고, 또한 고속의 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치나 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치를 필요로 하는 시스템에 적용이 가능하므로, 이에 한정되는 것이 아님을 미리 밝혀둔다.
종래 기술로는 투(멀티)-스텝 싱글-슬로프 아날로그-디지털 변환(Two(Multi)-Step Single-Slope A/D Conversion)을 하기 위한 방법이 "Alexey Yakovlev, 'DOUBLE-RAMP ADC FOR CMOS SENSORS', United States Patent No. US6,670,904 B1, Dec. 30, 2003" 및 "Seunghyun Lim, 'A High-Speed CMOS Image Sensor With Column-Parallel Two-Step Single-Slope ADCs', IEEE Trans. Electron Devices, vol. 56, no. 3, pp. 393-398, March. 2009" 등의 선행문헌에 나타나 있다.
이러한 종래 기술은 최상위 비트 변환(MSB Conversion)을 위한 코어스 램핑(Coarse Ramping) 전압을 커패시터(Capacitor)의 탑 플레이트(Top Plate)에 저장한 다음에, 최하위 비트 변환(LSB Conversion)을 위한 파인 램핑(Fine Ramping) 시 해당 커패시터의 바텀 플레이트(Bottom Plate)에 파인 램핑을 위한 입력단을 연결한 후 커패시터의 탑 플레이트에 플로팅(Floating) 상태로 저장되어 있던 전압이 파인 램핑 전압(Fine Ramping Voltage)에 따라 변하는 원리를 이용한다.
상기와 같은 종래 기술은 코어스 램핑과 파인 램핑 시 비교기(Comparator)에 입력되는 코어스 램핑 전압과 파인 램핑 전압의 슬로프(Slope)가 변환 과정에 따라 각각 달라질 수 있다는 문제점을 원천적으로 가지고 있다.
또한, 종래 기술은 코어스 아날로그-디지털 변환(Coarse A/D Conversion) 동작 시 코어스 램핑 전압(Vramp_c)을 샘플링할 때 각각의 컬럼 아날로그-디지털 변환 장치(Column ADC)의 위치에 따른 그라운드 전압 바운싱(Ground Voltage Bouncing) 및 코어스 램핑 전압의 세틀링(Settling) 차이로 인하여 에러 텀(Error Term)이 추가된 전압이 샘플링된다. 이는 컬럼 아날로그-디지털 변환 장치의 선형성(Linearity)에 해를 가하는 것은 물론이거니와 밴딩 노이즈(Banding Noise)에도 영향을 미치게 되는 문제점이 있다. 즉, 컬럼 아날로그-디지털 변환 장치들 중 동시에 몇 개가 샘플링 동작을 수행하는가 또한 동작하는 컬럼 아날로그-디지털 변환 장치의 위치가 어디인가에 따라 다양한 크기의 그라운드 전압 바운싱 및 코어스 램핑 전압의 세틀링 이슈(Settling Issue)가 발생할 수 있는 문제점이 있다.
본 발명의 실시예는 차동입력쌍(Input Differential Pair, 즉 차동입력단)을 추가적으로 채용하여 멀티 차동입력단을 구비하고 차동 샘플링을 수행하는 비교기 및 그를 이용한 아날로그-디지털 변환 장치를 제공한다.
본 발명의 일 실시예에 따른 비교기는, 신호 처리부로부터의 샘플링 제어 신호에 따라 공통 모드 전압을 샘플링하기 위한 공통 모드 전압 샘플링부; 상기 신호 처리부로부터의 샘플링 제어 신호에 따라 코어스 램핑 전압을 샘플링하기 위한 코어스 램핑 전압 샘플링부; 입력 전압과 상기 코어스 램핑 전압 샘플링부로부터의 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 상기 공통 모드 전압 샘플링부로부터의 공통 모드 전압의 차이를 증폭하여 파인 변환 결과를 출력하기 위한 전치 증폭기; 및 상기 전치 증폭기로부터의 코어스 변환 결과에 따라 샘플링 제어 신호를 발생하고, 상기 전치 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치는, 신호 처리부로부터의 샘플링 제어 신호에 따라 공통 모드 전압을 샘플링하기 위한 공통 모드 전압 샘플링부; 상기 신호 처리부로부터의 샘플링 제어 신호에 따라 코어스 램핑 전압을 샘플링하기 위한 코어스 램핑 전압 샘플링부; 입력 전압과 상기 코어스 램핑 전압 샘플링부로부터의 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 상기 공통 모드 전압 샘플링부로부터의 공통 모드 전압의 차이를 증폭하여 파인 변환 결과를 출력하기 위한 전치 증폭기; 상기 전치 증폭기로부터의 코어스 변환 결과에 따라 샘플링 제어 신호를 발생하고, 상기 전치 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부; 및 상기 신호 처리부로부터의 비교 신호에 따라 코어스 디지털 코드 및 파인 디지털 코드를 결정하여 디지털 픽셀 데이터를 출력하기 위한 코드 결정부를 포함할 수 있다.
본 발명의 실시예에 따르면, 고 해상도를 가지고 고속 및 저전력으로 동작을 하는 투-스텝 싱글-슬로프 아날로그-디지털 변환 장치(Two-Step Single-Slope ADC)를 사용하면서도, 고 선형성, 저 수평 노이즈 및 저 밴딩 노이즈의 효과가 있다.
즉, 본 발명의 실시예에 따르면, 듀얼 차동입력쌍(Dual Input Differential Pair, 즉 듀얼 차동입력단)의 각단에 코어스 램핑 전압(Vramp_c)을 샘플링하기 위한 샘플링부 및 공통 모드 전압(Common Mode Voltage, Vcm)을 샘플링하기 위한 샘플링부를 각각 구비하여 컬럼 아날로그-디지털 변환 장치가 있는 위치에 상관없이 균일한 샘플링 값을 취할 수 있도록 함으로써 선형성을 유지하고 밴딩 노이즈를 제거할 수 있는 효과가 있다. 또한, 본 발명의 실시예에서는 코어스 램핑 전압 및 공통 모드 전압이 샘플링된 후에 플로팅(Floating) 상태를 유지하게 되어 각종 노이즈로부터 영향을 받게 되지만, 이를 차동(Differential)으로 처리하여 이뮤너티(immunity)를 가지게 함으로써 수평 노이즈(Horizontal Noise) 또한 효과적으로 제거할 수 있다.
도 1은 본 발명의 일 실시예에 따른 비교기(Comparator)의 구성도이다.
도 2는 도 1의 전치 증폭기의 상세 구성도이다.
도 3은 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도이다.
도 4는 본 발명의 일 실시예에 따른 전치 증폭기, 비교기 및 아날로그-디지털 변환 장치의 타이밍도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
먼저, 본 발명의 실시예에 대한 이해를 돕기 위하여 그 기술 요지를 간략하게 살펴보면 다음과 같다.
종래 기술의 경우 코어스 아날로그-디지털 변환 동작 시 코어스 램핑 전압(Vramp_c)을 샘플링할 때 각각의 컬럼 아날로그-디지털 변환 장치의 위치에 따른 그라운드 전압 바운싱 및 코어스 램핑 전압의 세틀링 차이로 인하여 에러 텀이 추가된 전압이 샘플링된다. 이는 컬럼 아날로그-디지털 변환 장치의 선형성에 해를 가하는 것은 물론이거니와 밴딩 노이즈에도 영향을 미치게 되는 문제점이 있다.
이를 해결하기 위해 본 발명의 실시예에서는 듀얼 차동입력쌍(즉, 듀얼 차동입력단)의 각단에 코어스 램핑 전압을 샘플링하기 위한 샘플링부 및 공통 모드 전압을 샘플링하기 위한 샘플링부를 각각 구비하여 컬럼 아날로그-디지털 변환 장치가 있는 위치에 상관없이 균일한 샘플링 값을 취할 수 있도록 함으로써 선형성을 유지하고 밴딩 노이즈를 제거할 수 있다.
또한, 본 발명의 실시예에서는 코어스 램핑 전압 및 공통 모드 전압이 샘플링된 후에 플로팅 상태를 유지하게 되어 각종 노이즈로부터 영향을 받게 되지만, 이를 차동(Differential)으로 처리하여 이뮤너티를 가지게 함으로써 수평 노이즈 또한 효과적으로 제거할 수 있다.
도 1은 본 발명의 일 실시예에 따른 비교기(Comparator)의 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 비교기는, 신호 처리부(120)로부터의 샘플링 제어 신호에 따라 공통 모드 전압(VCM)을 샘플링하기 위한 공통 모드 전압 샘플링부(160), 신호 처리부(120)로부터의 샘플링 제어 신호에 따라 코어스 램핑 전압(VRAMP _C)을 샘플링하기 위한 코어스 램핑 전압 샘플링부(130), 입력 전압(Vp)과 코어스 램핑 전압 샘플링부(130)로부터의 코어스 램핑 전압(Vsp)의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압(VRAMP _F)과 공통 모드 전압 샘플링부(160)로부터의 공통 모드 전압(VSN)의 차이를 증폭하여 파인 변환 결과를 출력하기 위한 전치 증폭기(110), 및 전치 증폭기(110)로부터의 코어스 변환 결과에 따라 샘플링 제어 신호(Sampling Control Signal)를 발생하고, 전치 증폭기(110)로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 카운터(Counter) 또는 라인 메모리(Line Memory)로 출력하기 위한 신호 처리부(120)를 포함한다.
이때, 공통 모드 전압 샘플링부(160)는 신호 처리부(120)로부터의 샘플링 제어 신호에 따라 공통 모드 전압(VCM)을 차단하기 위한 스위치(Switch, 161), 및 스위치(161)에서의 차단 시점의 공통 모드 전압(VCM)을 저장하기 위한 커패시터(162)를 포함한다.
그리고 코어스 램핑 전압 샘플링부(130)는 신호 처리부(120)로부터의 샘플링 제어 신호에 따라 코어스 램핑 전압(VRAMP _C)을 차단하기 위한 스위치(Switch, 131), 및 스위치(131)에서의 차단 시점의 코어스 램핑 전압(VRAMP _C)을 저장하기 위한 커패시터(132)를 포함한다.
그리고 신호 처리부(120)는 전치 증폭기(110)로부터의 코어스 변환 결과와 파인 변환 결과를 증폭하기 위한 증폭기(121), 증폭기(121)로부터의 코어스 변환 결과에 따라 샘플링 제어 신호(Sampling Control Signal)를 발생하기 위한 제어기(122), 및 제어기(122)로부터의 코어스 변환 결과와 증폭기(121)로부터의 파인 변환 결과를 선택 신호(SELF, 예를 들어 타이밍 발생기로부터 전달받음)에 따라 선택하여 비교 신호를 카운터(Counter) 또는 라인 메모리(Line Memory)로 출력하기 위한 선택기(123)를 포함한다. 여기서, 코어스 변환 결과는 제어기(122)에서 샘플링 클럭(CLKs)에 동기되어 선택기(123)로 전달된다. 그리고 증폭기(121)는 부가 구성요소로서, 이때에는 전치 증폭기(110)로부터의 코어스 변환 결과가 제어기(122)로 전달되고, 전치 증폭기(110)로부터의 파인 변환 결과가 선택기(123)로 전달된다.
여기서, 비교기는 제어 신호에 따라 전치 증폭기(110)를 리셋시키기 위한 스위치(140)를 더 포함할 수 있다. 즉, 스위치(140)는 입력 전압(Vp)이 입력되는 입력 단자로 피드백되는 전치 증폭기(110)의 출력 전압을 외부 제어부(도면에 도시되지 않음)로부터의 제어 신호(S)에 따라 온/오프시켜 전치 증폭기(110)를 리셋(오토 제로인)시키는 역할을 수행한다.
또한, 비교기는 아날로그-디지털 변환(A/D Conversion)을 하고자 하는 입력 전압(VPIXEL)과 전치 증폭기(110)로부터 피드백되는 출력 전압을 디커플링하기 위한 커패시터(150)를 더 포함한다.
이처럼, 본 발명의 실시예에 따르면, 듀얼 차동입력쌍(Dual Input Differential Pair, 즉 듀얼 차동입력단)의 각단에 코어스 램핑 전압(VRAMP _C)을 샘플링하기 위한 샘플링부 및 공통 모드 전압(Common Mode Voltage, VCM)을 샘플링하기 위한 샘플링부를 각각 구비하여 컬럼 아날로그-디지털 변환 장치가 있는 위치에 상관없이 균일한 샘플링 값을 취할 수 있도록 함으로써 선형성을 유지하고 밴딩 노이즈를 제거할 수 있다. 또한, 코어스 램핑 전압 및 공통 모드 전압이 샘플링된 후에는 플로팅(Floating) 상태를 유지하게 되어 각종 노이즈로부터 영향을 받게 되지만, 이를 차동(Differential)으로 처리하여 이뮤너티(immunity)를 가지게 함으로써 수평 노이즈(Horizontal Noise) 또한 효과적으로 제거할 수 있다.
이러한 비교기의 상세한 구성 및 동작에 대해서는 도 2 및 도 4를 참조하여 후술하기로 한다.
도 2는 도 1의 전치 증폭기(110)의 상세 구성도이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전치 증폭기는, 코어스 변환 결과와 파인 변환 결과를 출력하는 출력단의 역할을 수행하는 공통 액티브 로드(Common Active Load, 230), 입력 전압(Vp)과 코어스 램핑 전압 샘플링부(130)로부터의 코어스 램핑 전압(Vsp)의 차이를 증폭하여 코어스 변환 결과를 출력단을 통해 출력하기 위한 코어스 차동입력쌍(210), 및 파인 램핑 전압(VRAMP _F)과 공통 모드 전압 샘플링부(160)로부터의 공통 모드 전압(VSN)의 차이를 증폭하여 파인 변환 결과를 출력단을 통해 출력하기 위한 파인 차동입력쌍(220)을 포함한다.
도 2를 참조하여 전치 증폭기(110)의 구성 및 동작에 대하여 좀 더 상세히 살펴보면 다음과 같다.
차동입력쌍(Input Differential Pair, 즉 차동입력단)이 코어스 변환(Coarse Conversion)과 파인 변환(Fine Conversion)을 위해 멀티-스텝(Multi-Step)으로 나누어져 있다. 즉, 제 1 트랜지스터(MN1)와 제 2 트랜지스터(MN2)는 파인 변환을 위해 파인 차동입력쌍(220)을 이루고, 제 3 트랜지스터(MN3)와 제 4 트랜지스터(MN4)는 코어스 변환을 위해 코어스 차동입력쌍(210)을 이룬다.
이때, 코어스 차동입력쌍(210)에서는 입력 전압(Vp)과 코어스 램핑 전압 샘플링부(130)로부터의 코어스 램핑 전압(Vsp)을 직접 입력받아 비교한다. 이때, 공통 액티브 로드(230)의 출력 단자(Voutp1)에는 입력 전압(Vp)과 코어스 램핑 전압 샘플링부(130)로부터의 코어스 램핑 전압(Vsp)의 차이가 증폭되어 코어스 변환 결과가 출력되어 신호 처리부(120)로 전달된다. 이러한 코어스 차동입력쌍(210)을 코어스 차동입력단이라 할 수 있다.
여기서, 코어스 차동입력쌍(210)의 제 4 트랜지스터(Transistor)의 게이트(Gate) 단자에는 아날로그-디지털 변환(A/D Conversion)을 하고자 하는 입력 전압(Vp)이 인가되고, 제 3 트랜지스터(Transistor)의 게이트(Gate) 단자에는 코어스 램핑 전압 샘플링부(130)로부터의 코어스 램핑 전압(Vsp)이 직접 인가된다.
한편, 파인 차동입력쌍(220)에서는 파인 램핑 전압(VRAMP _F)과 공통 모드 전압 샘플링부(160)로부터의 공통 모드 전압(VSN)의 차이가 증폭되어, 파인 변환 결과를 공통 액티브 로드(230)의 출력 단자(Vout)를 통해 신호 처리부(120)로 출력한다. 그리고 바이어스 전압으로는 외부의 공통 모드 전압 발생부(도면에 도시되지 않음)로부터의 공통 모드 전압이 사용되고, 공통 모드 전압 샘플링부(160)로부터의 공통 모드 전압(VSN)은 파인 램핑 전압(VRAMP _F)의 시작 레벨(Starting Level)과 동일한 전압이 되도록 하는 것이 바람직하다. 이러한 파인 차동입력쌍(220)을 파인 차동입력단이라 할 수 있다.
여기서, 파인 차동입력쌍(220)의 제 1 트랜지스터(Transistor)의 게이트(Gate) 단자에는 파인 램핑 전압(VRAMP _F)이 직접 인가되고, 제 2 트랜지스터(Transistor)의 게이트(Gate) 단자에는 파인 램핑 전압(VRAMP _F)의 시작 레벨(Starting Level)과 동일한 공통 모드 전압 샘플링부(160)로부터의 공통 모드 전압(VSN)이 직접 인가된다.
한편, 제 1 트랜지스터(MN1)와 제 2 트랜지스터(MN2)와 제 5 트랜지스터(MN5)와 제 7 트랜지스터(MN7)로 이루어진 파인 차동입력쌍(220) 및 제 3 트랜지스터(MN3)와 제 4 트랜지스터(MN4)와 제 6 트랜지스터(MN6)와 제 8 트랜지스터(MN8)로 이루어진 코어스 차동입력쌍(210)의 차동 증폭 동작은 공지 기술이므로 더 이상 설명하지 않기로 한다. 또한, 두 개의 트랜지스터(MP1, MP2)로 이루어진 공통 액티브 로드(230)는 출력단의 역할을 하며, 그 구성 및 동작은 공지 기술이므로 더 이상 설명하지 않기로 한다.
도 3은 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는 도 1의 비교기, 및 코드 결정부(310)를 포함한다.
즉, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 신호 처리부(120)로부터의 샘플링 제어 신호에 따라 공통 모드 전압(VCM)을 샘플링하기 위한 공통 모드 전압 샘플링부(160), 신호 처리부(120)로부터의 샘플링 제어 신호에 따라 코어스 램핑 전압(VRAMP _C)을 샘플링하기 위한 코어스 램핑 전압 샘플링부(130), 입력 전압(Vp)과 코어스 램핑 전압 샘플링부(130)로부터의 코어스 램핑 전압(Vsp)의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압(VRAMP _F)과 공통 모드 전압 샘플링부(160)로부터의 공통 모드 전압(VSN)의 차이를 증폭하여 파인 변환 결과를 출력하기 위한 전치 증폭기(110), 전치 증폭기(110)로부터의 코어스 변환 결과에 따라 샘플링 제어 신호(Sampling Control Signal)를 발생하고, 전치 증폭기(110)로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 카운터(Counter) 또는 라인 메모리(Line Memory)로 출력하기 위한 신호 처리부(120), 및 신호 처리부(120)로부터의 비교 신호에 따라 코어스 디지털 코드(Coarse Digital Code) 및 파인 디지털 코드(Fine Digital Code)를 결정(Decision)하여 디지털 픽셀 데이터(Dout)를 출력하기 위한 코드 결정부(310)를 포함한다.
여기서, 코드 결정부(310)는 코어스 카운팅 클럭(CLKc)과 파인 카운팅 클럭(CLKF)을 이용하여 코드를 결정한다. 그리고 코드 결정부(310)는 카운터(예를 들어, 업/다운 카운터) 또는 카운팅 값(Counting Value)을 입력받는 라인 메모리(Line Memory)로 구현할 수 있다.
그 외의 구체적인 구성은 도 1 및 도 2에서 전술한 바와 같고, 그 구체적인 동작은 도 4를 참조하여 상세히 후술하기로 한다.
도 4는 본 발명의 일 실시예에 따른 전치 증폭기, 비교기 및 아날로그-디지털 변환 장치의 타이밍도이다.
첫 번째 단계로 코어스 차동입력쌍(210)에서 입력 전압(Vp)과 코어스 램핑 전압 샘플링부(130)로부터의 코어스 램핑 전압(Vsp)이 비교된다. 그리고 전치 증폭기(110)의 출력단(Voutp1), 즉 공통 액티브 로드(230)의 출력 단자에는 입력 전압(Vp)과 코어스 램핑 전압 샘플링부(130)로부터의 코어스 램핑 전압(Vsp)의 차이가 증폭되어 출력되어 신호 처리부(120)로 전달된다.
이때의 출력 전압은 신호 처리부(120)를 통해 샘플링 제어 신호가 발생되도록 하여 코어스 램핑 전압(VRAMP _C)이 통과되던 스위치(Switch, 131)를 오프(Off)시킴으로써 그 시점의 코어스 램핑 전압(VRAMP _C)이 커패시터(132)에 저장된다. 또한, 이와 동시에 신호 처리부(120)는 컬럼(Column)에 있는 카운터(Counter) 또는 카운팅 값(Counting Value)을 입력받는 라인 메모리(Line Memory)로 비교 신호를 전달하여 코어스 디지털 코드(Coarse Digital Code)가 결정(Decision)되도록 한다.
두 번째 단계로 파인 차동입력쌍(220)에서 파인 램핑 전압(VRAMP _F)과 공통 모드 전압 샘플링부(160)로부터의 공통 모드 전압(VSN)의 차이를 증폭하여 파인 변환 결과를 출력한다. 이때, 전치 증폭기(110)의 출력단(Voutp1), 즉 공통 액티브 로드(230)의 출력 단자를 통해 출력 전압이 신호 처리부(120)로 전달된다. 그러면, 신호 처리부(120)는 컬럼(Column)에 있는 카운터 또는 카운팅 값(Counting Value)을 입력받는 라인 메모리로 비교 신호를 전달하여 파인 디지털 코드(Fine Digital Code)가 결정되도록 한다.
상기와 같은 단계를 멀티플(Multiple)하게 수행함으로써, 멀티-스텝 싱글-슬로프 아날로그-디지털 변환(Multi-Step Single-Slope A/D Conversion)이 가능하게 된다.
전술한 바와 같이, 본 발명의 실시예에 따르면, 코어스 램핑 전압(VRAMP _C)과 공통 모드 전압(VCM)의 경우 듀얼 차동입력쌍(Dual Input Differential Pair)의 각 쌍에 인가되는데 이는 전체 회로적인 측면에서 차동(Differential)의 관계(즉, 코어스 차동입력쌍과 파인 차동입력쌍이 차동의 관계)를 가진다. 따라서 공통으로 인가되는 노이즈의 경우 억제(Suppression)가 되므로 노이즈에 대한 이뮤너티를 가질 수 있다. 여기서, 노이즈의 종류로는 샘플링 스위치의 챠지 피드스루(Charge Feedthrough) 및 클럭 피드스루(Clock Feedthrough)에 의한 그라운드 전압 바운싱 그리고 코어스 램핑 전압 바운싱이 있으며, 샘플링된 후에는 그라운드 변동(Ground Fluctuation)에 의한 영향 등이 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110 : 전치 증폭기 120 : 신호 처리부
130 : 코어스 램핑 전압 샘플링부 160 : 공통 모드 전압 샘플링부
310 : 코드 결정부

Claims (10)

  1. 비교기에 있어서,
    신호 처리부로부터의 샘플링 제어 신호에 따라 공통 모드 전압을 샘플링하기 위한 공통 모드 전압 샘플링부;
    상기 신호 처리부로부터의 샘플링 제어 신호에 따라 코어스 램핑 전압을 샘플링하기 위한 코어스 램핑 전압 샘플링부;
    입력 전압과 상기 코어스 램핑 전압 샘플링부로부터의 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 상기 공통 모드 전압 샘플링부로부터의 공통 모드 전압의 차이를 증폭하여 파인 변환 결과를 출력하기 위한 전치 증폭기; 및
    상기 전치 증폭기로부터의 코어스 변환 결과에 따라 샘플링 제어 신호를 발생하고, 상기 전치 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부
    를 포함하는 비교기.
  2. 제 1항에 있어서,
    상기 코어스 램핑 전압 샘플링부로부터의 코어스 램핑 전압과 상기 공통 모드 전압 샘플링부로부터의 공통 모드 전압은 상기 전치 증폭기에 의해 차동 관계를 가지는, 비교기.
  3. 제 1항에 있어서,
    상기 공통 모드 전압 샘플링부는,
    상기 신호 처리부로부터의 샘플링 제어 신호에 따라 공통 모드 전압을 차단하기 위한 스위치; 및
    상기 스위치에서의 차단 시점의 공통 모드 전압을 저장하기 위한 커패시터
    를 포함하는 비교기.
  4. 제 1항에 있어서,
    상기 코어스 램핑 전압 샘플링부는,
    상기 신호 처리부로부터의 샘플링 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 스위치; 및
    상기 스위치에서의 차단 시점의 코어스 램핑 전압을 저장하기 위한 커패시터
    를 포함하는 비교기.
  5. 제 1항에 있어서,
    상기 신호 처리부는,
    상기 전치 증폭기로부터의 코어스 변환 결과와 파인 변환 결과를 증폭하기 위한 증폭기;
    상기 증폭기로부터의 코어스 변환 결과에 따라 샘플링 제어 신호를 발생하기 위한 제어기; 및
    상기 제어기로부터의 코어스 변환 결과와 상기 증폭기로부터의 파인 변환 결과를 선택 신호에 따라 선택하여 비교 신호를 출력하기 위한 선택기
    를 포함하는 비교기.
  6. 제 1항에 있어서,
    상기 신호 처리부는,
    상기 전치 증폭기로부터의 코어스 변환 결과에 따라 샘플링 제어 신호를 발생하기 위한 제어기; 및
    상기 제어기로부터의 코어스 변환 결과와 상기 전치 증폭기로부터의 파인 변환 결과를 선택 신호에 따라 선택하여 비교 신호를 출력하기 위한 선택기
    를 포함하는 비교기.
  7. 제 1항에 있어서,
    상기 비교기는,
    제어 신호에 따라 상기 전치 증폭기를 리셋시키기 위한 스위치
    를 더 포함하는 비교기.
  8. 제 1항에 있어서,
    상기 비교기는,
    아날로그-디지털 변환을 하고자 하는 입력 전압과 상기 전치 증폭기로부터 피드백되는 출력 전압을 디커플링하기 위한 커패시터
    를 더 포함하는 비교기.
  9. 아날로그-디지털 변환 장치에 있어서,
    신호 처리부로부터의 샘플링 제어 신호에 따라 공통 모드 전압을 샘플링하기 위한 공통 모드 전압 샘플링부;
    상기 신호 처리부로부터의 샘플링 제어 신호에 따라 코어스 램핑 전압을 샘플링하기 위한 코어스 램핑 전압 샘플링부;
    입력 전압과 상기 코어스 램핑 전압 샘플링부로부터의 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 상기 공통 모드 전압 샘플링부로부터의 공통 모드 전압의 차이를 증폭하여 파인 변환 결과를 출력하기 위한 전치 증폭기;
    상기 전치 증폭기로부터의 코어스 변환 결과에 따라 샘플링 제어 신호를 발생하고, 상기 전치 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부; 및
    상기 신호 처리부로부터의 비교 신호에 따라 코어스 디지털 코드 및 파인 디지털 코드를 결정하여 디지털 픽셀 데이터를 출력하기 위한 코드 결정부
    를 포함하는 아날로그-디지털 변환 장치.
  10. 제 9항에 있어서,
    상기 코어스 램핑 전압 샘플링부로부터의 코어스 램핑 전압과 상기 공통 모드 전압 샘플링부로부터의 공통 모드 전압은 상기 전치 증폭기에 의해 차동 관계를 가지는, 아날로그-디지털 변환 장치.
KR1020150032578A 2015-03-09 2015-03-09 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치 KR20160109001A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150032578A KR20160109001A (ko) 2015-03-09 2015-03-09 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치
US14/816,982 US9473125B2 (en) 2015-03-09 2015-08-03 Comparator, analog-to-digital converting apparatus including the same, and analog-to-digital converting method
CN201510671772.2A CN105959009B (zh) 2015-03-09 2015-10-13 比较器、包括其的模数转换装置以及模数转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150032578A KR20160109001A (ko) 2015-03-09 2015-03-09 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치

Publications (1)

Publication Number Publication Date
KR20160109001A true KR20160109001A (ko) 2016-09-21

Family

ID=56886868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150032578A KR20160109001A (ko) 2015-03-09 2015-03-09 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치

Country Status (3)

Country Link
US (1) US9473125B2 (ko)
KR (1) KR20160109001A (ko)
CN (1) CN105959009B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015429B2 (en) * 2015-12-30 2018-07-03 Omnivision Technologies, Inc. Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter
TWI612528B (zh) * 2016-12-02 2018-01-21 矽統科技股份有限公司 感測裝置
CN107040734B (zh) * 2017-05-03 2019-12-31 北京思比科微电子技术股份有限公司 一种用于cmos图像传感器的rampadc
CN108199700B (zh) * 2017-12-12 2021-07-20 上海集成电路研发中心有限公司 一种高精度的比较器电路
US10205463B1 (en) * 2018-07-18 2019-02-12 Teledyne Scientific & Imaging, Llc Dual-gain single-slope ADC with digital CDS

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053771A (en) * 1990-07-16 1991-10-01 Eastman Kodak Company Adaptive dual range analog to digital converter
US6670904B1 (en) 2002-08-22 2003-12-30 Micron Technology, Inc. Double-ramp ADC for CMOS sensors
US7804438B2 (en) * 2008-05-02 2010-09-28 Alexander Krymski Image sensors and dual ramp analog-to-digital converters and methods
KR101063872B1 (ko) 2009-05-07 2011-09-15 포항공과대학교 산학협력단 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
KR20110129543A (ko) * 2010-05-26 2011-12-02 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 장치들
JP2012019411A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 固体撮像装置
KR101648066B1 (ko) * 2010-10-22 2016-08-12 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
KR101705045B1 (ko) * 2010-11-09 2017-02-10 삼성전자주식회사 아날로그 투 디지털 컨버터, 이를 포함하는 이미지 센서 및 아날로그 투 디지털 변환 방법
KR20140145809A (ko) * 2013-06-14 2014-12-24 에스케이하이닉스 주식회사 멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치
JP2015130611A (ja) * 2014-01-08 2015-07-16 株式会社東芝 アナログデジタル変換器およびイメージセンサ
CN103986470B (zh) * 2014-05-20 2017-02-15 天津大学 低功耗列级多参考电压单斜模数转换方法及转换器

Also Published As

Publication number Publication date
CN105959009A (zh) 2016-09-21
US20160269005A1 (en) 2016-09-15
CN105959009B (zh) 2021-05-28
US9473125B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
US9438258B1 (en) Preamplifier, comparator and analog-to-digital converting apparatus including the same
US10411724B2 (en) Two-step single-slope comparator with high linearity and CMOS image sensor including the same
US7002408B2 (en) Data signal amplifier and processor with multiple signal gains for increased dynamic signal range
US10003348B2 (en) Analog-to-digital converter with noise shaping
KR20160109001A (ko) 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치
US20140320330A1 (en) Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof
US20190068210A1 (en) Two-step single-slope comparator with high-resolution and high-speed and cmos image sensor including the same
CN106253901B (zh) 模拟数字转换装置及相关的校准方法及校准模块
US8922413B1 (en) Amplifier using multi input differential pair, and comparator and analog-to-digital converting apparatus using the same
US20190215003A1 (en) Programmable trim filter for successive approximation register analog to digital converter comparator
US8542143B1 (en) Pipelined ADC stage filters
CN112243099B (zh) 具有比较器的列放大器复位电路
US9013344B2 (en) High speed dynamic comparator
US7372391B1 (en) Pipeline ADC with memory effects achieving one cycle absolute over-range recovery
KR20190021634A (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
US9356616B1 (en) Pipelined interpolating sub-ranging SAR analog-to-digital converter
US8502713B1 (en) Pipelined analog to digital converter and method for correcting a voltage offset influence thereof
JP6550675B2 (ja) パルス波高分析装置
US8339303B2 (en) Method for improving the performance of the summing-node sampling calibration algorithm
TWI446724B (zh) 管線式再循環類比數位轉換器
KR102092635B1 (ko) 동적 레지듀 증폭기 및 이를 포함하는 파이프라인 아날로그-디지털 변환기
CN112751537B (zh) 线性放大电路和包含该电路的模数转换装置
Cao et al. A proved dither-injection method for memory effect in double sampling pipelined ADC
JP2005244343A (ja) アナログデジタル変換器
TWI410045B (zh) 影像感測系統及其相關放大／數位化電路