JP6550675B2 - パルス波高分析装置 - Google Patents
パルス波高分析装置 Download PDFInfo
- Publication number
- JP6550675B2 JP6550675B2 JP2015210561A JP2015210561A JP6550675B2 JP 6550675 B2 JP6550675 B2 JP 6550675B2 JP 2015210561 A JP2015210561 A JP 2015210561A JP 2015210561 A JP2015210561 A JP 2015210561A JP 6550675 B2 JP6550675 B2 JP 6550675B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform data
- pulse signal
- peak value
- unit
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 63
- 238000004364 calculation method Methods 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000012937 correction Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims 1
- 238000007493 shaping process Methods 0.000 description 30
- 238000005259 measurement Methods 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 7
- 238000012935 Averaging Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 2
- 101100458289 Drosophila melanogaster msps gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Measurement Of Radiation (AREA)
Description
各デジタルデータの誤差およびノイズがピーク波高値の検出精度を低下させてしまうことを抑制するために、複数のデジタルデータの平均値に基づいてピーク波高値を検出する場合には、ピーク波高値が実際よりも小さく検出される虞があるとともに、ピーク分解能が低下する虞がある。
(1)本発明の一態様に係るパルス波高分析装置は、アナログパルス信号をサンプリングして複数の波形データから成るデジタルパルス信号に変換する信号変換部と、前記信号変換部によって前記アナログパルス信号から変換された前記デジタルパルス信号のピーク値を検出するピーク値検出部と、前記ピーク値検出部によって検出された前記ピーク値の前後の少なくとも何れかにおける所定数の前記波形データの平均値を算出する平均値算出部と、前記平均値算出部によって算出された前記平均値を、前記デジタルパルス信号のピーク波高値とする信号処理部と、を備え、前記平均値算出部は、前記アナログパルス信号のパルス幅に関する情報に基づいて前記所定数を変更する。
プリアンプ12は、検出器11から出力されるアナログの電荷パルスまたは電流パルスを、電流または電荷に対応するアナログの電圧パルス信号(アナログパルス信号)に変換する。
パルス波高分析器14は、レベル変換器31と、スライディングスケールDAC32と、加算器33と、ADC34と、FPGA(Field Programmable Gate Array)35と、CPU36と、USBコントローラ37と、データメモリ38と、を備えている。
スライディングスケールDAC32は、FPGA35から出力されるスライディング電圧用のデジタル信号をアナログのスライディング電圧に変換して加算器33に入力する。スライディングスケールDAC32の分解能は、例えば、12bitとし、その上位8bitを用いてデジタル信号をアナログのスライディング電圧に変換する。スライディングスケールDAC32は、DAC値の1カウント(16LSB)に対して、波高値を1チャネル変化させる。
加算器(加算部)33は、レベル変換器31から出力されるアナログの電圧パルス信号にスライディングスケールDAC32から出力されるスライディング電圧を加算して、スライディング電圧が加算された電圧パルス信号を出力する。
DAC減算部(補正部)43は、加算器33によってアナログの電圧パルス信号に加算されたスライディング電圧を相殺するように、ADC取込部42によって取り込まれたデジタルパルス信号を補正する。DAC減算部43は、スライディング電圧に対応するデジタル信号を、デジタルパルス信号を構成する複数の波形データの各々から減算する。DAC減算部43は、スライディング電圧に対応するデジタル信号が減算された波形データを出力する。
移動平均算出部44は、算出した移動平均値のうち、ピーク値検出部45によって検出されたピーク値の前後における所定数の波形データを用いて算出した移動平均値を、デジタルパルス信号のピーク波高値とする。
時間計測部47は、パルス波高測定における実計測時間(リアルタイム)と有効計測時間(ライブタイム)を計測する。
測定制御部48は、パルス波高測定の開始/停止を制御する。
ヒストグラム作成制御部50は、波高値のヒストグラムを作成する。ヒストグラム作成制御部50は、移動平均算出部44によって算出された複数のデジタルパルス信号のピーク波高値を用いて、ピーク波高値のヒストグラムを作成する。ピーク波高値のヒストグラムは、例えば、検出器11が放射線のエネルギーに応じた波高値を有するパルス信号を出力する場合には、エネルギースペクトルである。
レジスタ51は、FPGA35およびCPU36が各種設定値およびデータをやり取りするために使用される。
データメモリ38は、各種設定値およびピーク波高値のヒストグラムなどのデータを記憶するメモリであり、例えば、MRAM(Magnetoresistive Random Access Memory)のような不揮発性メモリを使用することで、電源が切れても記憶したデータが保持される。
この比較例に対して、実施形態のパルス波高分析装置10では、移動平均算出部44は、電圧パルス信号のパルス幅が小さければ、第1所定数を減少させることで、ピーク波高値の検出精度を向上させ、ピーク分解能の低下を防ぐことができる。逆に、電圧パルス信号のパルス幅が大きければ、第1所定数を増大させることで、ピーク分解能をより向上させることができる。例えば、時定数が長いパルスまたはフラットパルス(台形波)に対しては、平均化するデータ数(第1所定数)を増やすことで、分解能をより向上させることができる。
図4は実施形態の比較例として、スライディングスケールを実行しない場合と、実施形態においてスライディングスケールを実行する場合との各々において、分解能が14bitのADCで8192チャネルのデータを得る場合のデジタルパルス信号を示している。実施形態に係るパルス波高分析装置10によれば、スライディングスケールを実行することでスケールをスライドさせても、スライディングスケールを実行しない比較例と同様に問題ないことが認められる。
先ず、図5に示す時刻t1においては、シェイピングアンプ13から電圧パルス信号の出力が開始され、BUSY信号がOFFからONに切り替わる。ピーク値検出部45は、時刻t1以降においてDAC減算部43から波形データが出力される毎に、波形データと所定閾値とを比較する。
次に、時刻t2においてDAC減算部43から出力される波形データが所定閾値を上回ると、ピーク値検出部45は閾値超えの有無を示す信号をOFFからONに切り替える。ピーク値検出部45は、例えば、第2所定時間に亘って連続的に第2所定数の波形データが所定閾値を上回る場合に、波形データの立上り開始であると判別する。ピーク値検出部45は、時刻t2以降において所定閾値を連続して上回る波形データの中で最大の波形データをピーク値データとして記憶する。
次に、時刻t4においてDAC減算部43から出力される波形データが所定閾値を下回ると、ピーク値検出部45は閾値超えの有無を示す信号をONからOFFに切り替える。ピーク値検出部45は、例えば、第3所定時間に亘って連続的に第3所定数の波形データが所定閾値を下回る場合に、波形データの立下り終了であると判別する。
次に、時刻t5においては、シェイピングアンプ13から電圧パルス信号の出力が終了され、BUSY信号がONからOFFに切り替わる。
次に、時刻t7においてDAC減算部43から出力される波形データが所定閾値を上回ると、ピーク値検出部45は閾値超えの有無を示す信号をOFFからONに切り替える。ピーク値検出部45は、例えば、第2所定時間に亘って連続的に第2所定数の波形データが所定閾値を上回る場合に、波形データの立上り開始であると判別する。ピーク値検出部45は、時刻t7以降において所定閾値を連続して上回る波形データの中で最大の波形データをピーク値データとして記憶する。
次に、時刻t9においてシェイピングアンプ13における前後の2つの電圧パルス信号a1、a2が重なると、PUR信号がOFFからONに切り替わる。ピーク値検出部45は、時刻t9以降においてピーク値データの検出およびピーク値の出力を禁止する。ピーク値検出部45は、電圧パルス信号a1のピーク値データを検出し、電圧パルス信号a2のピーク値データを検出しない。
次に、時刻t11においては、シェイピングアンプ13から電圧パルス信号の出力が終了され、BUSY信号がONからOFFに切り替わるとともにPUR信号がONからOFFに切り替わる。
次に、時刻t13においてDAC減算部43から出力される波形データが所定閾値を上回ると、ピーク値検出部45は閾値超えの有無を示す信号をOFFからONに切り替える。ピーク値検出部45は、例えば、第2所定時間に亘って連続的に第2所定数の波形データが所定閾値を上回る場合に、波形データの立上り開始であると判別する。ピーク値検出部45は、時刻t13以降において所定閾値を連続して上回る波形データの中で最大の波形データをピーク値データとして記憶する。
次に、時刻t16においては、シェイピングアンプ13から電圧パルス信号の出力が終了され、BUSY信号がONからOFFに切り替わるとともにPUR信号がONからOFFに切り替わる。
ピーク値検出部45は、波形データの立上り開始を判別した後に、波形データの立下りを判別した場合に、ピーク値データをピーク値として出力するので、ピーク値の検出精度を向上させることができる。ピーク値検出部45は、波形データの立下り終了を判別してからピーク値を出力する場合に比べて、パイルアップによるサムピークに対してピーク値データを誤検出してしまうことを抑制することができる。
電圧パルス信号にスライディング電圧を加算する加算器33と、デジタルパルス信号からスライディング電圧に対応するデジタル信号を減算するDAC減算部43とを備え、スライディングスケールという技法を用いて、微分非直線性誤差(DNL)を改善させることができる。
上述した実施形態において、パルス波高分析器14は、FPGA35を備えるとしたが、これに限定されない。
パルス波高分析器14の信号処理部には、FPGA35以外の他の処理装置を備えてもよい。例えば、FPGAの代わりにDSP(Digital Signal Processor)を用いてもよい。また、ASIC(Application Specific Integrated Circuit)化またはLSI(Large Scale Integration)化等のハードウェア化も可能である。
移動平均算出部44は、電圧パルス信号のパルス幅に関する情報を、例えば、シェイピングアンプ13から出力されるアナログの電圧パルス信号のピーク幅の検出値、若しくはADC34またはDAC減算部43から出力されるデジタルパルス信号のピーク幅の検出値としてもよい。この場合、電圧パルス信号のピーク幅またはデジタルパルス信号のピーク幅を検出する検出部を備えてもよい。移動平均算出部44は、移動平均に用いる波形データの所定数を、検出部によって検出されるピーク幅に基づいて自動的に調整してもよい。
ピーク値検出部45は、例えば、記憶しているピーク値データから所定の下降幅以上または下降率以上(例えば、10%以上など)に波形データが下降する場合に、波形データの立下りであると判別してもよい。
Claims (4)
- アナログパルス信号をサンプリングして複数の波形データから成るデジタルパルス信号に変換する信号変換部と、
前記信号変換部によって前記アナログパルス信号から変換された前記デジタルパルス信号のピーク値を検出するピーク値検出部と、
前記ピーク値検出部によって検出された前記ピーク値の前後の少なくとも何れかにおける所定数の前記波形データの平均値を算出し、前記平均値を前記デジタルパルス信号のピーク波高値とする平均値算出部と、
を備え、
前記平均値算出部は、前記アナログパルス信号のパルス幅に関する情報に基づいて前記所定数を変更する、
ことを特徴とするパルス波高分析装置。 - 前記平均値算出部は、
前記信号変換部によって前記アナログパルス信号がサンプリングされて前記波形データが出力される毎に前記平均値を算出する、
ことを特徴とする請求項1に記載のパルス波高分析装置。 - 前記ピーク値検出部は、
前記波形データと所定閾値とを比較し、前記所定閾値を連続して上回る前記波形データの中で最大の前記波形データをピーク値データとして記憶し、前記所定閾値を連続して上回る前記波形データの立下りにおいて前記ピーク値データを前記ピーク値として出力する、
ことを特徴とする請求項1または請求項2に記載のパルス波高分析装置。 - 前記アナログパルス信号にスライディング電圧を加算して前記信号変換部に入力する加算部と、
前記加算部によって前記アナログパルス信号に加算された前記スライディング電圧を相殺するように、前記信号変換部によって前記アナログパルス信号から変換された前記デジタルパルス信号を補正する補正部と、
を備える、
ことを特徴とする請求項1から請求項3の何れか1つに記載のパルス波高分析装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210561A JP6550675B2 (ja) | 2015-10-27 | 2015-10-27 | パルス波高分析装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210561A JP6550675B2 (ja) | 2015-10-27 | 2015-10-27 | パルス波高分析装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017083249A JP2017083249A (ja) | 2017-05-18 |
JP6550675B2 true JP6550675B2 (ja) | 2019-07-31 |
Family
ID=58710778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015210561A Active JP6550675B2 (ja) | 2015-10-27 | 2015-10-27 | パルス波高分析装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6550675B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108919040A (zh) * | 2018-05-15 | 2018-11-30 | 国网河北省电力有限公司电力科学研究院 | 电抗器线圈的故障检测方法、故障检测装置及电子设备 |
KR102128963B1 (ko) * | 2018-10-29 | 2020-07-01 | 한국표준과학연구원 | 방사선 검출 분석 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3101093B2 (ja) * | 1992-09-08 | 2000-10-23 | 日本電子株式会社 | スライディングスケール方式adコンバータ |
JPH10197646A (ja) * | 1997-01-08 | 1998-07-31 | Toshiba Corp | 放射線測定装置 |
JP4895161B2 (ja) * | 2005-10-31 | 2012-03-14 | 横河電機株式会社 | ピーク検出回路および放射線測定装置 |
EP2728379B1 (en) * | 2011-11-15 | 2016-08-17 | Fuji Electric Co., Ltd. | Pulse processing device and radiation analysis apparatus |
-
2015
- 2015-10-27 JP JP2015210561A patent/JP6550675B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017083249A (ja) | 2017-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10521639B2 (en) | Reduction of noise interference for fingerprint sensing | |
US9635296B2 (en) | Solid-state imaging device | |
US11159169B2 (en) | Background calibration of non-linearity of samplers and amplifiers in ADCs | |
US10917103B2 (en) | Analog-to-digital converter device and method for calibrating clock skew | |
US9831902B2 (en) | Bluetooth smart signal receiving method and device using improved automatic gain control | |
JP6426543B2 (ja) | アナログ/ディジタル変換器、放射線検出器および無線受信機 | |
KR20110083482A (ko) | Ad 변환 장치 및 제어 방법 | |
JP6550675B2 (ja) | パルス波高分析装置 | |
KR20160109001A (ko) | 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치 | |
US8952835B1 (en) | Background calibration of aperture center errors in analog to digital converters | |
TWI712267B (zh) | 類比數位轉換器裝置以及時脈偏斜校正方法 | |
US9582018B1 (en) | Automatic gain compression detection and gain control for analog front-end with nonlinear distortion | |
US9426393B2 (en) | Noise simulation flow for low noise CMOS image sensor design | |
US9952334B2 (en) | Pulse detection circuit, radiation detection circuit, and radiation detection apparatus | |
TWI699975B (zh) | 類比數位轉換器裝置與時脈偏斜校正方法 | |
CA3129027C (en) | Receiver device and reception method | |
US9083889B2 (en) | Signal processing circuit capable of selectively adjusting gain factor of sample-and-hold circuit and signal processing method thereof | |
CN112448719B (zh) | 模拟数字转换器装置与时脉偏斜校正方法 | |
US11515881B2 (en) | Analog to digital converter device and method for calibrating clock skew | |
WO2024113451A1 (zh) | 转速脉冲信号的调节电路及方法 | |
CN210640965U (zh) | 一种图像信号采样处理电路 | |
CN110933319A (zh) | 一种图像信号采样处理方法和电路 | |
JP4906652B2 (ja) | パルスレーダ装置 | |
JP2017075869A (ja) | パッシブセンサのパルス検出装置およびパッシブセンサのパルス検出方法 | |
CN113162622A (zh) | 模拟数字转换器装置以及时脉偏斜校正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180806 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6550675 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |