JP6426543B2 - アナログ/ディジタル変換器、放射線検出器および無線受信機 - Google Patents
アナログ/ディジタル変換器、放射線検出器および無線受信機 Download PDFInfo
- Publication number
- JP6426543B2 JP6426543B2 JP2015136215A JP2015136215A JP6426543B2 JP 6426543 B2 JP6426543 B2 JP 6426543B2 JP 2015136215 A JP2015136215 A JP 2015136215A JP 2015136215 A JP2015136215 A JP 2015136215A JP 6426543 B2 JP6426543 B2 JP 6426543B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- analog
- circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005855 radiation Effects 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 106
- 238000001514 detection method Methods 0.000 claims description 19
- 230000003111 delayed effect Effects 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000157 electrochemical-induced impedance spectroscopy Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Radiation (AREA)
Description
図1に第1の実施形態に係るADCの比較例に相当するADCが例示される。図1のADCは、ディジタル/アナログ変換器(Digital−to−Analog Converter;DAC)10と、比較器20と、固定遅延回路30と、制御回路40とを備える。
前述のADC100は、図示されない回路から調整目標電圧が入力される。他方、第2の実施形態に係るADCは、調整目標電圧をADCの内部回路で生成することができる。
前述のADC100およびADC200は、1サイクルあたりのAD変換時間を全て等しい時間に制御する。他方、第3の実施形態に係るADCは、各々のAD変換サイクルに応じてAD変換時間を制御することができる。
前述のADC300は、図示されない回路から調整目標電圧が入力される。他方、第4の実施形態に係るADCは、調整目標電圧をADCの内部回路で生成することができる。
前述のADC100,200,300,400は、例えば放射線検出器で用いられるADCに応用することができる。
前述のADC100,200,300,400は、例えば無線受信機で用いられるADCに応用することができる。
20・・・比較器
30・・・固定遅延回路
40・・・制御回路
100,200,300,400,540,651,652・・・ADC
110・・・DAC
120・・・第1の比較器
130・・・遅延回路
140,210,310,410・・・遅延時間制御回路
141・・・差分時間検出回路
142・・・第1の時間/電圧変換回路
143・・・第2の比較器
144・・・遅延制御回路
145・・・INVゲート
146,147・・・ANDゲート
150・・・制御回路
211・・・第2の時間/電圧変換回路
311・・・カウンタ
312・・・テーブル
313・・・演算器
500・・・放射線検出器
510・・・シンチレータ
520・・・光電子増倍器
530・・・アナログフロントエンド回路
600・・・無線受信機
610・・・LNA
620・・・発振器
631,632・・・ミキサ
641,642・・・アナログベースバンド回路
Claims (6)
- 制御信号に基づいて参照電圧を所定の値に制御し、アナログ信号および制御された前記参照電圧を用いて残差電圧を生成するディジタル/アナログ変換器と、
前記残差電圧および基準電圧を比較することによって、ディジタルの比較信号を生成する第1の比較器と、
遅延制御信号に基づいて遅延時間を制御し、前記比較信号を前記遅延時間だけ遅延させた遅延比較信号を生成する遅延回路と、
前記比較信号および前記遅延比較信号を用いて、前記遅延時間に相当する差分時間信号を検出する差分時間検出回路と、
前記差分時間信号を時間/電圧変換することによって、差分電圧を生成する第1の時間/電圧変換回路と、
前記差分電圧および調整目標電圧を比較することによって、ディジタルの遅延判定信号を生成する第2の比較器と、
前記遅延判定信号に応じて、前記遅延時間を制御する前記遅延制御信号を生成する遅延制御回路と、
前記アナログ信号のアナログ/ディジタル変換期間に対応する第1の状態を持つサンプルクロックが入力され、前記第1の状態において、前記遅延比較信号から前記制御信号を生成する制御回路と、
を具備する、アナログ/ディジタル変換器。 - 前記アナログ信号のサンプリング期間に対応する第2の状態を更に持つ前記サンプルクロックが入力され、前記第2の状態に亘る時間を時間/電圧変換することによって、前記調整目標電圧を生成する第2の時間/電圧変換回路を更に具備する、請求項1に記載のアナログ/ディジタル変換器。
- 前記制御回路は、前記アナログ信号のアナログ/ディジタル変換の各々の変換サイクルの切り替えを示す変換サイクル情報を保持し、
前記アナログ/ディジタル変換器は、
前記サンプルクロックが入力され、前記第1の状態において、前記変換サイクル情報に基づいて、前記変換サイクルの変換サイクル数をカウントするカウンタと、
前記変換サイクル数に対応する係数を選択するテーブルと、
前記遅延制御信号および前記係数を演算することによって演算信号を生成する演算器と
をさらに具備し、
前記遅延回路は、前記遅延制御信号に対応する前記演算信号に基づいて前記遅延時間を制御する、請求項1または請求項2に記載のアナログ/ディジタル変換器。 - 前記遅延回路は、前記変換サイクル数が増加するに従って前記遅延時間が維持または減少するように制御される、請求項3に記載のアナログ/ディジタル変換器。
- 入射された放射線を光信号に変換するシンチレータと、
前記光信号を電気信号に変換する光電子増倍器と、
前記電気信号を電圧信号に変換するアナログフロントエンド回路と、
前記アナログ信号に相当する前記電圧信号をアナログ/ディジタル変換することによってディジタル信号を生成する、請求項1乃至請求項4のいずれか1項に記載のアナログ/ディジタル変換器と
を具備する、放射線検出器。 - RF信号を低雑音増幅することによって増幅信号を生成する低雑音増幅器と、
ローカル信号を発生させる発振器と、
前記増幅信号および前記ローカル信号を乗算することによって積信号を生成するミキサと、
前記積信号の高周波成分を抑圧することによってベースバンド信号を生成するアナログベースバンド回路と、
前記アナログ信号に相当する前記ベースバンド信号をアナログ/ディジタル変換することによってディジタル信号を生成する、請求項1乃至請求項4のいずれか1項に記載のアナログ/ディジタル変換器と
を具備する、無線受信機。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015136215A JP6426543B2 (ja) | 2015-07-07 | 2015-07-07 | アナログ/ディジタル変換器、放射線検出器および無線受信機 |
US15/202,138 US9866232B2 (en) | 2015-07-07 | 2016-07-05 | Analog-to-digital converter, radiation detector and wireless receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015136215A JP6426543B2 (ja) | 2015-07-07 | 2015-07-07 | アナログ/ディジタル変換器、放射線検出器および無線受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017022449A JP2017022449A (ja) | 2017-01-26 |
JP6426543B2 true JP6426543B2 (ja) | 2018-11-21 |
Family
ID=57731405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015136215A Expired - Fee Related JP6426543B2 (ja) | 2015-07-07 | 2015-07-07 | アナログ/ディジタル変換器、放射線検出器および無線受信機 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9866232B2 (ja) |
JP (1) | JP6426543B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10332501B2 (en) | 2017-02-01 | 2019-06-25 | General Electric Company | Continuous degree of freedom acoustic cores |
US10996634B2 (en) * | 2018-01-05 | 2021-05-04 | Samsung Electronics Co., Ltd. | System and method for fast-converging digital-to-time converter (DTC) gain calibration for DTC-based analog fractional-N phase lock loop (PLL) |
KR20200116810A (ko) * | 2019-04-02 | 2020-10-13 | 에스케이하이닉스 주식회사 | 지연 제어 회로 및 이를 포함하는 메모리 장치 |
TWI726421B (zh) * | 2019-09-18 | 2021-05-01 | 新唐科技股份有限公司 | 非同步循序漸進式暫存器類比至數位轉換器 |
JP7396845B2 (ja) * | 2019-09-25 | 2023-12-12 | 旭化成エレクトロニクス株式会社 | 逐次比較ad変換器 |
JP2021150806A (ja) * | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 半導体集積回路及び受信装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4918449A (en) * | 1989-02-13 | 1990-04-17 | National Semiconductor Corporation | Multistep flash analog to digital converter with voltage estimator |
US7477882B2 (en) * | 2003-12-01 | 2009-01-13 | Panasonic Corporation | Reception apparatus and reception method |
JP5407685B2 (ja) * | 2009-09-11 | 2014-02-05 | 富士通株式会社 | 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法 |
US8786483B1 (en) * | 2013-03-14 | 2014-07-22 | Analog Devices Technology | Use of a DLL to optimize an ADC performance |
JP2015065531A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 信号処理装置および信号処理方法 |
-
2015
- 2015-07-07 JP JP2015136215A patent/JP6426543B2/ja not_active Expired - Fee Related
-
2016
- 2016-07-05 US US15/202,138 patent/US9866232B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170012638A1 (en) | 2017-01-12 |
US9866232B2 (en) | 2018-01-09 |
JP2017022449A (ja) | 2017-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6426543B2 (ja) | アナログ/ディジタル変換器、放射線検出器および無線受信機 | |
US9369137B2 (en) | Clock generation circuit, successive comparison A/D converter, and integrated circuit device | |
US9608652B2 (en) | Methods and apparatus for reducing timing-skew errors in time-interleaved analog-to-digital converters | |
Harpe et al. | A 2.2/2.7 fJ/conversion-step 10/12b 40kS/s SAR ADC with data-driven noise reduction | |
JP6722900B2 (ja) | タイムインターリーブ型ad変換器 | |
Huang et al. | A CMOS 6-bit 16-GS/s time-interleaved ADC using digital background calibration techniques | |
JP5561010B2 (ja) | 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法 | |
US9300317B2 (en) | Adaptive delay based asynchronous successive approximation analog-to-digital converter | |
US9755657B2 (en) | Successive approximation register analog-to-digital converter and semiconductor device including the same | |
JP6782018B2 (ja) | アナログデジタル変換器 | |
KR102086777B1 (ko) | 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들 | |
US8174423B2 (en) | Pipelined analog-to-digital converter and sub-converter stage | |
US20150188561A1 (en) | Novel technique to combine a coarse adc and a sar adc | |
US8842029B2 (en) | Area-efficiency delta modulator for quantizing an analog signal | |
US10931292B1 (en) | High resolution successive approximation register analog to digital converter with factoring and background clock calibration | |
JP6064500B2 (ja) | Ad変換回路、半導体装置及びad変換方法 | |
KR102005337B1 (ko) | 전압 변환 장치 | |
US11251797B2 (en) | Time-to-digital converter and phase locked loop | |
JP5475047B2 (ja) | Ad変換回路 | |
US8217691B2 (en) | Low power clocking scheme for a pipelined ADC | |
TWI446726B (zh) | 連續逼近暫存式類比數位轉換器 | |
US11196438B1 (en) | High resolution analog to digital converter with factoring and background clock calibration | |
JP6478896B2 (ja) | 増幅回路、パイプラインadc、及び無線通信装置 | |
Hongmei et al. | An efficient digital calibration technique for timing mismatch in time-interleaved ADCs | |
Yu et al. | A mixed sample-time error calibration technique in time-interleaved ADCs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181025 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6426543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |