JP3101093B2 - スライディングスケール方式ａｄコンバータ - Google Patents
スライディングスケール方式ａｄコンバータInfo
- Publication number
- JP3101093B2 JP3101093B2 JP04239456A JP23945692A JP3101093B2 JP 3101093 B2 JP3101093 B2 JP 3101093B2 JP 04239456 A JP04239456 A JP 04239456A JP 23945692 A JP23945692 A JP 23945692A JP 3101093 B2 JP3101093 B2 JP 3101093B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- sliding
- converter
- input signal
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力信号にスライディ
ング電圧を加えてＡＤ変換を行い、その変換出力にディ
ジタル補正を行うスライディングスケール方式ＡＤコン
バータに関する。
ング電圧を加えてＡＤ変換を行い、その変換出力にディ
ジタル補正を行うスライディングスケール方式ＡＤコン
バータに関する。
【０００２】
【従来の技術】放射線スペクトロメータのような統計分
析やヒストグラム的な使い方をするＡＤ（アナログーデ
ィジタル）コンバータは、非常に高い微分非直線性が要
求される。このため従来はウィルキンソン型と言われる
ＡＤコンバータや逐次比較型を用いたスライディングス
ケール方式のＡＤコンバータが用いられ、１％以下の微
分非直線性を実現している。
析やヒストグラム的な使い方をするＡＤ（アナログーデ
ィジタル）コンバータは、非常に高い微分非直線性が要
求される。このため従来はウィルキンソン型と言われる
ＡＤコンバータや逐次比較型を用いたスライディングス
ケール方式のＡＤコンバータが用いられ、１％以下の微
分非直線性を実現している。
【０００３】図７は従来のウィルキンソン型ＡＤコンバ
ータを説明するための図であり、このＡＤコンバータ
は、同図（ａ）に示すように入力アナログ信号の波高に
等しい電圧に充電（ピークホールド）した電荷を一定電
流で直線的に放電させ、その放電が完了するまでの時間
（カウント有効期間）をクロックパルスで計数する方式
である。このＡＤコンバータは、時間計測の微分非直線
性のよいことを利用したもので、正確な周期のクロック
パルスで放電時間を計数することで、良好な微分非直線
性を得ている。
ータを説明するための図であり、このＡＤコンバータ
は、同図（ａ）に示すように入力アナログ信号の波高に
等しい電圧に充電（ピークホールド）した電荷を一定電
流で直線的に放電させ、その放電が完了するまでの時間
（カウント有効期間）をクロックパルスで計数する方式
である。このＡＤコンバータは、時間計測の微分非直線
性のよいことを利用したもので、正確な周期のクロック
パルスで放電時間を計数することで、良好な微分非直線
性を得ている。
【０００４】図８はスライディングスケール方式ＡＤコ
ンバータの構成図、図９はスライディングスケール方式
ＡＤコンバータのの動作を説明するための図である。こ
のＡＤコンバータでは、ピークホールド回路２１で保持
した入力信号にアナログ加算器２２でスライディング電
圧を加えて逐次比較型ＡＤコンバータでＡＤ変換を行
い、そのディジタル出力に対してディジタル補正ロジッ
ク２４でスライディング電圧に対応するディジタル的な
補正を施す構造になっている。そのため、スライディン
グスケール用カウンタ２６でスライディング電圧に対応
するディジタル信号を発生させて、それをスライディン
グスケール用ＤＡコンバータ２５でアナログのスライデ
ィング電圧に変換しアナログ加算器２２に入力すると共
に、ディジタル補正ロジック２４に補正信号として入力
している。このようにＡＤ変換毎に、ピークホールドさ
れた入力アナログ信号にΔＶステップで変化させられた
直流電圧を加えてＡＤ変換し、得られた結果からディジ
タル値を差し引いて最終結果とするものであり、このデ
ィジタル値は、加えた直流電圧を発生した値である。ま
た、ΔＶステップは、逐次比較型ＡＤコンバータの１Ｌ
ＳＢ（最小ビット）電圧に相当する値であり、スライデ
ィングスケール用カウンタ２６の１カウント幅をスライ
ディングスケール用ＤＡコンバータ２５で変換したとき
に得られる。
ンバータの構成図、図９はスライディングスケール方式
ＡＤコンバータのの動作を説明するための図である。こ
のＡＤコンバータでは、ピークホールド回路２１で保持
した入力信号にアナログ加算器２２でスライディング電
圧を加えて逐次比較型ＡＤコンバータでＡＤ変換を行
い、そのディジタル出力に対してディジタル補正ロジッ
ク２４でスライディング電圧に対応するディジタル的な
補正を施す構造になっている。そのため、スライディン
グスケール用カウンタ２６でスライディング電圧に対応
するディジタル信号を発生させて、それをスライディン
グスケール用ＤＡコンバータ２５でアナログのスライデ
ィング電圧に変換しアナログ加算器２２に入力すると共
に、ディジタル補正ロジック２４に補正信号として入力
している。このようにＡＤ変換毎に、ピークホールドさ
れた入力アナログ信号にΔＶステップで変化させられた
直流電圧を加えてＡＤ変換し、得られた結果からディジ
タル値を差し引いて最終結果とするものであり、このデ
ィジタル値は、加えた直流電圧を発生した値である。ま
た、ΔＶステップは、逐次比較型ＡＤコンバータの１Ｌ
ＳＢ（最小ビット）電圧に相当する値であり、スライデ
ィングスケール用カウンタ２６の１カウント幅をスライ
ディングスケール用ＤＡコンバータ２５で変換したとき
に得られる。
【０００５】このステップ操作によって、図９に示すよ
うに最初のＡＤ変換ではディジタルコード‘１０’をと
った変換用物差しの領域が、次の変換時には‘９’、そ
して次には‘８’、‘７’、‘６’、……となるように
物差しをスライドすることで、統計的な平均化を行って
微分非直線性の向上を図っている。
うに最初のＡＤ変換ではディジタルコード‘１０’をと
った変換用物差しの領域が、次の変換時には‘９’、そ
して次には‘８’、‘７’、‘６’、……となるように
物差しをスライドすることで、統計的な平均化を行って
微分非直線性の向上を図っている。
【０００６】図１０は微分非直線性を説明するための図
である。ＡＤコンバータの微分非直線性は、一般的に１
ＬＳＢ（最小ビット）電圧ΔＶからのずれで表され、全
変換点において求められた内の最も大きい値が用いられ
る。
である。ＡＤコンバータの微分非直線性は、一般的に１
ＬＳＢ（最小ビット）電圧ΔＶからのずれで表され、全
変換点において求められた内の最も大きい値が用いられ
る。
【０００７】図１０の実線で示すように各変換点におけ
るアナログ幅がΔＶであれば、このＡＤコンバータの微
分非直線性は０％となる。しかし、多くのＡＤコンバー
タは、各変換点でのアナログ幅が点線で示すΔＶ1 、Δ
Ｖ2 、……のようにΔＶからのずれを持ち、ＡＤコンバ
ータの方式による固有の微分非直線性を生じる。
るアナログ幅がΔＶであれば、このＡＤコンバータの微
分非直線性は０％となる。しかし、多くのＡＤコンバー
タは、各変換点でのアナログ幅が点線で示すΔＶ1 、Δ
Ｖ2 、……のようにΔＶからのずれを持ち、ＡＤコンバ
ータの方式による固有の微分非直線性を生じる。
【０００８】
【発明が解決しようとする課題】ところで、スライディ
ング方式ＡＤＣの微分非直線性は、使用されるＡＤＣモ
ジュール又はＩＣ（以下モジュールで統一する。）の微
分非直線性と平均化を行うためのスライディングレベル
で決まり、理論的には の性能が得られる。このためスライディング・レベルが
大きい程良好な微分非直線性が得られることになる。実
用上の性能である±０．５％の微分非直線性を得るため
には、もともと±１／２ＬＳＢ（±５０％）の微分比直
線性を持つＡＤＣモジュールを使用した場合は、少なく
とも１００ＬＳＢレベル以上のスライディング電圧を加
える必要がある。その結果ＡＤＣはフルスケール（ＦＳ
Ｒ）から下位１００チャンネルまでは無効チャンネル領
域となり、この分有効チャンネルが減少してしまうこと
になる。
ング方式ＡＤＣの微分非直線性は、使用されるＡＤＣモ
ジュール又はＩＣ（以下モジュールで統一する。）の微
分非直線性と平均化を行うためのスライディングレベル
で決まり、理論的には の性能が得られる。このためスライディング・レベルが
大きい程良好な微分非直線性が得られることになる。実
用上の性能である±０．５％の微分非直線性を得るため
には、もともと±１／２ＬＳＢ（±５０％）の微分比直
線性を持つＡＤＣモジュールを使用した場合は、少なく
とも１００ＬＳＢレベル以上のスライディング電圧を加
える必要がある。その結果ＡＤＣはフルスケール（ＦＳ
Ｒ）から下位１００チャンネルまでは無効チャンネル領
域となり、この分有効チャンネルが減少してしまうこと
になる。
【０００９】図１１は無効チャンネルを説明するための
図である。一般的にはＡＤＣモジュールは、最大入力電
圧を越えた入力に対してはＦＳＲ値を出力する。無効チ
ャンネルが生じるのは、例えば図１１に示すように入力
信号のピーク電圧Ｖp1、Ｖp2とスライディング電圧（０
〜Ｖs ）の加算電圧Ｖp1′、Ｖp2′がＡＤＣモジュール
の最大入力電圧Ｖfsを越えてしまうことによる。すなわ
ち入力信号がピーク電圧Ｖp1、Ｖp2のようにたとえＡＤ
Ｃモジュールの最大入力電圧Ｖfsを越えていなくともス
ライディング電圧（０〜Ｖs ）が加えられることにより
加算電圧Ｖp1′、Ｖp2′のように最大入力電圧Ｖfsを越
えてしまうことが考えられる。その結果得られたＡＤ変
換結果はＦＳＲ値であり、ディジタル的に補正されたチ
ャンネルは誤った値となる。
図である。一般的にはＡＤＣモジュールは、最大入力電
圧を越えた入力に対してはＦＳＲ値を出力する。無効チ
ャンネルが生じるのは、例えば図１１に示すように入力
信号のピーク電圧Ｖp1、Ｖp2とスライディング電圧（０
〜Ｖs ）の加算電圧Ｖp1′、Ｖp2′がＡＤＣモジュール
の最大入力電圧Ｖfsを越えてしまうことによる。すなわ
ち入力信号がピーク電圧Ｖp1、Ｖp2のようにたとえＡＤ
Ｃモジュールの最大入力電圧Ｖfsを越えていなくともス
ライディング電圧（０〜Ｖs ）が加えられることにより
加算電圧Ｖp1′、Ｖp2′のように最大入力電圧Ｖfsを越
えてしまうことが考えられる。その結果得られたＡＤ変
換結果はＦＳＲ値であり、ディジタル的に補正されたチ
ャンネルは誤った値となる。
【００１０】このため、図１１に示すように「ＦＳＲチ
ャンネル」から「（ＦＳＲ）−（最大スライディング・
レベル）チャンネル」の範囲は正しい結果を示さない無
効チャンネルとなる。
ャンネル」から「（ＦＳＲ）−（最大スライディング・
レベル）チャンネル」の範囲は正しい結果を示さない無
効チャンネルとなる。
【００１１】たとえば、１３ビット分解能のＡＤＣモジ
ュールを上記スライディング方式の放射線ＡＤＣに応用
した場合、微分非直線性の改善のため１９２ＬＳＢレベ
ルのスライディング電圧を加えると、有効チャンネルは
８１９２−１９２＝８０００となり、１９２チャンネル
が無効となってしまうことになる。
ュールを上記スライディング方式の放射線ＡＤＣに応用
した場合、微分非直線性の改善のため１９２ＬＳＢレベ
ルのスライディング電圧を加えると、有効チャンネルは
８１９２−１９２＝８０００となり、１９２チャンネル
が無効となってしまうことになる。
【００１２】本発明は、上記課題を解決するものであっ
て、最大±５０％の微分非直線性を持つＡＤＣモジュー
ルを使用したスライディング方式ＡＤコンバータを放射
線計測やＸ線計測のＡＤコンバータに応用するために、
無効チャンネルをなくし微分非直線性の向上を図ること
を目的とするものである。
て、最大±５０％の微分非直線性を持つＡＤＣモジュー
ルを使用したスライディング方式ＡＤコンバータを放射
線計測やＸ線計測のＡＤコンバータに応用するために、
無効チャンネルをなくし微分非直線性の向上を図ること
を目的とするものである。
【００１３】
【課題を解決するための手段】そのために本発明は、入
力信号にスライディング電圧を加えてＡＤ変換を行い、
その変換出力にディジタル補正を行うスライディングス
ケール方式ＡＤコンバータにおいて、アナログの入力信
号に正極性のオフセット電圧を加えてピークホールドす
るピークホールド手段、前記入力信号に応じた負極性の
スライディング電圧を発生するスライディング電圧発生
手段、前記ピークホールド手段のピークホールド電圧に
前記スライディング電圧発生手段の負極性のスライディ
ング電圧を加えるアナログ加算手段、該アナログ加算手
段の出力をＡＤ変換するＡＤ変換手段、及び該ＡＤ変換
手段の出力を前記スライディング電圧と前記オフセット
電圧に相当するディジタル値で補正するディジタル補正
手段を備えたことを特徴とするものである。
力信号にスライディング電圧を加えてＡＤ変換を行い、
その変換出力にディジタル補正を行うスライディングス
ケール方式ＡＤコンバータにおいて、アナログの入力信
号に正極性のオフセット電圧を加えてピークホールドす
るピークホールド手段、前記入力信号に応じた負極性の
スライディング電圧を発生するスライディング電圧発生
手段、前記ピークホールド手段のピークホールド電圧に
前記スライディング電圧発生手段の負極性のスライディ
ング電圧を加えるアナログ加算手段、該アナログ加算手
段の出力をＡＤ変換するＡＤ変換手段、及び該ＡＤ変換
手段の出力を前記スライディング電圧と前記オフセット
電圧に相当するディジタル値で補正するディジタル補正
手段を備えたことを特徴とするものである。
【００１４】
【作用】本発明のスライディング方式ＡＤコンバータで
は、入力信号に正極性のオフセット電圧を加えてピーク
ホールドして入力信号に応じた負極性のスライディング
電圧を加えＡＤ変換するので、ＡＤ変換手段の最大入力
電圧を越えないようにすると共に最小入力電圧以下にな
らないようにすることができる。そして、このＡＤ変換
出力をそれぞれ加えたスライディング電圧とオフセット
電圧に相当するディジタル値で補正するので、ＡＤ変換
手段の無効チャンネルをなくすことができると同時に、
使用したＡＤ変換手段の分解能に相当するチャンネルを
確保することができる。
は、入力信号に正極性のオフセット電圧を加えてピーク
ホールドして入力信号に応じた負極性のスライディング
電圧を加えＡＤ変換するので、ＡＤ変換手段の最大入力
電圧を越えないようにすると共に最小入力電圧以下にな
らないようにすることができる。そして、このＡＤ変換
出力をそれぞれ加えたスライディング電圧とオフセット
電圧に相当するディジタル値で補正するので、ＡＤ変換
手段の無効チャンネルをなくすことができると同時に、
使用したＡＤ変換手段の分解能に相当するチャンネルを
確保することができる。
【００１５】
【実施例】以下、本発明の実施例を図面を参照しつつ説
明する。図１は本発明のスライディング方式ＡＤコンバ
ータの１実施例を示す図である。
明する。図１は本発明のスライディング方式ＡＤコンバ
ータの１実施例を示す図である。
【００１６】図１において、オフセット電圧加算回路１
は、入力信号に正極性のオフセット電圧を加えるもので
あり、ピーク・ホールド回路２は、オフセット電圧を加
えた入力信号のピーク値を保持するものである。アナロ
グ加算回路３は、ピーク・ホールド回路２に保持された
ピーク値に負極性のスライディング電圧を加えるもので
あり、そのスライディング電圧をディジタル信号から変
換し発生させるのがＤＡＣ５である。ＡＤＣモジュール
４は、アナログ加算回路３の出力をディジタル信号に変
換する逐次比較型、サブレンジング方式、等のアナログ
−ディジタル変換器である。ディジタル補正回路６は、
スライディング電圧に相当するディジタル値をＡＤ変換
結果に加えて補正するものである。リアル・チャンネル
・コンバータ１１は、オフセット電圧によるチャンネル
・シフト（ディジタル・オフセット）を補正する変換テ
ーブルが書き込まれたＲＯＭである。
は、入力信号に正極性のオフセット電圧を加えるもので
あり、ピーク・ホールド回路２は、オフセット電圧を加
えた入力信号のピーク値を保持するものである。アナロ
グ加算回路３は、ピーク・ホールド回路２に保持された
ピーク値に負極性のスライディング電圧を加えるもので
あり、そのスライディング電圧をディジタル信号から変
換し発生させるのがＤＡＣ５である。ＡＤＣモジュール
４は、アナログ加算回路３の出力をディジタル信号に変
換する逐次比較型、サブレンジング方式、等のアナログ
−ディジタル変換器である。ディジタル補正回路６は、
スライディング電圧に相当するディジタル値をＡＤ変換
結果に加えて補正するものである。リアル・チャンネル
・コンバータ１１は、オフセット電圧によるチャンネル
・シフト（ディジタル・オフセット）を補正する変換テ
ーブルが書き込まれたＲＯＭである。
【００１７】スライディングカウンタ７は、スライディ
ング電圧を１ＬＳＢステップで変化させるための例えば
バイナリ・カウンタである。タイミング制御回路８は、
全体の動作タイミングをコントロールする回路である。
ディスクリ回路９は、入力信号のレベルを監視する回路
であり、入力信号のレベルに応じてローレベルディスク
リＬＬＤ、アッパレベルディスクリＵＬＤ、スライディ
ングベースレベルディスクリＳＢＬＤの各信号を出力す
る。ローレベルディスクリＬＬＤ、アッパレベルディス
クリＵＬＤは、入力信号がそれぞれ所定のローレベル、
アッパレベルになるとアクティブになり、スライディン
グベースレベルディスクリＳＢＬＤは、最大入力信号レ
ベルの８０％を越えた入力信号に対してアクティブにな
る。フラグ制御回路１０は、スライディング電圧のベー
ス・レベルの切り換えを監視するフラグの制御回路であ
り、スライディングベースレベルディスクリＳＢＬＤが
アクティブのとき、ピーク・ホールド回路２によるピー
ク検出タイミングＰＫＤＳＥＮＳでセットされ、スライ
ディング電圧のベースレベルを下げる信号としてＤＡＣ
５に入力されると共に、そのディジタル補正のための信
号としてディジタル補正回路６に入力される。
ング電圧を１ＬＳＢステップで変化させるための例えば
バイナリ・カウンタである。タイミング制御回路８は、
全体の動作タイミングをコントロールする回路である。
ディスクリ回路９は、入力信号のレベルを監視する回路
であり、入力信号のレベルに応じてローレベルディスク
リＬＬＤ、アッパレベルディスクリＵＬＤ、スライディ
ングベースレベルディスクリＳＢＬＤの各信号を出力す
る。ローレベルディスクリＬＬＤ、アッパレベルディス
クリＵＬＤは、入力信号がそれぞれ所定のローレベル、
アッパレベルになるとアクティブになり、スライディン
グベースレベルディスクリＳＢＬＤは、最大入力信号レ
ベルの８０％を越えた入力信号に対してアクティブにな
る。フラグ制御回路１０は、スライディング電圧のベー
ス・レベルの切り換えを監視するフラグの制御回路であ
り、スライディングベースレベルディスクリＳＢＬＤが
アクティブのとき、ピーク・ホールド回路２によるピー
ク検出タイミングＰＫＤＳＥＮＳでセットされ、スライ
ディング電圧のベースレベルを下げる信号としてＤＡＣ
５に入力されると共に、そのディジタル補正のための信
号としてディジタル補正回路６に入力される。
【００１８】次に、上記構成の本発明のスライディング
スケール方式ＡＤコンバータの動作を説明する。本発明
のスライディングスケール方式ＡＤコンバータでは、オ
フセット電圧加算回路１で入力信号に正極性のオフセッ
ト電圧を加えてピーク・ホールド回路２でピーク・ホー
ルドを行い、そのピーク・ホールド電圧に、入力信号レ
ベルに応じた負極性のスライディング電圧をアナログ加
算器３で加えてＡＤＣモジュール４でＡＤ変換を実行す
る。このスライディング電圧は、スライディングカウン
タ７のインクリメントによって制御され、入力信号が最
大入力信号レベルの８０％を越えたかどうかに応じてフ
ラグ制御回路１０によってスライディング電圧のベース
・レベルが切り換えられる。そして、ディジタル補正回
路６において、アナログ加算器３で差し引いたスライデ
ィング電圧（負極性の電圧を加えたことは、実は減算し
たことになる）に相当するディジタル値をＡＤ変換結果
に加えてディジタル補正を行い、さらにはじめに加えた
オフセット電圧に相当するディジタル値をリアル・チャ
ンネル・コンバータ１１で差し引いて補正することで無
効チャンネルをなくすものである。
スケール方式ＡＤコンバータの動作を説明する。本発明
のスライディングスケール方式ＡＤコンバータでは、オ
フセット電圧加算回路１で入力信号に正極性のオフセッ
ト電圧を加えてピーク・ホールド回路２でピーク・ホー
ルドを行い、そのピーク・ホールド電圧に、入力信号レ
ベルに応じた負極性のスライディング電圧をアナログ加
算器３で加えてＡＤＣモジュール４でＡＤ変換を実行す
る。このスライディング電圧は、スライディングカウン
タ７のインクリメントによって制御され、入力信号が最
大入力信号レベルの８０％を越えたかどうかに応じてフ
ラグ制御回路１０によってスライディング電圧のベース
・レベルが切り換えられる。そして、ディジタル補正回
路６において、アナログ加算器３で差し引いたスライデ
ィング電圧（負極性の電圧を加えたことは、実は減算し
たことになる）に相当するディジタル値をＡＤ変換結果
に加えてディジタル補正を行い、さらにはじめに加えた
オフセット電圧に相当するディジタル値をリアル・チャ
ンネル・コンバータ１１で差し引いて補正することで無
効チャンネルをなくすものである。
【００１９】図２はオフセット電圧加算回路がない場合
の入出力関係の例を示す図、図３はオフセット電圧加算
回路がある場合の入出力関係の例を示す図、図４はオフ
セット電圧と高レベル入力信号の関係を示す図、図５は
スライディング電圧ベースレベルの変更例を示す図、図
６は「ディジタル補正出力」対「実チャンネル」の変換
テーブルを示す図である。
の入出力関係の例を示す図、図３はオフセット電圧加算
回路がある場合の入出力関係の例を示す図、図４はオフ
セット電圧と高レベル入力信号の関係を示す図、図５は
スライディング電圧ベースレベルの変更例を示す図、図
６は「ディジタル補正出力」対「実チャンネル」の変換
テーブルを示す図である。
【００２０】入力信号レベルについて見ると、まず、低
レベルの入力信号の場合、オフセット電圧加算回路１が
ないと加算回路３により、ＡＤＣモジュール４の入力
は、図２に示すように負の電圧となる可能性があり、そ
の場合の変換値は０となる。つまり、０〜スライディン
グ・レベル（＋Ｖs ）の範囲内の入力信号は、加算され
る負極性のスライディング電圧によっては０のＡＤ変換
値となることが考えられる。このことは、この範囲が正
しい結果を示さない無効チャンネルとなることを意味
し、この状態はＡＤＣモジュール４の入力電圧が最小入
力電圧（０Ｖ）以下になるために生じる。この例を示し
たのが図２であり、Ａは入力信号、Ｂはスライディング
電圧（負）、ＣはＡＤＣモジュール４の入力（＝Ａ＋
Ｂ）を示し、入力信号、、は、スライディング電
圧のために負にバイアスされ、ＡＤＣモジュール４の入
力は最小入力電圧以下となっている。そのためＡＤ変換
出力はいずれも「０」をとることになる。オフセット電
圧加算回路１は、その解決のための回路で、入力信号に
最大スライディング電圧よりも大きい正極性のオフセッ
ト電圧（｜＋Ｖof｜≧｜−Ｖs ｜）を加えて、図３の
Ｃ′に示すようにＡＤＣモジュール４の入力電圧が最小
入力電圧（０Ｖ）以下にならないようにしている。
レベルの入力信号の場合、オフセット電圧加算回路１が
ないと加算回路３により、ＡＤＣモジュール４の入力
は、図２に示すように負の電圧となる可能性があり、そ
の場合の変換値は０となる。つまり、０〜スライディン
グ・レベル（＋Ｖs ）の範囲内の入力信号は、加算され
る負極性のスライディング電圧によっては０のＡＤ変換
値となることが考えられる。このことは、この範囲が正
しい結果を示さない無効チャンネルとなることを意味
し、この状態はＡＤＣモジュール４の入力電圧が最小入
力電圧（０Ｖ）以下になるために生じる。この例を示し
たのが図２であり、Ａは入力信号、Ｂはスライディング
電圧（負）、ＣはＡＤＣモジュール４の入力（＝Ａ＋
Ｂ）を示し、入力信号、、は、スライディング電
圧のために負にバイアスされ、ＡＤＣモジュール４の入
力は最小入力電圧以下となっている。そのためＡＤ変換
出力はいずれも「０」をとることになる。オフセット電
圧加算回路１は、その解決のための回路で、入力信号に
最大スライディング電圧よりも大きい正極性のオフセッ
ト電圧（｜＋Ｖof｜≧｜−Ｖs ｜）を加えて、図３の
Ｃ′に示すようにＡＤＣモジュール４の入力電圧が最小
入力電圧（０Ｖ）以下にならないようにしている。
【００２１】また、高レベルの入力信号の場合、ＡＤＣ
モジュール４の入力Ｃ′は、図４に示すようにオフセッ
ト電圧加算回路１で加えられたオフセット電圧（＋
Ｖof）のため、、に示すようにその最大入力電圧
（Ｖfs）を越える可能性があり、その場合のＡＤ変換値
はＦＳＲ値となる。すなわち、もし最大スライディング
電圧（−Ｖs ）とオフセット電圧（＋Ｖof）が等しい場
合には、（最大入力電圧）−（最大スライディング・レ
ベル）〜最大入力電圧の範囲内の入力信号は、オフセッ
ト電圧によりＦＳＲのＡＤ変換値となることが考えられ
る。このことは、先に述べたように、この範囲は正しい
結果を示さない無効チャンネルとなることを意味してい
る。これはＡＤＣモジュール４の入力電圧が最大入力電
圧以上になるために生じる。フラグ制御回路１０のベー
ス電圧切り換えフラグは、その解決のためのものであ
り、ある設定レベル（最大入力レベルの８０％程度）を
越えた入力信号に対しては、図５に示すようにスライデ
ィング電圧のベース・レベルを下げて（より負にバイア
スする）、加算回路３での差し引くアナログ量を大きく
することで、ＡＤＣモジュール４の入力電圧が最大入力
電圧以上にならないようにしている。すなわち、最大入
力信号レベルの８０％を越えた入力信号に対して、ディ
スクリ回路９はスライディングベースレベルディスクリ
ＳＢＬＤをアクティブとし、フラグ制御回路１０のベー
ス電圧切り換えフラグをピーク検出タイミング（ＰＫＤ
ＳＥＮＳ）でセットする。この出力はスライディング電
圧発生用ＤＡＣ５に入力されるので、スライディング電
圧を一定レベル下げるように働く。
モジュール４の入力Ｃ′は、図４に示すようにオフセッ
ト電圧加算回路１で加えられたオフセット電圧（＋
Ｖof）のため、、に示すようにその最大入力電圧
（Ｖfs）を越える可能性があり、その場合のＡＤ変換値
はＦＳＲ値となる。すなわち、もし最大スライディング
電圧（−Ｖs ）とオフセット電圧（＋Ｖof）が等しい場
合には、（最大入力電圧）−（最大スライディング・レ
ベル）〜最大入力電圧の範囲内の入力信号は、オフセッ
ト電圧によりＦＳＲのＡＤ変換値となることが考えられ
る。このことは、先に述べたように、この範囲は正しい
結果を示さない無効チャンネルとなることを意味してい
る。これはＡＤＣモジュール４の入力電圧が最大入力電
圧以上になるために生じる。フラグ制御回路１０のベー
ス電圧切り換えフラグは、その解決のためのものであ
り、ある設定レベル（最大入力レベルの８０％程度）を
越えた入力信号に対しては、図５に示すようにスライデ
ィング電圧のベース・レベルを下げて（より負にバイア
スする）、加算回路３での差し引くアナログ量を大きく
することで、ＡＤＣモジュール４の入力電圧が最大入力
電圧以上にならないようにしている。すなわち、最大入
力信号レベルの８０％を越えた入力信号に対して、ディ
スクリ回路９はスライディングベースレベルディスクリ
ＳＢＬＤをアクティブとし、フラグ制御回路１０のベー
ス電圧切り換えフラグをピーク検出タイミング（ＰＫＤ
ＳＥＮＳ）でセットする。この出力はスライディング電
圧発生用ＤＡＣ５に入力されるので、スライディング電
圧を一定レベル下げるように働く。
【００２２】ディジダル補正は、ディジタル補正回路６
により、加算回路３で差し引いたスライディング電圧に
相当するディジタル値をＡＤＣモジュール４の変換出力
に加えることで行う。しかしディジタル補正出力は、入
力信号に加えられたオフセット電圧に相当するディジタ
ル・オフセットを含んでいるため、実チャンネルを得る
にはさらにこれを除く必要がある。すなわち、図６
（イ）に示すようにチャンネル変換直線は、ＡＤＣ変換
直線をディジタルオフセット分右方向にシフトした直線
となる。したがって、リアル・チャンネル・コンバータ
１１は、図６（ロ）に示す「ディジタル補正出力」対
「実チャンネル」の変換テーブルが書かれたＲＯＭで構
成することによって、ディジタル・オフセット点を０チ
ャンネル、最大入力信号時のディジタル補正出力をＦＳ
Ｒチャンネル、とした直線データとして実チャンネル変
換を行う。
により、加算回路３で差し引いたスライディング電圧に
相当するディジタル値をＡＤＣモジュール４の変換出力
に加えることで行う。しかしディジタル補正出力は、入
力信号に加えられたオフセット電圧に相当するディジタ
ル・オフセットを含んでいるため、実チャンネルを得る
にはさらにこれを除く必要がある。すなわち、図６
（イ）に示すようにチャンネル変換直線は、ＡＤＣ変換
直線をディジタルオフセット分右方向にシフトした直線
となる。したがって、リアル・チャンネル・コンバータ
１１は、図６（ロ）に示す「ディジタル補正出力」対
「実チャンネル」の変換テーブルが書かれたＲＯＭで構
成することによって、ディジタル・オフセット点を０チ
ャンネル、最大入力信号時のディジタル補正出力をＦＳ
Ｒチャンネル、とした直線データとして実チャンネル変
換を行う。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、入力信号レベルに応じて入力信号からスライ
ディング電圧を差し引いてＡＤＣモジュールの最大入力
電圧を越えないようにし、入力に正極性のオフセット電
圧を加えてＡＤＣモジュールの最小入力電圧以下になら
ないようにしているので、スライディング電圧を加える
ことにより生じる無効チャンネルをなくすことができ、
使用したＡＤＣモジュールの分解能に相当するチャンネ
ルを確保することができる。
によれば、入力信号レベルに応じて入力信号からスライ
ディング電圧を差し引いてＡＤＣモジュールの最大入力
電圧を越えないようにし、入力に正極性のオフセット電
圧を加えてＡＤＣモジュールの最小入力電圧以下になら
ないようにしているので、スライディング電圧を加える
ことにより生じる無効チャンネルをなくすことができ、
使用したＡＤＣモジュールの分解能に相当するチャンネ
ルを確保することができる。
【図１】 本発明のスライディング方式ＡＤコンバータ
の１実施例を示す図である。
の１実施例を示す図である。
【図２】 オフセット電圧加算回路がない場合の入出力
関係の例を示す図である。
関係の例を示す図である。
【図３】 オフセット電圧加算回路がある場合の入出力
関係の例を示す図である。
関係の例を示す図である。
【図４】 オフセット電圧と高レベル入力信号の関係を
示す図である。
示す図である。
【図５】 スライディング電圧ベースレベルの変更例を
示す図である。
示す図である。
【図６】 「ディジタル補正出力」対「実チャンネル」
の変換テーブルを示す図である。
の変換テーブルを示す図である。
【図７】 従来のウィルキンソン型ＡＤコンバータを説
明するための図である。
明するための図である。
【図８】 スライディングスケール方式のＡＤコンバー
タの構成図である。
タの構成図である。
【図９】 スライディングスケール方式ＡＤコンバータ
のの動作を説明するための図である。
のの動作を説明するための図である。
【図１０】 微分非直線性を説明するための図である。
【図１１】 無効チャンネルを説明するための図であ
る。
る。
１…オフセット電圧加算回路、２…ピーク・ホールド回
路、３…アナログ加算回路、４…ＡＤＣモジュール、５
…ＤＡＣ、６…ディジタル補正回路、７…スライディン
グカウンタ、８…タイミング制御回路、９…ディスクリ
回路、１０…フラグ制御回路、１１…リアル・チャンネ
ル・コンバータ
路、３…アナログ加算回路、４…ＡＤＣモジュール、５
…ＤＡＣ、６…ディジタル補正回路、７…スライディン
グカウンタ、８…タイミング制御回路、９…ディスクリ
回路、１０…フラグ制御回路、１１…リアル・チャンネ
ル・コンバータ
Claims (1)
- 【請求項１】 入力信号にスライディング電圧を加えて
ＡＤ変換を行い、その変換出力にディジタル補正を行う
スライディングスケール方式ＡＤコンバータにおいて、
アナログの入力信号に正極性のオフセット電圧を加えて
ピークホールドするピークホールド手段、前記入力信号
に応じた負極性のスライディング電圧を発生するスライ
ディング電圧発生手段、前記ピークホールド手段のピー
クホールド電圧に前記スライディング電圧発生手段の負
極性のスライディング電圧を加えるアナログ加算手段、
該アナログ加算手段の出力をＡＤ変換するＡＤ変換手
段、及び該ＡＤ変換手段の出力を前記スライディング電
圧と前記オフセット電圧に相当するディジタル値で補正
するディジタル補正手段を備えたことを特徴とするスラ
イディングスケール方式ＡＤコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04239456A JP3101093B2 (ja) | 1992-09-08 | 1992-09-08 | スライディングスケール方式ａｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04239456A JP3101093B2 (ja) | 1992-09-08 | 1992-09-08 | スライディングスケール方式ａｄコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0690173A JPH0690173A (ja) | 1994-03-29 |
| JP3101093B2 true JP3101093B2 (ja) | 2000-10-23 |
Family
ID=17045038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04239456A Expired - Fee Related JP3101093B2 (ja) | 1992-09-08 | 1992-09-08 | スライディングスケール方式ａｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3101093B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4717940B2 (ja) * | 2009-10-26 | 2011-07-06 | キヤノン株式会社 | 撮像装置及び撮像システム、それらの制御方法及びそのプログラム |
| JP6550675B2 (ja) * | 2015-10-27 | 2019-07-31 | セイコー・イージーアンドジー株式会社 | パルス波高分析装置 |
-
1992
- 1992-09-08 JP JP04239456A patent/JP3101093B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0690173A (ja) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291198A (en) | Averaging flash analog-to-digital converter | |
| US9083370B2 (en) | A/D converter circuit, electronic apparatus and A/D conversion method | |
| KR970005828B1 (ko) | 파이프 라인 구조의 다단 아날로그/디지탈 변환기 | |
| US3646586A (en) | Analogue-to-digital converter system | |
| US9160359B2 (en) | Analog-to-digital converter and analog-to-digital conversion method | |
| US6222471B1 (en) | Digital self-calibration scheme for a pipelined A/D converter | |
| US5103230A (en) | Precision digitized current integration and measurement circuit | |
| US4342983A (en) | Dynamically calibrated successive ranging A/D conversion system and D/A converter for use therein | |
| US9667267B2 (en) | Dither circuit for high-resolution analog-to-digital converters | |
| NL8104264A (nl) | Analoog-digitaal-omzetter. | |
| US6909672B2 (en) | Time-to-voltage converter | |
| EP0590605B1 (en) | Semi-flash A/D converter and A/D converting method | |
| US9118340B2 (en) | Analog-to-digital converter and analog-to-digital conversion method | |
| US6124820A (en) | Error correction architecture for pipeline analog to digital converters | |
| US7319424B2 (en) | Measuring and correcting non-linearity of an internal multi-bit analog-to-digital converter in a delta-sigma analog-to-digital converter | |
| US3967269A (en) | Analogue to digital converters | |
| JP3101093B2 (ja) | スライディングスケール方式ａｄコンバータ | |
| US11223366B2 (en) | Analog to digital converter, analog to digital conversion method, and displacement detection apparatus | |
| US6504500B1 (en) | A/D converter and A/D converting method | |
| US4227183A (en) | Analog to digital converting device | |
| US20240195431A1 (en) | Digital to analogue voltage converter | |
| US5010339A (en) | Ultra linear spectroscopic analog-to-digital converter | |
| KR101232620B1 (ko) | 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서 | |
| US20190089366A1 (en) | Analog-to-digital converter with noise elimination | |
| JP3061884B2 (ja) | アナログ対ディジタル変換システムおよびスペクトルのヒストグラム発生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |