NL8104264A - Analoog-digitaal-omzetter. - Google Patents
Analoog-digitaal-omzetter. Download PDFInfo
- Publication number
- NL8104264A NL8104264A NL8104264A NL8104264A NL8104264A NL 8104264 A NL8104264 A NL 8104264A NL 8104264 A NL8104264 A NL 8104264A NL 8104264 A NL8104264 A NL 8104264A NL 8104264 A NL8104264 A NL 8104264A
- Authority
- NL
- Netherlands
- Prior art keywords
- digital
- analog
- code
- output
- converter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
f * 70 23^2 .
Titel : Maloogwdigit aalwomzetter,
De uitvinding heeft Betrekking op een analqogwiigitaal-onizetter met opeenvolgende benadering τοστ het cmzetten van een analoog signaal in een oyereenkgmstig digitaal signaal. Meer in het Bijzonder heeft de . uitvinding' "betrekking op een analoog-digitaal-amzetter, die de eigen-5 sehappen .verschaft van een grote nauvfceurigheid en een hoge amzetsnel-lieid met onderdelen met een lage toelaatbare aanpasspeling, en die di-gitaal ealiBreren zohder moeite uitvoert.
In een Bekende analoog-digitaal-(A/D)-amzetter met· opeenvolgende Benadering vordt de caliBrering op digitale vijze uitgevoerd, zodat een 10 eigensehap van een grote nauvkeurigheid vordt verkregen met een digitaal-analoog-n(D/Al-cmzetter met lage nauvkeurigheid. Een monolithisehe 13-bits ..A/Di-mzetter is BijvoorBeeld geopenBaard in "Session 1" : A/D- en D/A-omzetters, Biz. 12 en 13, "Digest of Technical Papers", 1980, "IEEE" International SolidfState Circuits Conference", 13 februari 19θθ. In de 15 A/D-emzetter vordt een locale D/A-omzetter met grote nauvkeurigheid vervezenlijkt door het samenvoegen van een geBruikelijke A/D-omzetter met opeenvolgende Benadering met een analoge opt eller/aftrekker, verder een aanvullende D/A-cmzetter voor het opvekken van een analoge caliBre-ringsvaarde en een geheugenketen voor de caliBreringscode, zoals een 20 ROM (dood geheugen).
Een grote moeilijkheid, ondervonden Bij het construeren van een A/D-omzetter met opeenvolgende Benadering door het geBruiken van een der-gelijke D/A-omzetter (aangeduid als een DAC) is, dat geen verking met hoge snelheid kan vorden vervacht. Hoewel het in de DAC voldoende is, 25 dat de caliBrering alleen vordt uitgevoerd met Betrekking tot Bits van een hogere orde, vaaruit fouten ontstaan, is het vereist toegang te heh-Ben tot een geheugenketen, zoals een ROM of een RAM (vrij toegankelijk geheugen} voor het Bij elke opeenvolgende Benadering van de Bits van een hogere orde uitlezen van een juiste caliBreringscode. Derhalve Bestaat 30 er het nadeel, dat het cmzetten in aanzienlijke mate vordt vertraagd van-neer het aantal Bits vordt vergroot voor het verBeteren van de nauvkeurigheid van de A/D-amzetting.
Wanneer een LSI-verkvijze met een MOS-familie vordt geBruikt voor de ketenvervaardiging met vele voordelen, zoals een laag energieverlies, 35 een grote integratiedichtheid en vergemakkelijking van vervezenlijking 8104264 ϊ Κ ' - 2 - van een bemonsterings-/houdketen met een grote nauvkeur xgheid, hetgeen essentieel is voor de A/D-omzetter met opeenvolgende benadering, wordt bij voorkeur een condensatorgroep gebruikt als een ketemxitvoering voor de DAC. Teneinde in dit geval een nauwkeor xgheid van 1U bits of meer 5 te vervezenlx jken, kan de capacxteitseenheid vanuit bet standpunt van de nauvkeurigbeid· van de onderdelen niet veel vor&en verminderd, zelfs indien de calibrering wordt' uitgevoerd. Gezien de vrijmaaktijd van de DAC, de toegangstijd van de geheugenketen en de vrijmaaktijd van de op— teller/aftrekker is bet moeilxjker de omzettingstxjd van de DAC te ver-10' beteren indien een grotere nauvkeurigbeid vereist is. Dienovereenkamstig is de omzettingstijd van de A/D-omzetter aanzxenlxjk slechter dan die . . van de ©orspronkelijke A/D-omzetter, waarin geen calibrering wordt uit-geveerd. Wanneer een A/D-omzetter met een goede werking en. een nauwkeu— righeid van 1V bits of meer en een omzettingssnelbeid van 60 kM/s (kilo-15 ' monsters per seeonde), zoals een A/D-omzetter voor bet met goede kwali-teit beverken van spraak, nodig is, kan een dergelijke A/D-omzetter . nauwelijks vorden verwezenlijkt in de vorm van een LSI en dergelijke.
Teneinde de nauvkeurigbeid van de A/D-omzetter te verbeteren, zijn een analoge opteller/aftrekker met een grote nauvkeurigbeid en een aan-20 vullende DAC voor bet opvekken van een analoge calibreringsvaarde, nodig. Gevoonlijk is bet zeer moeilijk een nauvkeurigbeid te verzekeren van lU of 15 bits als gevolg van de niet-lineaire fout van de opteller/aftrekker, betgeen wordt beinvloed door ruis en dergelijke. De opteller/aftrek-ker belemmert dus de verbetering van de nauvkeurigbeid van de A/D-cmzet-25 ter.
Teneinde in bet bij zonder het analoog aftrekken te yervezenlijken, zijn een keten voor bet inverteren van de polariteit en een opteller/af-trekkerregeling nodig. Deze voorwaarde belemmert eveneens de verbetering van de nauvkeurigbeid en de vermindering van bet chipgebied.
30 Zeals bieryoor beschreven beeft de gebruikelijke A/D-omzetter moei- lijkbeden van bet mogelxjk maken van een kleine verbetering van de omzettingssnelbeid, een grens aan de verbetering van de nauvkeurigbeid door de calibrering en een bijzondere moeilijkheid bij bet vervaardigen van de opteller/aftrekker.
35 Een doel van de uitvinding is dienovereenkomstig bet yerscbaffen van een analoog-digitaal-omzetter met een grote nauvkeurigbeid en een ver- beterde omzettingstxjd, waarin een lokale D/A-omzetter zodanig is gecon- 8104264 » & -3- > strueerd, dat alle gekvantificeerde, analoge niveaus aanvezig zijn, cali= hreringswaarden zijn opgeslagen in de vorm van digitale coden en de cali-hreringscoden worden ondervorpen aan digitaal optellen of aftrekken voor het verkrijgen van juiste digitale uitgangen voor het zodoende opheffen 5 van de hiervoor heschreven nadelen.
Voor het hereiken van het voornoemde doel is volgens eln aspect van de nitvinding een analoog-digitaal-amzett er verschaft, die een hemon-sterings-/houdketen cravat voor het heanonsteren en vasthouden van een ' . analoog ingangssignaal, verder een lokale, digitaal-analoog-cmzetter, 10', voorzien van een eerste digitaal-analoog-cmzetter voor het produceren -.-.van een uitgang van hits van een hogere orde, en een tweede digitaal-analoog-cmzetter voor het produceren van een uitgang op ware grootte als een. uitgang van hits van een lagere orde, velke uitgang altijd gr'oter is dan elk kwantificeerniveau van de eerste digitaal-analoog-om-15 setter, waarhij de uitgang van de eerste digitaal-analoog-cmzetter wordt opgeteld hij de uitgang van de tweede digitaal-analoog-cmzetter voor het verschaffen van een analoge uitgang, een vergelijker voor het vergeli jken van de hemonsterings-/houduitgang van de hemonsterings-/ houdketen met een analoge uitgang van de locale, digitaal-analoog-cmzetter, 20 een register met opeenvolgende henadering voor het opslaan van een digitale code, verkregen door het uitvoeren van een opeenvolgende henadering overeenkomstig de uitgang van de vergelijker, een schuifcodegenerator voor het opslaan van een schuifcode voor het verschuiven van de digitale code, die daarvoor is toegevezen aan elke digitale code vanaf het re-25 gister met opeenvolgende henadering voor het calihreren van de eigen- sehap van de lokale, digitaal-analoog-omzetter voor een ideale, digitaal-analoog-cmzettingseigenschap, en voor het produceren van een schuifcode in aanspreking op de digitale code van het register’met opeenvolgende henadering, en een codeschuifketen voor het digitaal verschuiven van de 30 digitale code van het register met opeenvolgende henadering, overeenkomstig de schuifcode van de schuifcodegenerator voor het corrigeren van een analoog-digitaal-cmzettingsuitgangs signaal.
In een voorkeursuitvoeringsvorm kan de codeschuifketen een digitale opteller/aftrekker zijn voor het uitvoeren van het digitaal optel-35 . len/aftrekken tussen de digitale uitgangscode en de schuifcode.
In een andere voorkeursuitvoeringsvorm is de lineariteit verzekerd van de tweede digitaal-analoog-cmzetter, en slaat de schuifcodegenerator 8104264 . J- ' f' .
als seBuifcode-Bet verschil’ op tussen een digitale ingangseode, oyer-eenkomende met een analoge uitgang op een .ideale eigenschap als een digitaal-analoog-omzettingseigenscBap, verkregen door Bet extrapoleren van een uitgangseigenseBap van1 de tveede digitaal-analoog-omzetter over 5 een Bereik, dat zieB uitstrekt naar de bits van een Bogere orde, en een digitale ingangseode,' die .Bet.' de lokale digitaal-analoog-omzetter moge-lijk maakt een .ideal e analoge uit gang te producer en.
. . Volgens· een ander aspect van de tdtvinding omvat een analoog-digi-taal-omzetter een .Bemonsterings^/Boadketen voor Bet' Bemonsteren en vast- 10. Bouden van een analoog ingangssignaal, een lokale digitaal-analoog-om-zetter voor Betproduceren van een uitgang op ware grootte van een Bit-gedeelte van lagere orde, dat altijd groter is dan elk kwantificeerni-veau van Bet Bitgedeelte van een. Bogere orde, een vergelijker voor Bet vergelijken van de Bemonsterings-/Bouduit gang van de Bemonsterings-/ 15 Boudketen met de analoge uitgang van de lokale digitaal-analoog omzet-ter, een register met'opeenvolgende Benadering voor . Bet opslaan van een digitale code , verkregen door Bet uitvoeren van een opeenvolgende Benadering evereenkcmstig de. uitgang van de vergelijker, een schuif-codegenerator voor Bet opslaan van een seBuifcode voor Bet verscBuiven 20 · van de digitale code, die daarvoor is toegeschreven aan elke digitale code van Bet register met opeenvolgende Benadering voor Bet ealibreren van de eigenscBap van de lokale digitaal-analoog-emzetter voor een ideale digit aal-analoog-omzett ingseigenscBap, en voor het producer en van een scBuifeode in aanspreking op de digitale code van Bet register met 25 opeenvolgende Benadering, en een codeschuifketen voor Bet digitaal verscBuiven van de digitale code van Bet register met opeenvolgende Benadering overeenkomstig de scBuifeode van de scBuifcodegenerator voor Bet corrigeren van Bet analoog-digitaal-omzettingsuitgangssignaal.
ϊη een voorkeursuitvoeringsvorm kan de codeschuifketen een digi-30 tale opteller/aftrekker zijn voor het uitvoeren van Bet digitaal uit-gangsoptellen/aftrekkem tussen de digitale code en .de scBuifeode. .
In een andere uitvoeringsvorm slaat de schuifcodegenerator als de seBuifcode Bet verscBil op tussen een digitale ingangseode, over-eenkomende met een analoge uitgang op een ideale eigenscBap als een 35 digitaal-analoog-cmzettingseigenscBap, verkregen door het extrapoleren van de digitaal-analoeg-amzettingsuitgangseigenseBapvan Bet Bitgedeelte - van de lagere orde over een Bereik, dat zich uitstrekt tot voorBij het 8104264 - - 5 - * * minst significant e tit in het Bitgedeelte van de hogere orde, en een digitale ingangscode, die het de lokale digitaal-analoog-cmzetter mo-gelijk maakfe een ideale analoge uitgang te produceren,
De uitvinding vordt nader toegelicht aan de hand van de tevening, 5 vaarin : fig. 1' een Blokschema is van een A/D-omzetter met opeenvolgende henadering veer Bet nitvoeren van de gehruikelijke calihreringstechnolo-gie doer Bet digitaal Beverken; fig. 2 een grafische voorstelling is voor het uiteenzetten van Bet 10 Beginsel van de gehruikelijke ealihreringstechnologie; fig. 3 een hlokschema is van de grondconstructie van de A/D-cm-zetterj fig. een grafische af&eelding is, nattig Bij het verduidelijken y«n Bet Beginsel van de uitvinding; 15 fig. 5 een schema is voor Bet verduidelijken van de emstandigheden voor het onderhavige caliBreren; fig. 6, 7 «η 8 Blokschema" s zijn van die uitvoeringsvormen van de schuifeodegenerator; en fig. 9 en 10 ketenschana’s zijn van uitvoeringsvormen van de lokale 20 D/A-cmzetter.
Een uitvoeringsyorm van een gehruikelijke analoog-digitaal-cmzet-ter met opeenvolgende henadering, die digitaal ealihreren uitvoert voor het verkrijgen van een hoge nauwkeurigheidseigenschap ondanks het ge-Bruiken van onderdelen met een lage nauvkeurigheid, is weergegeven in 25 fig. 1. Hierin duidt het verwijzingscijfer 1 een analoge ingangsaanslui-ting aan, het verwijzingscijfer 2 een digitale uitgangsaansluiting, het verwijzingscijfer 3 een register met opeenvolgende henadering, (afgekort tot SAR), het verwijzingscijfer U een lokale DAC, het verwijzingscijfer 5 een vergelijker, het verwijzingscijfer 6 een schuifcodegeneratorketen 30 in de vorm van een geheugen, zoals een ROM voor het opslaan van cali-Breringscoden, het verwijzingscijfer 7 een analoge opteller/aftrekker, het verwijzingscijfer 8 een DAC voor het opwekken van een analoge call-Breringswaarde, het verwijzingscijfer 9 een oorspronkelijke, lokale DAC, onderhevig aan calihrering, en het verwijzingscijfer 10 een Bemonste-35 rings-/houdketen. Voor het verkrijgen van een grote nauvkeurigheid van de oorspronkeli jke lokale DAC 9, wordt Bij de in fig. 1 weergegeven A/D-cmzetter gehruik gemaakb van de analoge opteller/affcrekker 7» van de 8104264 # ί : > η 6 .η DAC 8 yoor · bet opwekken.'yan een' analogs calibreringswaarde en yan de ROM 6 voor haf’opslaan van ealibreringswaarden, naast de gehruikelijke ; A/D-omzetter met opeerrvolgende benadering.
Het beginsel van de zodoende uitgevoerde A/D-omzetter met opeen-5 volgende benadering is veergegeven in fig. 2. In deze figuur duidt een • : ©nderbroken lijn een ideale eigenschap aan van een lokale DAC. De ge- trokken lijn toont de eigenschap van de ©orspronkelijke, lokale DAC 9 voor de calibrering. In bet algemeen is in de fouteigenschap van de B./A*>©azetter, .de hijdrage van de hetreffende tits aan de fout groter '· '10 naarmate de hitorde Roger is, en kleiner naarmate de bitorde lager, is.
. Zoals yerduidelijkt in fig. '2, valt de eigenschapkremme van de oorspron-. kelijke DAC in de bits yan de lag ere ©rde in hoofdzaak. semen met het ©yereeakomstige gedeelte van .de. ideale eigenschap, Voor. bet calihreren • van de DAC is .het. dus gebruikelijk, dat foutvaard'en van de hits van een 15- ' hogere ©rde worden geproduceerd overeenkomstig de hits van de hogere orde, en'worden'opgeteld hij of afgetrokken van een analoge uitgang van de ©or spronkelijke lokale DAC 9. Meer in het bijzonder zijn de als R^, . Rgs. ... Rg in fig. 2 aangeduide segmentgebieden, de gehieden, die in de digitals ingang zijn gesegmenteerd door de hits van de hogere ©rde.
20 . De foutwaarden, d.w.z. de analoge calibreringswaarden AC^ , ACg, ... ACg, . warden geproduceerd overeenkomstig de hetreffende gehieden, en opgeteld hij of afgetrokken van het analoge uitgangssignaal van de oorspronkelijke • lokale DAC 9 voor het -uitvoeren van het calihreren.
Thans wordt de working van de in fig. 1 weergegeyen ketenuitvoering 25 hesehreven. De DAC 8 produceert een absolute waarde van de fout, overeen-komende met de hits van de hogere orde in ingangscoden naar de oorspronkelijke lokale DAC 9. De zodoende geproduceerde analoge calibrerings-waarde wordt opgeteld bij of afgetrokken van het uitgangssignaal van de oorspronkelijke lokale DAC 9 door de analoge opteller/aftrekker 7. Een 30 digitaal signaal voor het aangeven van de optelling of de aftrekking, en ingangscoden voor het door de DAC 8 doen opwekken van een analoge cali-hreringswaarde voor het produceren van een hepaalde foutwaarde, zijn vooraf opgeslagen in de geheugenketen 6.
Tijdens de werking van de lokale DAC 'U, cvereenkomende met de door 35 de SAR 3 aangeduide code, wordt de geheugenketen 6 door de hits van de hogere orde van die code benaderd, zodat de DAC 8 voor het opwekken van de analoge ealibr eringswaarde een foutwaarde produceert voor het zodoende 8104264 ♦ t η 7 . τη opBeffen Tan de fout Tan. de ©orspr©nkeli4ke lokale DAC 9» De caliBrerings^ vaarde en de cmzettingsuitgang Tan de DAC 9 vorden ondervorpen aan Iiet ©ptellen of affcrekken in de analoge' opt eller/af trekker 7. Zoals Biervoor BescBreven vordt in de geBruikelijke teeBnologie de verBetering van de 5 nauvkeurigBeid van de A/D-omzetter met opeenvolgende Benadering door middel Tan digitaal Beverken uitgevoerd door Bet caliBreren Tan de oor-sprenkelijke lokale DAC 9.
In Bet geval Tan Bet construeren van de A/D-omzetter met opeen-Tolgende Benadering'door Bet toepassen van deze DAC, Bestaat een onder-10 vonden moeili^kBeid nit Bet niet kunnen vervacBten van een cmzetting met
Boge snelBeid. ffoevel Bet voldoende is, dat Bet caliBreren alleen vordt uitgeoefend op de Bits van de digit ale ingang van een Bogere orde, meet de geBeugenketen 6, zoals een ROM of een RAM, Bij elke opeenvolgende Benadering van de Bits van de Bogere orde toegankelijk vorden gemaakt 1J voor Bet uitlezen van een juiste caliBreringsvaarde. Er is dus Bet na-. deel, dat een cmzetting sterk vordt vertraagd, indien Bet aantal Bits vordt vergroot voor Bet verBeteren van de nauvkeurigBeid van de A/D-cmzetting. Indien BierBij vordt aangenomen, dat Bet aantal Bits van de
Bcvenste en onderste orde gelijk is aan respectievelijk m en 1, vordt * 20 . de cmzettingssnelReid als volgt gegeven.
T0MZ * m X + TDAC + TC0M + TSAR^ * 1 X (TBAC + TC0M + TSAE^ vaarin de toegangstijd is van de geBeugenketen 6, de yrijmaak- tijd van de lokale C U, de aanspreektijd van de vergelijker 5 en 25 de vertragingstijd van Bet register 3 met opeenvolgende Benadering.
¥anneer een LSI-verkvijze met een MQS-familie vordt geBruikt voor de ketenvervaardiging, met vele voordelen, zoals een Rlein energiever-lies, een grote integratiedicBtBeid en vergemakkelijking van een Be-monsterings-/Boudketen met grote nauvkeurigheid, Betgeen essentieel is 30 voor de A/D-omzetter met opeenvolgende Benadering, vordt Bij voorkeur een condensatorgroep DAC geBruikt als een ketenuitvoering voor de lokale DAC. Teneinde in dit geval een nauwkeurigBeid te vervezsnlijken van Bits of meer, kan de capaciteitseenBeid vanuit Bet standpunt van de nauv-keurigBeid van de ©nderdelen niet veel vorden -verminderd, zelfs indien 35 ealiBrering vordt uitgevoerd. De vrijmaaktijd is ongeveer 500 ns.
De toegangsti^d TR van de geBeugenketen is hQO - 1000 ns. De vrijmaaktijd 8104264 *1 . - 8 yan de opteller/aftrekker'7 is ongeveer 1 yus. Dezevrijmaakti.jd vordt nauvelijks korter'vanneer de nauvkeurigheid groter vordt. Dienovereen-komstig vordt de omzettingssnelheid van de A/D-omzetter sterk verminderd ten opziehte van die. yan de oorspronkelijke A/D-omzetter v<S6r de cali-5 brering, Wanneer een A/D-omzetter met een goede werking en een nauvkeurigheid yan .1 V bits of meer en een omzettingssnelheid yan 60 km/s (omzet-tingstijd = 16,7 yus), zoals een A/D-omzetter yoor het met hoge kwaliteit'.beverken vanspraak, nodig is, kan deze A/D-omzetter nauve-lijks yorden vervezehli'jkt in de verm van een LSI en dergelijke.
10. Teneinde de nauvkeurigheid te yerbeteren yan de A/D-omzetter, - zijn de analoge' opteer/aftrekker .7 met een grote nauvkeurigheid en de DAC. 8 yoor bet opwekken yan een analoge calibreringsvaarde nodig. Ge-voonligk is bet zeer moeilijk een nauvkeurigheid yan lU of 15 bits te . : verzekeren als geyolg yan· de niet-lineaire fout yan. de ©pteller/aftrek-15- ker 7s betgeen vordt belnvloed door mis en dergelijke. De opteller/ • . τ .., 1 ... aftrekker 7'belemmert dus de yerbetering van de nanvkeurigbeid yan de A/D-omzetter.
In bet .bi j zonder yoor bet vervezenlijken van bet analoog aftrek-ken zijn een keten yoor bet invert eren yan de polariteit en een opt el-20 . ler/aftrekkerregeling vereist. Deze voorvaarde voorkomt eveneens de ver— betering van. de nauvkeurigbeid en de verkleining van bet cbipgebied.
Zoals na bet yoorgaande is in te zien, beeft de gebruikelijke A/D-omzetter de moeilijkbeden van bet mogelijknaken van veinig yerbetering van de omzettingssnelheid, bet bebben yan een grens bij de yerbetering 25 van de nauvkeurigheid van de calibrering en het bebben van een bijzon-dere moeilijkheid bij bet veryaardigen van de opteller/aftrekker.
De uitvinding versehaft een A/D-omzetter, die deze nadelen met goed geyolg opheft. De grondconstruetie van deze A/D-omzetter is veer-gegeven in fig. 3. Hierin duidt het vervijzingscijfer 11 een analoge 30 ingangsaansluiting aan, bet vervijzingscijfer 12 een digit ale uitgangs-aansluiting, bet yervijzingscijfer 13 een SAR, bet vervijzingsci,jfer 14 een lokale DAC, .het yervijzingscijfer 15 een vergelijker, het vervij-zingseijfer 16 een keten yoor bet opvekken van een calibreringsschuif-eode, velke keten kan zijn uitgevoerd als een gebeugenketen en derge-35 lijke, bet yervij zingsci’jf er 17 een vergelijkingsspanningsbron yoor een vergeli j kings spanning F ’ , bet yervi j zingsci j far 20 een bemonsterings-/ boudketen en bet verwi j zingsci j fer 21 een codeschuifketen, die kan zijn 8104264 1 * • uitgeyqerd als.een. gehruikelijke'opteller/aftrekker. '
De lokale DAC lk hevat een eeste digitaal-analoog^amzett er (MDAC), die een uitgang produceert met tits van een hogere orde,en een tweede digitaal-analoog^-omzetter (LDAC}, die een nitgang op ware grootte produ-5 ceert als een uitgang met tits van een lagere orde, velke nitgang al- tijd groter is dan elk kwantifieeernivean van'de eerste digitaal-analoog-cmzetter. De uitgangen van de eerste en tveede DAC* s warden in analoge vom opgeteld voor het producer en van een analoge nitgang. Hiertij is aangenamen, dat de linear it eit van de MDAC niet noodzakelijkervijze is 10 verzekerd, maar dat de lineariteit van de LDAC is verzekerd. Yerder is aangenemen, dat in tet geval van de lekale DAC 1k. in deze uitvoerings-vorm, de SAB 13 oek de SAR-gedeelten van de hogere en lagere orde heeft, oyereenkmende met respectievelijk de MDAC en LDAC.
Oek kan de volgende digit aal-analoog-omzetter worden getruikt als 15 de lokale DAC 1k. In de lokale DAC 1k wordt de lineariteit verzekerd over tet ter eik van deN-bits van de lagere orde, maar is de lineariteit niet noodzakelijkervij ze verzekerd over het bereik van tits van een hoge-re orde van tet (U + 1 tit. Bovendien is in deze lokale DAC Ik hefc ver-schil tussen een analoge nitgang met tetrekking tot een lingang, waarvan 20 de H-tits van de lagere orde alle fr1w zijn, en een andere analoge nitgang, verkregen door tet optellen van "1" bij een ingang, waarvan de N-tits van de lagere orde alle ?,l"'~zi«jn, zodat de Ν’-tits van de lagere orde alle ”0" worden, en tet (N + l)e tit ”1" wordt, altijd negatief.
Een eigensckap van de lokale DAC 1k en het beginsel van de calibre-25 ring worden aan de hand van fig. 1 uiteengezet. In fig. 1 vertegenwoor-digfc de X-as de digitale ingang, en de ϊ-as de analoge nitgang. Zoals weergegeven neemt de analoge uitgang altijd af op veranderingspunten van de ingangseoden van de MDAC. Dit geeffc aan,- dat de digitale ingang altijd voortdurend aanwezig is oyereenkomstig de analoge nitgang. Dienovereen-30 komstig is in te zien, dat de ealibrering kan worden uitgevoerd door het verschniven van de ingang sc ode voor het zodoende samenvallen met een eigen-schapskromme, nitgezet als een ideale eigenschapskromme, die is verkregen door het verlengen van een eigenschapskromme van de LDAC. Indien hierbij is vastgelegd, dat een te verschniven code wordt opgewekt overeenkomstig 35 de code van de MDAC, de zodoende ontworpen DAC een juiste uitgangscode kan predueeren door een A/D-omzetting, die hierna wordt verduidelijkt.
Wanneer verder het A/D-cmzetten wordt teschouwd, vertegenwoordigt de X- _:_^ 8104264 τ 10. rt as de digit ale uitgang, en de Y^as de analoge ingang in £ig, !+.
Bij ontvangst'van een analoge ingang'A, zeals·, veergegeyen in. fig. vordt van de SAB'13' de cede verkregen door de' ©peenvolgende bena-dering. Door het toepassen van een code 5 (decimale vaarde), overeenko-s 5 mende met een ingang van de D^ naar' de "MDAC, vordt een. voorafbepaalde sehuifwaarde SC<_ geprodueeerd, en vordt de sehuifwaarde SC^ digitaal . ·: afgetrokken van de code D^ voor het verkrijgen van ee geealibreerde code ; D2\ ' . . .
i ;Het A/D^cmzetten vordt verder beschreven aan de hand van de in , 10' fig. 3 veergegeyen ketenconstructie.. Coden die het mogelijk maken, dat een analqog-ingangssignaal van de aansluiting 11, vastgehouden door de . : bmonsterings^/houdketen 20, kan samenvallen met een mtgangssignaal .van de lokale DAC 1h\ vordt geprodueeerd door de gebruikelijke, opeenvol- gende benadering. Door de coden van een hogere orde, overeenkomende met 15 de MDAC^imgang van de lokale DAC 14 tussen de zodoende verkregen coden, vordt de keten Ί 6 voor het opvekken yan een schuifcode gedreyen voor het producerenvan een voorafbepaalde schuifcode. In de codeschuifketen 21, vordt de schuifcode afgetrokken van de code van de SAB 13, gevormd door de ©peenvolgende benadering voor het zodoende produceren van een juiste 20 uitgangscode,' die vordt verkregen van de aansluiting 12.
De onderhavige calibreringsomstandigheid vordt aan de hand van fig. 5 uiteengezet. In fig. 5 duidt de getrokken lijn I een eigenschaps-kromme aan van de oorspronkelijke, lokale DAC. Tussen de digitale coden D en E is een draaggolf van het ingangssignaal van de EDAC naar het in-25 gangssignaal van de MDAC, en neemt de uitgang van de lokale DAC af. De ondebroken lijn II duidt het ideale uitgangsniveau. aan van de oorspronkelijke lokale DAC, vaarbij de onderbroken lijn III het ideale niveau aan-duidt, dat kan vorden opgevekt door de codeverschuiving. Aangenomen is, dat een afwijking van het niveau van de feitelijke eigenschap van de oor-30 spronkelijke lokale DAC met betrekking tot de ideale eigenschap, d.v.z. een fout, binnen + 1/2 LSB ligt. Verder is aangenomen, dat de opteller voor het optellen van het uitgangssignaal van de EDAC bij het uitgangssignaal van de MDAC geen fout heeft, en de vergelijker in de vorm van de A/D-omzetter, eyeneens geen fout heeft. Bij het uitvoeren van de calibre-35 ring door het verschuiven van de ingangscode van de lokale DAC, kan, in-dien de code zodanig vordt verschoven, dat een ideaal niveau IV, aange-duid door een streep-stippellijn, vordt opgevekt, volgende op de uitgang 8 1 0 4 2 64 rt 31 τι van de digitale code D, eenyeranderingswaarde Ύ onafgebroken een ville-keurige vaarde aannemen. Wanneer dientengeyolge iiet ideale niyeau Ill, samenvallende met de streep-stippellijn 17, vordt gekozen, kan Iiet ideale niveau, vorden ingest eld in een bereik van een trapwaarde van een niveau, 5 dat kan vorden opgevekt door codeverschuiving, d.v.z. Iiet bereik VI van ' + 1/2 LSB. De uitgangsniveaus Έ, E, 0, ... tot aan een uitgangsniveau, vaarbij de volgende over dr aebt" vordt geproduceerd, zijn veranderlijk met een .fout component vari, + 1/2 LSB met betrekking tot het ideale niveau, zodat dit binnen bet bereik' VII van +1/LSB kan vallen. Indien derhalve 10 de opteller en de vergelijker geen font bebben, is althans ien niveau aanvezig binnen .bet bereik van + 1 LSB met betrekking tot bet ideale niveau, vanneer de feut van de LDAC gelijk is aan + 1/2 LSB. Indien der-balve een kvantiseeraiveau gelijk is aan 2 LSB, kan de DAC vorden geca-libreerd cm te voldoen aan zijn lineariteit, d.v.z. cm een fout te bebben, 15- die kleiner is dan + 1 LSB. Wanneer de opteller en de vergelijker fouten bebben, kan de calibrating vorden. vervezenlijkt door bet verkleinen van de fout van de LDAC in een dergelijke mate, d.v.z. am kleiner te zijn dan + 1/2 LSB of bet verminderen van bet krantic eerniveau.
Drie uitvoeringsvormen van de in fig. 3 weergegeyen keten ΐβ voor 20 bet opwekken van een ealibreringsscbuifcode vorden aan de band van de fig. 6, 7, en 8 beschreven.
Si fig. 6 vordt de keten voor bet opvekken van een calibrerings-scbuifcode gevormd door een enkele geheugenketen, vaarin een calibre-ringscode vooraf is opgeslagen met betrekking tot de coden van de MDAC, 25 en vordt uitgelezen overeenkamstig de code van de MDAC. Indien bijvoor-beeld bet aantal bits van de MDAC gelijk is aan m, vordt een uit m-bits bestaand signaal gedecodeerd in een van (2°1 - 1) gedecodeerde signalen.
Het gedecodeerde signaal dutLt embijbehorend adres aan voor toegang in de gebeugenketen 16. Derhalve zijn bet aantal geheugenelementen en de ge-30 beugencapaciteit gelijk aan (211 - 1] x C, indien een calihreringscode vordt uitgedrukt door een digitaal signaal van Cubits.
In de in fig. 7 veergegeven uitvoeringsvorm vormen een blok, dat een EN-groep 30 en een programmeerorgaan 31 bevat, een eerste geheugenketen 32, een tveede gebeugenketen 33, een verzamelleidingkiezer 3^, 35 een telverk 35 en een grendel 36 de keten 16 voor bet opvekken van een ealibreringsscbuifcode. Het programmeerorgaan 31 kan vorden gevormd door een gebruikelijke teller 37 en een gebruikelijk decodeerorgaan, dat de 8104264 η 32. τ,
Binaire uitgang ran de. teller ·3Τ ©mzet in een signaal voor Let opeen-volgend van Let'“bit van de Loogste orde een^voor«een kiezen van de afr. zonderlijke M-poortenvan de M-groep 30.
In Let algemeen wordt de fout van de DAC .veroorzaakt door alleen ’5 Let foutief wegen en niet‘ in afLankelijkLeid van de aansluitingsspanning en de aftakstroom van de ketenelementen in de DAC. Indien een uit-gangsspanning van + Δ wordt geproduceerd voor een ingangssignaal van 1000, en op soortgelijke vi j ze een nitgangsspanning + A wordt geproduceerd voor Let ingangssignaal van 0010, enz. vanaf de lag ere or-. 10. . de, wordt een'uitgangsspanning (v^ + Y^) + (^Vj - Δν^) geproduceerd voor Let ingangssignaal 1010. D.w.z., dat indien de fouten gelijk zijn aaa /Δ Y-j en £\Y^, een opgetelde fout van A + Δ wordt verkregen voor Let ingangssignaal 1010.- Dit duidt een eigenscLap aan, waarin een • opgetelde font, zoals Δ * Δ wordt verkregen voor Let ingangssignaal 15" 1010' wanneer Δ Y^ en & Y^ fouten zijn; Door Let in de in fig. 7 weer-gegeven uitvoeringsvorm geBrujkmaken vandeze eigenscLap, wordt, wanneer slecLts §en Bit in de ingangscode gelijk is aan .1,. een fout opgeslagen -in de eerste geLeugenketen 32, Gezien Let feit, dat er een Bepaalde niet-.. linear it eitsf out is, die wordt opgewekt door een andere oorzaak dan Let 20 foutief wegen.van onderdelen in een feitelijke, lokale DAC, wordt deze . foutcamponent'.opgeslagen overeenkomstig de code van de Logere orde in de tweede geLeugenketen 33, zoals in Let geval van fig. 6. Een fout met Be-trekking tot een willekeurige ingangscode wordt uitgedrukt door de volgen-de formule : ' 25 · (it?i £R0MV + £R0M2 d) · waarin £ R0M3fout van elk Bit, opgeslagen in de eerste geLeugenketen 32, £ R0M2; niet-lineariteitsfout, opgeslagen in de tweede geLeugen-x keten 33, 20 ^ :'de sem van de Bits, waarBij de ingangseode gelijk is aan 1.
De in fig. 7 veergegeven ketenuitvoering Belichaamt de vergelijking (1). Set programmeerorgaan 31 wekt een uit gangs signaal op, voorzien van Bits, waarvan Let aantal gelijk is aan Let aantal Bits van de MDAC. In 2^ Let uitgangssignaal wordt slecLts len Bit opeenvolgend gelijk aan 1 in een logiscL niveau vanaf de Loogste orde. Het aantal EN-poorten, dat de M-groep 30 vormt, is eveneens gelijk aan Let aantal Bits van de MDAC, 8104264 - 13 - '*1
Alleen vanneer een 1 is vervat in de betreffende bits van de ingangscode, produceert de met die 1 overeenkomende EN-poort aan zijn uitgang een 1. De eerste gebeugenketen 32, die fouten opslaat, overeenkomende met bet aaatal bits in de MDAC, vordt opeenvolgend gedreven door bet ^ uitgangssignaal van de M-groep 30 voor bet slecbts uitlezen van een van de opgeslagen foutvaarden, Gvereenkcmende met de bitposities in de MDAC. Een eerste regeling wordt . zodanig uitgevoerd,: dat de yerzamellei-dingkiezer 3¼ een leestoegangssignaal vanaf de gebeugenketen 32 doorlaat.
De fout *van. elk bit vordt geaecumuleerd overeenkomstig de ingangscode ' door bet samenstel van bet telverk 35” en de grendel 36, zodat de bever- king van ^ vordt uitgevoerd. Op bet tijdstip, dat de ingangs code naar de MDAC tot stand vordt gebracbt door de verking van de SAR 13, veergegeven in fig. 3, vordt de tveede gebeugenketen 33 gedreven door de verkregen ingangscode naar de MDAC voor bet zodoende verkrijgen van de ί. ROM 2 in de voorgaande vergelijking, d.v.z. de niet-lineari-teitsfout, en vorden tenslotte beide fouten opgeteld door bet digitale telverk 35 voor bet vormen van een foutccmponent. '
Met betrekking tot bet aantal gebeugenelementea in deze uitvoering, beeft de eerste gebeugenketen 32, m x elementen indien de betreffende 2q foutvaarden vorden uitgedrukt door C^ bits, en beeft de tveede gebeugenketen 33 2°*”^ x Cg elemexrten indien de betreffende foutvaarden vorden uitgedrukt door C^ bits. De niet-lineariteitsfoutcomponent is gevoonlijk zeer klein, zodat bet aantal gebeugenelementen in de uitvoeringsvorm van fig. T vender kan vorden verminderd dan in bet geval van fig. 6.
Het beginsel van de in fig. 8 veergegeven uitvoeringsvorm is ge-lijk aan die in fig. 7, vaarbij eebter bet aantal gebeugenelementen verier is verminderd dan in fig. 7· In deze uitvoeringsvorm vordt de volgen-de aard gebruikt voor bet verminderen van bet aantal elementen. Aandacht —. vordt besteed aan een negatieve overgang in de uitgangseigenschappen op 30 een punt, vaar- de ingangscode van de MDAC verandert. Indien nu vordt aangencmen,*dafc de lokale DAC geen fout beeft met uitzondering van de negatieve overgang, vordt de fout als volgt gegeven : ( mrQ 201"1 } x SPRONG (2) vaarin Σ’* 2m”J de decimale vaarde is van de ingangscode naar de MDAC. m—u 35 SPROIiG is een digitale vaarde, overeenkomende met de negatieve overgang 8104264 i ^ - ί - Ak - ; in de uitgangseigenscbappen op een punt, waar de. ingangscode van de MDAC verandert. ·
Indien de SFRONG en de lineariteit en niet-lineariteitsfouten, .die feitelijk aanwezig zijn in de lokale DAC,. worden opgeslagen, kan 5 derhalve een foutccanponent,. rekening houdende met alle f eiteli jke foutfactoren, worden opgewekt. Hoewel voor bet uitvoeren van de bever-•king van de voorgaande vergelijking (2)y een vermenigvuldiger nodig is, -kan .de bewerking van de voorgaande vergelijking. (2) worden uitgevoerd . . , - op eeb. eenvoudige scbuifwij ze, indien de SPRONG wordt gegeven door het • 10 binair wegen 2, h9 8, 1-6, ... . In de in fig. 8 weergegeven uitvoe- . ringsvorm wordt de SPRONG opgeslagen in de vorm van een binaire vaarde in de eerste gebeugenketen.Uo, en.voert bet sebuifregister U1 een ver-. menigvuldiging uit van de SPRONG, In de tweede gebeugenketen k2 is bet . . resultaat opgeslagen van de aftrekking van de SPRORG ,ιη .άε voorgaande 15 vergeligking van de feitelijke fout in de lokale DAC. Als gevolg bier-van kan de totale font worden geprodueeerd, evenals in bet geval van fig. 7. Set aantal geheugenelementen is in dit geval (m + 2®”^ . C^) op grond van dezelfde definitie als in..bet geval van. fig. 7S waarbij bet aantal bits vertegenwoordigt, welke bits de niet-lineariteitsfout-20 · waarde vertegenvoordigen. In fig. 8 zijn dezelfde verwijzingscijfers als in fig. 7 gebruikt voor bet aanduiden van dezelfde gedeelten in ’ fig. T, Tan welke gedeelten de besprekingen thans zijn weggelaten.
Fig, 9 toont een uitvoeringsvorm van de lokale DAC lU.met een analog e optelwerking. In fig. 9 duiden dezelfde verwijzingscijfers als in 25 fig. 3 gelijke gedeelten in fig. 3 aan, waarvan de bescbrijvingen zijn weggelaten. In de buidige uitvoeringsvorm beeft de lokale DAC een con- densatorgroep van condensatoren van een lagere orde CQ0, C^, , ..., CL1-15 Terder een condensatorgroep van condensatoren van een hogere orde C^q, C^ , ..., C^ een koppelcondensator CQ voor bet koppelen van 30 deze condensatorgroep en een analoge sebakelgroep STA, S,., ... S_. ., UJ LJ ii-L—1 *··* SMn-1*
Da de buidige uitvoeringsvorm zijn de bemonstering-/boudketen 20 en de DAC 1¾ tot een gebeel gevormd door het gebruikmaken van feit, dat de DAC 14, die de condensatorgroep gebruikt, eveneens bet be-35 monsteren en vastbouden uitvoert. Alle analoge schakelaars worden eerst geaard door de schakelposities 3 voor bet ontladen van ladingen, opgesla--- gen in alls condensatoren. Dan worden de analoge schakelaars omgelegd 8104264 t ·«* -15- · naar de sehakelposities 1 overeenkamstig een signaal, geleverd aan de aansluiting 18, en vordt ook de analoge schakelaar SQ gesloten. Als ge- volg hiervan vorden de condensatoren van de hogere en lag ere orde ge-laden over eenkcanstig een. analoge spanning vanaf' de aansluiting 11« Het 5 signaal aan de aansluiting 18 vordt beSindigd voor.bet openen van de schakelaar Sq voor het zodoende in de condensatorgroep vasthouden van de analoge spanning. Op dat moment vordt de analoge schakelgroep zoda-nig geregeld,. dat vanneer een ingangscode, geleverd aan de.analoge scha-kelaars, overeenkomstig de SAR-uitgangssignalen van de hovenste en on-.10 . derste orde van de SAH 13, d.v.z. de digitale ingangscode, gelijk is aan 1, de vergelij kingsspanning V „ van de energiebron 17 vordt ge-legd aan de condensatorgroep door de sehakelposities 2, en dat vanneer de ingangscode gelijk is aan 0, een aardpotentiaal GND aan de condensatorgroep vordt gelegd door-de sehakelposities 3· Onder deze regeling . 15 van de analoge schakelgroep, vordt de lading, overeenkomende met de code, geproduceerd in de SAB 13, afgetrokken van de lading, opgevekt overeen-kemstig het analoge. ingangssignaal. Aan het einde van de opeenvolgende benadering, blijft in alle condensatoren veinig lading over, zodat een digitale code van de oorspronkelij ke DAC, overeenkomende met de analoge 20 ingangsvaarde, vordt verkregen. De digitale uitgang van deze oorspronke-lijke DAC vordt ondervorpen aan het calibreren door het verschuiven van de code, zeals veergegeven in fig. 3, zodat een juist digitaal uitgangs-signaal vordt verkregen.
Een eigenschap van de in fig. 9 veergegeven lokale DAC vordt nit- 25 gedrukfc door de volgende vergelijking : s as . (£.+ C) χΣ ςΡ.+ C: ζ 21 •t* _ C m c T „ s v0 =-:-Verg. (3) (21 + C ) x (£ + C + 1) c c
Indien hierbij de capaciteit van de LDAC gezien vanaf de MDAC via de kop-pelcondensator Cq gelijk is aan de capaciteiteenheid CQ, d.v.z., dat : C. « { 21 / Cs1 _ 1)} C0, , 30 vordt de vergelijking (3) vereenvoudigd tot : x x
gi Σ gp Σ 'gL
7---S-Ϊ-Verg. (U)
De vergelijking (¾) geeft aan, dat de lokale DAC dient als een gebruike- 8104264 · - 16 - lijke DAC met een oplossing van (a + l). Indien C ^ f 21/(21 -1)] Cn, c u ; vordt een eigenschap verkregen, vaarbij de uitgangsverandering van de i DAC altijd vordt verkleind op elk punt vaar de ingangscode van MDAC verandert. Een gevenste eigenschap kandus op een samengevoegde vijze . 5 vorden vervezenlijkt zonder gebruikmaking van het analoge telverk.
: Fig. 10'toont een uitvoeringsvorm, vaarbij een enkele condensator-groep in plants van de afzonderlijke condensatorgroepen van de hogere .
•en de lagere orde, zoals veergegeven in fig. 9» vordt gebruikt voor de .
.· DAC-constructie. In’ie:; de huidige uitvoeringsvorm vorden de analoge 10 schakelaars S^q, ...» , ^M0* ^M1 ^tda-1 S®r®S®l<3. als in het geval van fig. 9 voor het uitvoeren-vande opeenvolgende henadering. De capaciteitenvan.de condensatoren CqQ, C^q, C^, ..., C^, CM0» ^M1, Sto—1 2»2C, »·., (1,1 x 2 ) Cj 2^C, £^C, ..., 2^^0. Het hitgedeelte van de lag ere orde van de ; condensatoren Cqq — ^ komt overeen met de LDAC, en zijn vare groot- te is (8,8c/128,8c) V vanneer 1 * 3, en vordt zodanig gekozen, dat verg hij groter is dan e£n trap in de condensatoren. C^Q, ..., C^^ in het hitgedeelte van de hogere orde, overeenkomende met de. MDAC, bijvoorbeeld’ (8C/128,8C)Tverg indien m = U. De A/D-canzetter kan vorden uitgevoerd 20 door het toepassen van de DAC in de huidige uitvoeringsvorm voor de in fig. 3 veergegeven DAC 1U.
In de voorgaande uitvoeringsvormen is de codescbuifketen 21 be-schreven in de vorm van een aftrekker, vaarin de schuifcode van de schuifcodegenerator 16 vordt afgetrokken van de SAR-uitgang van de ho-. 25 gere orde van de SAR 13. Ook kan de schnifcodeketen 21 in de vorm zijn van een telverk, en vordt een complement van 2 van de schuifcode opge-slagen in. de keten 16 voor het opvekken van een schuifcode. De cample-mentuitgang vordt opgeteld bij de SAR-uitgang van de hogere orde door het telverk.
30 Zoals hiervoor heschreven, vordt de niet-lineariteitsfout, zoals een omzettingsfout als gevolg van een overdracht tijdens het A/D-cmzet-ten, gecalibreerd op de vijze van de code-omzetting. Teneinde de schuifcode op te vekken is het in de uitvoeringsvorm van fig. 7 niet nodig toegang te verkrijgen tot de geheugenketen bij elke opvolgende benade-35 ring, maar is het voldoende, dat de geheugenketen sleehts eenmaal op het moment van de beeindiging van de opeenvolgende henadering van de hits ......81 0X264________________________________- ! > - vf - ' van de bogere orde toegankelijk vordt gemaakt, vaarbij de toegang tot ; het gebeugen-parallel kan vorden. uitgevoerd met.de opeenvolgende bena- • dering van de bits van de lagere orde. Als gevolg biervan vordt de om-zettingstijd aanmerkelijk verbeterd. Gevoonlijk is de toegangstijd van ^ . de gebeugenketen ongeveer 300 ns tot 1 ^us, en vordt de aozettingstijd * verbeterd door- de vennenigvuldiging van bet aantal· bits, bijvoorbeeld , van ^-1¾ ^us .voor 1 k bits. Aanspreektijden van de lokale DAC en de vergeli^ker zijn. in. hoofdzaak gelijk aah die van de gebeugenketen. In dit geval vordt de cmzettingstijd ongeveer tveemaal verbeterd. Ook.in de gevallen van de fig. 7 en 8 kcmt bet aantal toegangen tot de gebeugenketen overeen met bet aantal bits in de MDAC, en wordt de cmzettingssnel-beid. derbalve in deze mate verbeterd.
Wanneer de in fig. 9 veergegeven eondensatorgroepen. van de boge- re en lagere orde of de enkelvoudige,. in fig. 10 veergegeven condensa-15 . . torgroep, vordt gebruikt voor. de lokale DAC, is geen -analoog telverk nodig, zodat een ©rote factor als oorzaak voor fouten als gevolg van bet gebruik van, bet-analoge telverk, vordt opgeheven en dienovereenkcmstig een grote nauwkeurigheid en een boge snelbeid vorden bereikt. In een al-ganeen analoog telverk is bet moeilijk zi^n font te beperken tot birrnen 20 een nauvkeurigbeid van 1¾. of 15" bits. Dit betekent, dat bet gebruik van bet analoge telverk altijd een grens bepaalt van de verbetering van de nauvkeurigbeid van de A/D-csnzetter. In een uitvoering, vaarbij geen analoog telverk vordt gebruikt, zoals volgens de uitvinding, bepaalt derbalve alleen een fout van de vergelijker een grens aan;de nauwkeurig-25 beidsverbetering en vordt dus een aamnerkelijk verbeterde nauvkeurigbeid bereikt. Bovendien vordt de A/D-cmzettingssnelbeid verbeterd in de mate van de aanspreektijd van bet analoge telverk,
Tbans vordt de amzettingstijd bescbouvd, vanneer de A/D-omzetter van 1¾. bits is yervezenlijkt. De condensatoren met 8 bits van de bogere 30 orde, de condensatoren met 8 bits van de lagere orde vorden gebruikt voor de lokale DAC. Een totale oplossing is 16 bits. Twee bits vorden gebruikt voor bet ealibreren, en een uitgangsniveau *kan vorden gekozen met een oplossing van 1/k LSB. Een toelaatbare aanpasspeling van de condensatoreenbeid van 1 pF is ongeveer 1,26jS (3 b ) vanneer een ge-35 truikelijke CMOS-verking vordt gebruikt, en de fout van de DAC met 8 bits is ongeveer 0,0¾ LSB. Aan de lineariteit van de LDAC is derbalve goed voldaan. Een fout van de vergelijker is in dit geval toelaatbaar -------------8104 264 ------------------------ — 1 ; > · ! . ; - 18 -
; tot een vaarde yam +'0,21 LSB, verkregen door bet aftrekken yam de fout : 0,0¾ LSB van de EDAC, en de calibreringsoplossing· 1/¾ LSB van 1/2 LSB
. voor.1¾ "bits op grond van een ontwerp van de fig. 3 en 6. De omzettings-tijd wordt ruv berekend. Een uitgevoerde nabootsing toonde aan, dat 5 . ^00 ns mogelijk is voor de vrijmaaktijd van de condensatorgroep, boevel ‘ de vrijmaaktijd 'afhankelijk is van. de schakelafineting. Wanneer de nauv-. keurigbeidvan de vergelijker + 0,21 LSB is, kan 100.ns worden bereikt voorde verkingstijd Tan de vergeli jker. De verkingstijd van £en op-• eenvolgende benadering is ongeveer 550 ns wanneer de vertraging in de •S'; 10: logiscbe keten ongeveer 50 ns is. Omdat betaantal malen, dat de op- eenvolgende benadering wordt uitgevoerd, bet aantal bits , is in.de lokale ·· DAC‘, d.v.z. zestienmaal,. is de omzettingstijd ongeveer 8,8. yus. Indien de vertraging van bet telwerk gelijk is aan 200 ns, is tenslotte de zo-doende verkregen totale omzettingstijd 9 yus, d.v.z. 110 km/s.
15 Zoals. in te zien nit de voorgaande bescbrijving, kan een A/D- amzetter met een nauvkeurigbeid van^ bits en een boge snelbeid van 110 ka/s, velke amzetter met de gebruikelijke tecbnologie niet kan vor-den verwezenlijkt met. een LSI-technologie, gestalte. worden gegeven door ; toepassing van een gebruikelijke CMOS bewerking.
.20 Ctadat in de gebruikelijke technologie een dergelijke A/D-amzet- ter met goede verking wordt geconstrueerd door toepassing van afzonder-lijke onderdelen, zijn zijn vervaardigingskosten zeer boog. De uitvin-ding daarentegen kan een A/D-omzetter gestalte geven door toepassing vim een gebruikelijke CMOS-beverking, waardoor een aanmerkelijke kosten-25 . besparing wordt bereikt.
De onderbavige A/D-omzetter is doeltreffend in verscbillende di-gitale signaalbewerkingen, die een boge snelbeid en een grote nauvkeurigbeid vereisen, zoals breedbandspraak-CODEC,· een spraak-opbouver, een spraak-pnderkenner en dergelijke, waarbij een analoog signaal wordt crn-30 gezet in. een digitaal signaal voor bet digitaalsignaalbewerken. De onderbavige A/D-omzetter kan vorden verscbaft in een kleine afketing in de vorm van een LSI met ien cbip, en wordt derbalve doeltreffend ge-bruikb voor verscbillende signaalbewerkingen in samenbang met een microprocessor met ein cbip. Verder kan de onderbavige A/D-omzetter vorden 35 geconstrueerd door toepassing van twee gebruikelijke DAC-IC’en, die in de bandel verkrijgbaar zijn met een lage oplossing en enkele afzonder-lijke onderdelen. In dit geval vorden ook een grote nauvkeurigbeid en 8 1 0 4 2 64 - — -...............- -19- ' - ; een grote oplossing zonder moeite kereikfe. Geconstrueerd door niet al-leen de LSI-technologie, maar ook afzonderlijke onderdelen, is de uit-vinding dus voordelig.
8104264
Claims (5)
1. Analoog-digitaal-omzetter, gekenmerkt door een hemonsterings-/ houdketen voor .het hemonsteren en vasthouden Tan een analoog ingangs- . signaal, door een lokale digitaal-analoog-omzetter, voorzien van een • eerste digitaal-analoog-amzetter voor het opwekken van een uitgang met 4 5 ; hits van een hogere orde, en van een tveede digitaal-analoog-omzetter voor het opwekken van een uitgang op -ware grootte als een uitgang van ; ' hits van lagere orde, velke uitgang altijd groter is dan elk kwanticeerni- vean van de eerste digitaal-analoog-omzetter, waarbij de uitgang van de eerste digitaal-analoog-amzetter wordt opgeteld hij de uitgang van de ·*·- · " 10 tveede digitaal-analoog-omzetter voor het verschaffen .van een analoge ’ uitgang, door een vergelijker voor het vergelijken van de hemonsterings-/ houduitgang van.de.hemonsterings-/houdketen. met de analoge uitgang van' de lokale digitaal-analoog-omzetter, door een register met opeenvolgen- de henadering voor het opslaan van een digitale code, verkregen door 15 het. uityoeren van. de opeenvolgende henadering overeenkamstig'de uitgang van de vergelijker, door een keten voor het opwekken van een schuif- code en het opslaan van de schuifcode voor het verschuiven van de digi— tale code, die vooraf is toegevezen aan elke digitale code van het re- . gister met opeenvolgende henadering, zodat een. f eitelijke digitaal-ana- 20 loog-omzettingseigenschap in de lokale digitaal-analoog-amzetter wordt gecalihreerd voor een ideale. digitaal-analqog-cmzettingseigenschap, en voor het opwekken van een schuifcode in aanspreking op de digitale code van het register met opeenvolgende henadering, en door een codeschuif- keten voor het digitaal verschuiven van de digitale code van het regis- 25. ter met opeenvolgende henadering overeenkamstig. de schuifcode van de . keten voor het opwekken van een schuifcode, voor het opwekken van een analoog-digitaal-omzettingsuitgangssignaal.
2. Analoog-digitaal-omzetter volgens conclusie 1 met. het kenmerk, dat de codeschuifketen een digitale opteller/aftrekker is voor het uit- 30 voeren van het digitaal optellen/aftrekken tussn de digitale code en de schnifcode.
3. Analoog-digitaal-omzetter volgens conclusie 1 -met het kenmerk, dat de lineariteit van de tveede digitaal-analoog-omzetter is verzekerd, waarhij de keten voor het opwekken van een schuifcode als deze schuif- 35 code het -verschil opslaat tussen een digitale ingangscode, overeenkbmende —8 1 0 4 264- -------------------------- --....._ ----------------- - 21 - met een analoge uitgang op een ideale eigenschap als een digitaal-ana-loog-aaz ettingseigenschap, verkregen door het extrapoleren van een uit-gangseigenschap van de tveede digitaal-analoog-amzetter over een bereik, dat zicb uitstrefct naar de bits vaade bogere orde, eh een digitale in-5 gangscode bet- de lokale digitaal-analoog-cmzetter mogelijk maakt een analoge uitgang met de ideale eigenschap op te vekken. Analoog-digitaal-cmzetter volgens conclusie 2 met- bet kenmerk, ’ dat de lineariteit van de tveede digitaal-analoog-amzetter is verzekerd, vaarbij de keten voor bet opvekken van een scbuifcode als scbuifcode bet 10 verschil opslaat tussen een digitale ingangscode,. die een analoge uitgang vertegenvoordigt of een ideale eigenschap als een digitaal-analoog-emzettingsejgenschap, verkregen door bet extrapoleren, van een uitgangs-eigenscbap van de tveede digitaal-analoog-omzetter over een bereik, dat zicb uitstrekt naar de bits van de bogere orde, en een digitale ingangs-15 code bet de lokale digitaal-analoog-omzetter mogelijk maakt een analoge uitgang op tevekken met .de ideale eigenschap. 5* Analoog-digitaal-amzetter, gekenmerkt door een. bemonsterings-/ hcrudketen voor bet bemonsteren en vastbouden van bet. analoge ingangs-signaal, door een lokale digitaal-analoog-omzetter voor bet opvekken 2Q van een uitgang op vare grootte van een bitgedeelte van lagere orde, uelke uitgang altijd groter is dan elk kwanticeerniveau van bet bitgedeelte van bogere orde, door een vergelijker voor bet vergelijken van de bemonsterings-/bouduitgang van de bemonsterings-/houdketen met de analoge uitgang van de lokale digitaal-analoog-omzetter, door een re-25 gister met opeenvolgende benadering voor bet opslaan van een digitale code, verkregen door bet uitvoeren van opeenvolgende benadering over-eenkomstig de uitgang van de vergelijker, door een keten voor bet opvekken van een scbuifcode en het opslaan daarvan voor bet verscbuiven van de digitale code, die vooraf is toegevezen aan elke digitale code van 30 het register met opeenvolgende benadering, zodat een feitelijke digitaal-analoog-omzeteigenschap in de lokale digitaal-analoog-omzetter vordt gecalibreerd door een ideale digitaal-analoog-omzettingseigenscbap, en voor het opvekken van een scbuifcode in aanspreking op de digitale code van het register met opeenvolgende benadering, en door een codeschuif-35 keten voor bet digitaal verscbuiven van de digitale code van bet register met opeenvolgende benadering overeenkomstig de scbuifcode van de keten voor bet opvekken van een scbuifcode, voor bet opvekken van een analoog- .........81 0 4 2 6 4 .. / “ . ! ' - 22 - digitaal^omzettingsultgangssignaal. _ -
6. Analoog-digitaal—amzetter volgens conclusie 5 met. het kenmerk, dat de codeschuifketen een digitale opteller/aftrekker is voor het uitvoe-ren van het. digitale optellen/aftrekken tussen de digitale code en de 5 schuifcode.. / 7· Analoog-digitaal-cmzetter volgens conclusie‘5 met het kenmerk,dat de keten voor het opwekken van een schuifcode als schuifcode het ver-sehil opslaat tussen een digitale ingangscode, overeenkcmende met' een analoge uitgang op een ideale eigenschap als een. digit aaL-analoog-om— . • 10 zettingseigensehap, verkregen door het extrapoleren van een digitaal-analoog-emzettingsuitgangseigenschap van het hitgedeelte van lagere orde over een hereik'i dat zich uitstrekf tot voorbi^het minst signi-fieante hit-in het hitgedeelte van' hogere orde, en een digitale in-gangscode het de locale digitaal-analoog-amzetter mogelijk maakt een 15 analoge uitgang op te vekken met de ideale eigenschap.
8, Analoogi-digitaalf-cmzetter volgens conclusie 6 met het kenmerk, dat de keten voor het opwekken van een schuifcode als schuifcode het versehil opslaat tussen een digitale ingangseode, overeenkcmende met een analoge uitgang op een ideale eigenschap-als een digitaal-analoog-. 20 emzettingseigenschap·, verkregen door het extrapoleren van een digxtaal-analoog-amzettingsuitgangseigenschap van het hitgedeelte van lagere orde over een hereik, dat zich uitstrekfc tot voorhij het minst signi-ficante hit in het hitgedeelte van hogere orde, en een. digitale ingangscode het de lokale digitaal-analoog-cmzetter mogelijk maakt een analoge 25 uitgang op te vekken met de ideale eigenschap. ........81 0 4 2 64.............................. .......... _..............-..
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56108136A JPS5810919A (ja) | 1981-07-13 | 1981-07-13 | アナログ・デイジタル変換器 |
JP10813681 | 1981-07-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8104264A true NL8104264A (nl) | 1983-02-01 |
Family
ID=14476839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8104264A NL8104264A (nl) | 1981-07-13 | 1981-09-15 | Analoog-digitaal-omzetter. |
Country Status (7)
Country | Link |
---|---|
US (1) | US4415882A (nl) |
JP (1) | JPS5810919A (nl) |
CA (1) | CA1175942A (nl) |
DE (1) | DE3136783C2 (nl) |
FR (1) | FR2509549B1 (nl) |
GB (1) | GB2102227B (nl) |
NL (1) | NL8104264A (nl) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4595910A (en) * | 1983-07-28 | 1986-06-17 | Rca Corporation | Digital-to-analog converter useful in a television receiver |
US4544911A (en) * | 1983-08-31 | 1985-10-01 | Rca Corporation | Low cost monotonic digital-to-analog converter |
JPS6051332A (ja) * | 1983-08-30 | 1985-03-22 | Horiba Ltd | 逐次比較型ad変換器 |
US4555692A (en) * | 1983-11-14 | 1985-11-26 | John Fluke Mfg. Co., Inc. | Error correcting apparatus for systems such as analog to digital converters |
US4602374A (en) * | 1984-02-27 | 1986-07-22 | Nippon Telegraph & Telephone Public Corporation | Multi-level decision circuit |
US4598269A (en) * | 1984-06-13 | 1986-07-01 | Tektronix, Inc. | Method and apparatus for processing an analog signal |
US4599604A (en) * | 1984-08-27 | 1986-07-08 | Motorola, Inc. | A/D Self-testing circuit |
JPS61221539A (ja) * | 1984-10-29 | 1986-10-01 | クリステイ−・エレクトリツク・コ−ポレイシヨン | バツテリ充電器の制御装置および方法 |
FR2575308B1 (fr) * | 1984-12-21 | 1989-03-31 | Bendix Electronics Sa | Procede et chaine de traitement du signal analogique de sortie d'un capteur |
JPH0761019B2 (ja) * | 1986-06-19 | 1995-06-28 | 日本電気株式会社 | アナログ・デイジタル変換器 |
JPS63300790A (ja) * | 1987-05-30 | 1988-12-07 | 高城 光 | じゅうたんにプリントされた絵に触れるとメロディが発生する乳幼児用心身発達玩具 |
JPH0734541B2 (ja) * | 1987-07-27 | 1995-04-12 | 日本電気株式会社 | 逐次比較形アナログ・ディジタル変換方式 |
US4851838A (en) * | 1987-12-18 | 1989-07-25 | Vtc Incorporated | Single chip successive approximation analog-to-digital converter with trimmable and controllable digital-to-analog converter |
US5047665A (en) * | 1989-02-08 | 1991-09-10 | Burr-Brown Corporation | Low noise, low offset, high speed CMOS differential amplifier |
US4940981A (en) * | 1989-02-08 | 1990-07-10 | Burr-Brown Corporation | Dual analog-to-digital converter with single successive approximation register |
US5184131A (en) * | 1989-07-06 | 1993-02-02 | Nissan Motor Co., Ltd. | A-d converter suitable for fuzzy controller |
JPH0828663B2 (ja) * | 1989-11-16 | 1996-03-21 | 三菱電機株式会社 | アナログ―ディジタル変換器 |
DE4125717C1 (en) * | 1991-08-02 | 1993-02-11 | Robert Dipl.-Ing. 8028 Taufkirchen De Westendorp | Correcting or calibrating characteristic curve of sequentially working A=D converter - addressing correction value stored in ROM for each digital internal state of converter |
US5236148A (en) * | 1991-08-06 | 1993-08-17 | Zebco Corporation | Anti-rattle device for thumb button on fishing reel |
US5182558A (en) * | 1991-10-25 | 1993-01-26 | Halliburton Geophysical Services, Inc. | System for generating correction signals for use in forming low distortion analog signals |
DE69426819T2 (de) * | 1993-05-12 | 2001-07-19 | Analog Devices Inc., Norwood | Algorithmischer analog-/digitalwandler mit digital kalibriertem ausgang |
US5515050A (en) * | 1993-07-06 | 1996-05-07 | Advanced Micro Devices, Inc. | Apparatus and method for asynchronous successive approximation |
US5446371A (en) * | 1994-05-12 | 1995-08-29 | Fluke Corporation | Precision analog-to-digital converter with low-resolution and high-resolution conversion paths |
US5566034A (en) * | 1994-06-03 | 1996-10-15 | Quantum Corporation | Off-track detection with charge redistribution A/D circuits |
US6445319B1 (en) | 2000-05-10 | 2002-09-03 | Texas Instruments Incorporated | Analog to digital converter circuit |
US6828927B1 (en) * | 2002-11-22 | 2004-12-07 | Analog Devices, Inc. | Successive approximation analog-to-digital converter with pre-loaded SAR registers |
US6956512B1 (en) * | 2003-01-24 | 2005-10-18 | Altera Corporation | Analog-to-digital converter for programmable logic |
JP4263050B2 (ja) * | 2003-07-28 | 2009-05-13 | 株式会社ルネサステクノロジ | 逐次比較型a/dコンバータ |
TWI240800B (en) * | 2003-11-28 | 2005-10-01 | Prolific Technology Inc | Training circuit and method of digital analog convert and analog digital convert |
JP2007147469A (ja) * | 2005-11-29 | 2007-06-14 | Yokogawa Electric Corp | Icテスタ |
US8441380B2 (en) * | 2011-05-20 | 2013-05-14 | Texas Instruments Incorporated | Method and apparatus for performing data conversion with non-uniform quantization |
JP5777991B2 (ja) * | 2011-09-22 | 2015-09-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6036311B2 (ja) * | 2013-01-09 | 2016-11-30 | 株式会社ソシオネクスト | アナログ−デジタル変換回路及びアナログ−デジタル変換方法 |
JP6703814B2 (ja) * | 2015-08-28 | 2020-06-03 | ルネサスエレクトロニクス株式会社 | Ad変換器及びad変換装置 |
KR101907028B1 (ko) * | 2016-07-06 | 2018-10-11 | 주식회사 유엑스팩토리 | 아날로그 디지털 인터페이스 sram 구조 |
CN116366066B (zh) * | 2021-12-27 | 2024-06-18 | 圣邦微电子(北京)股份有限公司 | 运算电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3216001A (en) * | 1960-10-13 | 1965-11-02 | Beckman Instruments Inc | Analog-to-digital converter |
US3735392A (en) * | 1971-12-08 | 1973-05-22 | Bell Telephone Labor Inc | Bipolar analog-to-digital converter with double detection of the sign bit |
US4097753A (en) * | 1976-04-02 | 1978-06-27 | International Business Machines Corporation | Comparator circuit for a C-2C A/D and D/A converter |
JPS53100801U (nl) * | 1977-01-18 | 1978-08-15 | ||
JPS5458341A (en) * | 1977-10-19 | 1979-05-11 | Hitachi Ltd | Ad conversion method |
US4318085A (en) * | 1978-06-01 | 1982-03-02 | The Bendix Corporation | Method and apparatus for conversion of signal information between analog and digital forms |
JPS5544256A (en) * | 1978-09-22 | 1980-03-28 | Komatsu Ltd | Programmable a-d converter |
JPS5948571B2 (ja) * | 1979-01-29 | 1984-11-27 | タケダ理研工業株式会社 | アナログデジタル変換装置 |
JPS55100744A (en) * | 1979-01-29 | 1980-07-31 | Hitachi Ltd | Da converter with correction circuit |
IT7923478A0 (it) * | 1979-06-12 | 1979-06-12 | Sits Soc It Telecom Siemens | Disposizione circuitale per il collaudo di un convertitore analogico-digitale di un sistema di telecomunicazioni. |
-
1981
- 1981-07-13 JP JP56108136A patent/JPS5810919A/ja active Granted
- 1981-09-03 US US06/299,121 patent/US4415882A/en not_active Expired - Fee Related
- 1981-09-10 GB GB08127324A patent/GB2102227B/en not_active Expired
- 1981-09-11 CA CA000385753A patent/CA1175942A/en not_active Expired
- 1981-09-15 NL NL8104264A patent/NL8104264A/nl not_active Application Discontinuation
- 1981-09-15 FR FR8117395A patent/FR2509549B1/fr not_active Expired
- 1981-09-16 DE DE3136783A patent/DE3136783C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3136783A1 (de) | 1983-01-27 |
JPS5810919A (ja) | 1983-01-21 |
CA1175942A (en) | 1984-10-09 |
JPS6326926B2 (nl) | 1988-06-01 |
US4415882A (en) | 1983-11-15 |
GB2102227B (en) | 1985-08-21 |
DE3136783C2 (de) | 1987-01-15 |
GB2102227A (en) | 1983-01-26 |
FR2509549B1 (fr) | 1988-07-29 |
FR2509549A1 (fr) | 1983-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8104264A (nl) | Analoog-digitaal-omzetter. | |
US7605741B2 (en) | Digitally corrected SAR converter including a correction DAC | |
US5710563A (en) | Pipeline analog to digital converter architecture with reduced mismatch error | |
US5510789A (en) | Algorithmic A/D converter with digitally calibrated output | |
US6369744B1 (en) | Digitally self-calibrating circuit and method for pipeline ADC | |
US6489904B1 (en) | Pipeline analog-to-digital converter with on-chip digital calibration | |
US6784824B1 (en) | Analog-to-digital converter which is substantially independent of capacitor mismatch | |
KR0157122B1 (ko) | 디지탈 보상형 아날로그 디지탈 변환기 | |
US10790842B1 (en) | System and method for a successive approximation analog-to-digital converter | |
EP2043267B1 (en) | Analog digital converter, a/d conversion stage, method for generating digital signal corresponding to analog signal, and method for generating signal indicating conversion error in the a/d conversion stage | |
CN111800131B (zh) | 校准来自一组模数转换器的adc输出代码的校准电路和方法 | |
US6177899B1 (en) | Analog-to-digital converter having multiple reference voltage comparators and boundary voltage error correction | |
CN210157249U (zh) | 图像传感器和数据转换器 | |
EP3613147B1 (en) | Successive approximation register (sar) analog to digital converter (adc) | |
EP3439182B1 (en) | Analog-to-digital converter circuit and method for analog-to-digital conversion | |
JPH11274927A (ja) | パイプライン接続a/d変換器のためのデジタル自己較正方式 | |
CN111565042A (zh) | 一种适用于两步式adc的校正方法 | |
US5923275A (en) | Accurate charge-dividing digital-to-analog converter | |
RU2442279C1 (ru) | Аналого-цифровой преобразователь и способ его калибровки | |
US10404264B2 (en) | Method of performing analog-to-digital conversion | |
US5173698A (en) | Flash analog-to-digital converter with integrating input stage | |
US5920275A (en) | Analog-to-digital converter using weighted capacitor array and interpolating comparator | |
KR100845134B1 (ko) | 디지털 자동 보정기능을 가지는 파이프 라인아날로그-디지털 변환기 및 그것의 디지털 보정방법 | |
WO2010044444A1 (ja) | 巡回型a/d変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法 | |
WO2019092805A1 (ja) | 増幅回路及びそれを備えるアナログデジタル変換システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BA | A request for search or an international-type search has been filed | ||
AK | Correction of former applications already laid open |
Free format text: SHOULD BE DELETED IN PAT.BUL.19/83 OF 831003,PAGES 1877 AND 1879 |
|
BA | A request for search or an international-type search has been filed | ||
A85 | Still pending on 85-01-01 | ||
BB | A search report has been drawn up | ||
CNR | Transfer of rights (patent application after its laying open for public inspection) |
Free format text: NIPPON TELEGRAPH AND TELEPHONE CORPORATION |
|
BC | A request for examination has been filed | ||
BV | The patent application has lapsed |