JPH0983365A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH0983365A JPH0983365A JP23811495A JP23811495A JPH0983365A JP H0983365 A JPH0983365 A JP H0983365A JP 23811495 A JP23811495 A JP 23811495A JP 23811495 A JP23811495 A JP 23811495A JP H0983365 A JPH0983365 A JP H0983365A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- output
- level shift
- switching elements
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 本発明はＡ／Ｄ変換装置におけるレベルシフ
ト回路の温度変動を抑制することを目的とする。 【構成】 そしてこの目的を達成するために、レベルシ
フト回路１０は第一〜第四の増幅器５〜８にその入力側
が接続された複数の第一の半導体スイッチング素子１３
〜１６と、これら複数の第一の半導体スイッチング素子
１３〜１６の出力側に直列接続された複数の抵抗器１
７、１８と、これら複数の抵抗器１７、１８間から分岐
した出力部１９Ａと、この出力部１９Ａの第一の半導体
スイッチング素子１３〜１６とは、反対側の抵抗器１８
に直列接続された第二の半導体スイッチング素子１９と
を有する構成とした。
ト回路の温度変動を抑制することを目的とする。 【構成】 そしてこの目的を達成するために、レベルシ
フト回路１０は第一〜第四の増幅器５〜８にその入力側
が接続された複数の第一の半導体スイッチング素子１３
〜１６と、これら複数の第一の半導体スイッチング素子
１３〜１６の出力側に直列接続された複数の抵抗器１
７、１８と、これら複数の抵抗器１７、１８間から分岐
した出力部１９Ａと、この出力部１９Ａの第一の半導体
スイッチング素子１３〜１６とは、反対側の抵抗器１８
に直列接続された第二の半導体スイッチング素子１９と
を有する構成とした。
Description
【０００１】
【産業上の利用分野】本発明は、Ａ／Ｄ変換装置に関す
るものである。
るものである。
【０００２】
【従来の技術】従来のＡ／Ｄ変換装置は次の様な構成と
なっていた。すなわち、第一、第二の入力端子と、これ
らの第一、第二の入力端子がそれぞれ接続された第一、
第二の増幅器を有するサンプルホールド回路と、このサ
ンプルホールド回路の出力に接続されたレベルシフト回
路と、このレベルシフト回路の出力側に接続されたＡ／
Ｄ変換器と、このＡ／Ｄ変換器の出力側に接続された出
力端子とを備え、前記レベルシフト回路は前記第一、第
二の増幅器にその入力側が接続された複数の第一の半導
体スイッチング素子と、これら複数の第一の半導体スイ
ッチング素子の出力側に直列接続された複数の抵抗器
と、これら複数の抵抗器間から分岐した出力部とを有す
る構成となっていた。
なっていた。すなわち、第一、第二の入力端子と、これ
らの第一、第二の入力端子がそれぞれ接続された第一、
第二の増幅器を有するサンプルホールド回路と、このサ
ンプルホールド回路の出力に接続されたレベルシフト回
路と、このレベルシフト回路の出力側に接続されたＡ／
Ｄ変換器と、このＡ／Ｄ変換器の出力側に接続された出
力端子とを備え、前記レベルシフト回路は前記第一、第
二の増幅器にその入力側が接続された複数の第一の半導
体スイッチング素子と、これら複数の第一の半導体スイ
ッチング素子の出力側に直列接続された複数の抵抗器
と、これら複数の抵抗器間から分岐した出力部とを有す
る構成となっていた。
【０００３】
【発明が解決しようとする課題】上記従来例において問
題となるのは、入力を切換えるために第一、第二の増幅
器に複数の第一の半導体スイッチング素子を接続してい
るために周囲温度によってサンブルホールド回路の出力
部からの出力信号に変動が生じてしまうということであ
った。すなわち、本来出力部においては前段と後段の抵
抗値によって出力が決定されるのであるが前段の抵抗値
が第一の半導体スイッチング素子の温度変動によって変
ってしまうため、その結果として出力信号に変動が生じ
てしまうのであった。
題となるのは、入力を切換えるために第一、第二の増幅
器に複数の第一の半導体スイッチング素子を接続してい
るために周囲温度によってサンブルホールド回路の出力
部からの出力信号に変動が生じてしまうということであ
った。すなわち、本来出力部においては前段と後段の抵
抗値によって出力が決定されるのであるが前段の抵抗値
が第一の半導体スイッチング素子の温度変動によって変
ってしまうため、その結果として出力信号に変動が生じ
てしまうのであった。
【０００４】そこで本発明は、このレベルシフト回路に
おける出力の温度変動を抑制することを目的とするもの
である。
おける出力の温度変動を抑制することを目的とするもの
である。
【０００５】
【課題を解決するための手段】そしてこの目的を達成す
るために本発明は、前記レベルシフト回路を、前記第
一、第二の増幅器にその入力側が接続された複数の第一
の半導体スイッチング素子と、これら複数の第一の半導
体スイッチング素子の出力側に直列接続された複数の抵
抗器と、これら複数の抵抗器間から分岐した出力部と、
この出力部の第一の半導体スイッチング素子とは、反対
側の抵抗器に直列接続された第二の半導体スイッチング
素子とを有する構成としたものである。
るために本発明は、前記レベルシフト回路を、前記第
一、第二の増幅器にその入力側が接続された複数の第一
の半導体スイッチング素子と、これら複数の第一の半導
体スイッチング素子の出力側に直列接続された複数の抵
抗器と、これら複数の抵抗器間から分岐した出力部と、
この出力部の第一の半導体スイッチング素子とは、反対
側の抵抗器に直列接続された第二の半導体スイッチング
素子とを有する構成としたものである。
【０００６】
【作用】そして上記構成とすれば、レベルシフト回路の
出力部の前段側における第一の半導体スイッチング素子
の温度変動分は、この出力部の後段側における第二の半
導体スイッチング素子の温度変動により相殺され、その
結果として出力信号の温度変動が生じにくくなるのであ
る。
出力部の前段側における第一の半導体スイッチング素子
の温度変動分は、この出力部の後段側における第二の半
導体スイッチング素子の温度変動により相殺され、その
結果として出力信号の温度変動が生じにくくなるのであ
る。
【０００７】
【実施例】図１は本発明の一実施例のＡ／Ｄ変換装置を
示しており、本実施例は、第一〜第四の入力端子１〜４
と、これらの第一〜第四の入力端子１〜４がそれぞれ接
続された図２に示す第一〜第四の増幅器５〜８を有する
サンプルホールド回路９と、このサンプルホールド回路
９の出力に接続されたレベルシフト回路１０と、このレ
ベルシフト回路１０の出力側に接続されたＡ／Ｄ変換器
１１と、このＡ／Ｄ変換器１１の出力側に接続された出
力端子１２とを備えている。前記レベルシフト回路９
は、図２に示すごとく前記第一〜第四の増幅器５〜８に
その入力側が接続された複数の第一の半導体スイッチン
グ素子１３〜１６と、これら複数の第一の半導体スイッ
チング素子１３〜１６の出力側に直列接続された複数の
抵抗器１７、１８と、これら複数の抵抗器１７、１８間
から分岐した出力部１９Ａと、この出力部１９Ａの第一
の半導体スイッチング素子１３〜１６とは、反対側の抵
抗器１８に直列接続された第二の半導体スイッチング素
子１９とを有する構成としている。
示しており、本実施例は、第一〜第四の入力端子１〜４
と、これらの第一〜第四の入力端子１〜４がそれぞれ接
続された図２に示す第一〜第四の増幅器５〜８を有する
サンプルホールド回路９と、このサンプルホールド回路
９の出力に接続されたレベルシフト回路１０と、このレ
ベルシフト回路１０の出力側に接続されたＡ／Ｄ変換器
１１と、このＡ／Ｄ変換器１１の出力側に接続された出
力端子１２とを備えている。前記レベルシフト回路９
は、図２に示すごとく前記第一〜第四の増幅器５〜８に
その入力側が接続された複数の第一の半導体スイッチン
グ素子１３〜１６と、これら複数の第一の半導体スイッ
チング素子１３〜１６の出力側に直列接続された複数の
抵抗器１７、１８と、これら複数の抵抗器１７、１８間
から分岐した出力部１９Ａと、この出力部１９Ａの第一
の半導体スイッチング素子１３〜１６とは、反対側の抵
抗器１８に直列接続された第二の半導体スイッチング素
子１９とを有する構成としている。
【０００８】このうち、第一の半導体スイッチング素子
１３〜１６は、必要に応じて選択的に閉じられるもので
あるが、第二の半導体スイッチング素子１９は常に閉じ
られたままとなっている。すなわち今、第一の半導体ス
イッチング素子１３が閉じられたとすると第一の増幅器
５からの出力は、第一の半導体スイッチング素子１３と
抵抗器１７の直列抵抗と、抵抗器１８と第二の半導体ス
イッチング素子１９の直列抵抗とで分割されたものとな
る。この場合第一、第二の半導体スイッチング素子１３
〜１６、１９は図３に示す半導体集積回路２０の中心部
に一体に設けられたものであるので同一温度特性を示
し、従って出力部１９Ａの前後段における第一、第二の
半導体スイッチング素子１３〜１６、１９の温度変動は
相殺されることになる。そしてこのように温度変動のな
い出力が図１のＡ／Ｄ変換器１１を介して出力端子１２
へと出力されていくことになるのである。
１３〜１６は、必要に応じて選択的に閉じられるもので
あるが、第二の半導体スイッチング素子１９は常に閉じ
られたままとなっている。すなわち今、第一の半導体ス
イッチング素子１３が閉じられたとすると第一の増幅器
５からの出力は、第一の半導体スイッチング素子１３と
抵抗器１７の直列抵抗と、抵抗器１８と第二の半導体ス
イッチング素子１９の直列抵抗とで分割されたものとな
る。この場合第一、第二の半導体スイッチング素子１３
〜１６、１９は図３に示す半導体集積回路２０の中心部
に一体に設けられたものであるので同一温度特性を示
し、従って出力部１９Ａの前後段における第一、第二の
半導体スイッチング素子１３〜１６、１９の温度変動は
相殺されることになる。そしてこのように温度変動のな
い出力が図１のＡ／Ｄ変換器１１を介して出力端子１２
へと出力されていくことになるのである。
【０００９】
【発明の効果】以上のように本発明は、Ａ／Ｄ変換装置
におけるレベルシフト回路を、第一、第二の増幅器にそ
の入力側が接続された複数の第一の半導体スイッチング
素子と、これら複数の第一の半導体スイッチング素子の
出力側に直列接続された複数の抵抗器と、これら複数の
抵抗器間から分岐した出力部と、この出力部の第一の半
導体スイッチング素子とは、反対側の抵抗器に直列接続
された第二の半導体スイッチング素子とを有する構成と
したものである。
におけるレベルシフト回路を、第一、第二の増幅器にそ
の入力側が接続された複数の第一の半導体スイッチング
素子と、これら複数の第一の半導体スイッチング素子の
出力側に直列接続された複数の抵抗器と、これら複数の
抵抗器間から分岐した出力部と、この出力部の第一の半
導体スイッチング素子とは、反対側の抵抗器に直列接続
された第二の半導体スイッチング素子とを有する構成と
したものである。
【００１０】そして上記構成とすれば、レベルシフト回
路の出力部の前段側における第一の半導体スイッチング
素子の温度変動分は、この出力部の後段側における第二
の半導体スイッチング素子の温度変動により相殺され、
その結果として出力信号の温度変動が生じにくくなるの
である。
路の出力部の前段側における第一の半導体スイッチング
素子の温度変動分は、この出力部の後段側における第二
の半導体スイッチング素子の温度変動により相殺され、
その結果として出力信号の温度変動が生じにくくなるの
である。
【図１】本発明の一実施例を示すブロック図
【図２】図１のレベルシフト回路を示す回路図
【図３】図１において用いられる半導体集積回路の斜視
図
図
１〜４ 入力端子 ５〜８ 増幅器 １０ レベルシフト回路 １１ Ａ／Ｄ変換器 １２ 出力端子 １３〜１６ 第一の半導体スイッチング素子 １７、１８ 抵抗器 １９ 第二の半導体スイッチング素子 １９Ａ 出力部
Claims (2)
- 【請求項１】 第一、第二の入力端子と、これらの第
一、第二の入力端子がそれぞれ接続された第一、第二の
増幅器を有するサンプルホールド回路と、このサンプル
ホールド回路の出力に接続されたレベルシフト回路と、
このレベルシフト回路の出力側に接続されたＡ／Ｄ変換
器と、このＡ／Ｄ変換器の出力側に接続された出力端子
とを備え、前記レベルシフト回路は前記第一、第二の増
幅器にその入力側が接続された複数の第一の半導体スイ
ッチング素子と、これら複数の第一の半導体スイッチン
グ素子の出力側に直列接続された複数の抵抗器と、これ
ら複数の抵抗器間から分岐した出力部と、この出力部の
第一の半導体スイッチング素子とは、反対側の抵抗器に
直列接続された第二の半導体スイッチング素子とを有す
る構成としたＡ／Ｄ変換装置。 - 【請求項２】 第一、第二の半導体スイッチング素子
は、一つの半導体集積回路内で構成した請求項１に記載
のＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23811495A JPH0983365A (ja) | 1995-09-18 | 1995-09-18 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23811495A JPH0983365A (ja) | 1995-09-18 | 1995-09-18 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983365A true JPH0983365A (ja) | 1997-03-28 |
Family
ID=17025392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23811495A Pending JPH0983365A (ja) | 1995-09-18 | 1995-09-18 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9602124B2 (en) | 2015-02-20 | 2017-03-21 | Lapis Semiconductor Co., Ltd. | A/D conversion device having level shifter circuit |
-
1995
- 1995-09-18 JP JP23811495A patent/JPH0983365A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9602124B2 (en) | 2015-02-20 | 2017-03-21 | Lapis Semiconductor Co., Ltd. | A/D conversion device having level shifter circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308231B1 (en) | Industrial control systems having input/output circuits with programmable input/output characteristics | |
| US6624688B2 (en) | Filtering variable offset amplifer | |
| US7574909B2 (en) | Thermal flow sensor having an amplifier section for adjusting the temperature of the heating element | |
| EP0620955A1 (en) | Programmable gain amplifier. | |
| JPH05121973A (ja) | 増幅器 | |
| JPH0983365A (ja) | Ａ／ｄ変換装置 | |
| US4376251A (en) | Waveform shaping circuit | |
| JPH0479516A (ja) | 集積回路装置における遅延回路 | |
| KR100195320B1 (ko) | 지연회로 | |
| US7173489B1 (en) | Programmable gain voltage buffer | |
| JPH10276049A (ja) | トランスリニアマルチプライヤ | |
| EP0492291A1 (en) | Double bridge amplifier stage for two input signals, particularly for stereo applications | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| JPH06260915A (ja) | マルチプレクサ装置 | |
| JP4103232B2 (ja) | 最小電圧出力回路 | |
| JPH065788A (ja) | 半導体装置 | |
| RU1579418C (ru) | Полосовой пьезоэлектрический фильтр | |
| JPH07105710B2 (ja) | 論理回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP3060494B2 (ja) | フリップフロップ | |
| CN100397506C (zh) | 电信号传输方法及用于所传输电信号的输出驱动电路 | |
| JPH10336063A (ja) | Ｒｓｓｉ出力回路 | |
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JPS6314507A (ja) | リミツタ増幅回路 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 |