JP2016154301A - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP2016154301A JP2016154301A JP2015031916A JP2015031916A JP2016154301A JP 2016154301 A JP2016154301 A JP 2016154301A JP 2015031916 A JP2015031916 A JP 2015031916A JP 2015031916 A JP2015031916 A JP 2015031916A JP 2016154301 A JP2016154301 A JP 2016154301A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input signal
- voltage value
- converter
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】基準電圧から入力信号の電圧値を減算して得た電圧値を有するレベルシフト入力信号を生成する減算回路30と、レベルシフト入力信号の電圧値をディジタル値に変換するA/D変換器40と、を有する。
【選択図】図1
Description
DDa:[00000]
DDb:[00101]
DDc:[01010]
DDd:[01111]
のような5ビットのデータとなる。
20 領域判定部
30 減算回路
40 A/D変換器
60 セレクタ
Claims (9)
- 基準電圧から入力信号の電圧値を減算して得た電圧値を有するレベルシフト入力信号を生成する減算回路と、
前記レベルシフト入力信号の電圧値をディジタル値に変換するA/D変換器と、を有することを特徴とするA/D変換装置。 - 前記基準電圧は、前記入力信号の電圧値として取り得る電圧範囲を夫々の幅が前記A/D変換器の入力レンジ以下となるように分割した複数の電圧領域のうちで、前記入力信号の電圧値を含む電圧領域における最大の電圧値に設定されることを特徴とする請求項1記載のA/D変換装置。
- 前記入力信号の電圧値が前記複数の電圧領域のうちのいずれの電圧領域内にあるのかを判定する領域判定部と、
前記複数の電圧領域の各々での最大の電圧値のうちから、前記領域判定部において判定された前記電圧領域に対応した電圧値を選択し当該選択した電圧値を有する前記基準電圧を前記減算回路に供給するセレクタと、を有することを特徴とする請求項2記載のA/D変換装置。 - 第1〜第n(nは2以上の整数)の入力信号を順次択一的に選択し、前記選択した入力信号を出力ラインを介して出力する第1のセレクタと、
前記セレクタから出力された前記入力信号の電圧値を基準電圧から減算して得た電圧値を有するレベルシフト入力信号を生成する減算回路と、
前記レベルシフト入力信号の電圧値をディジタル値に変換するA/D変換器と、を有することを特徴とするA/D変換装置。 - 前記基準電圧は、前記入力信号の電圧値として取り得る電圧範囲を夫々の幅が前記A/D変換器の入力レンジ以下となるように分割した複数の電圧領域のうちで、前記入力信号の電圧値を含む電圧領域における最大の電圧値に設定されることを特徴とする請求項4記載のA/D変換装置。
- 前記入力信号の電圧値が前記複数の電圧領域のうちのいずれの電圧領域内にあるのかを判定する領域判定部と、
前記複数の電圧領域の各々での最大の電圧値のうちから、前記領域判定部において判定された前記電圧領域に対応した電圧値を選択し当該選択した電圧値を有する前記基準電圧を前記減算回路に供給する第2のセレクタと、を有することを特徴とする請求項5記載のA/D変換装置。 - 前記A/D変換器は、前記第1のセレクタによる前記第1〜第nの入力信号の切替周期と同一周期のA/D変換タイミングで前記レベルシフト入力信号の電圧値をディジタル値に変換することを特徴とする請求項4〜6のいずれか1に記載のA/D変換装置。
- 前記第1のセレクタは、前記第1〜第nの入力信号を択一的に前記出力ラインに印加するMOS(metal-oxide semiconductor)型のトランスミッションゲートを有し、
前記第1のセレクタによる前記第1〜第nの入力信号の切替時点から前記A/D変換タイミングまでの期間よりも、前記切替時点で発生するリンギングの収束期間が短くなるように、前記トランスミッションゲートのゲート長が設定されていることを特徴とする請求項7記載のA/D変換装置。 - 前記第1〜第nの入力信号は夫々第1〜第nの抵抗を介して前記第1のセレクタに供給されることを特徴とする請求項4〜6のいずれか1に記載のA/D変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015031916A JP6710497B2 (ja) | 2015-02-20 | 2015-02-20 | A/d変換装置 |
US15/048,992 US9602124B2 (en) | 2015-02-20 | 2016-02-19 | A/D conversion device having level shifter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015031916A JP6710497B2 (ja) | 2015-02-20 | 2015-02-20 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016154301A true JP2016154301A (ja) | 2016-08-25 |
JP6710497B2 JP6710497B2 (ja) | 2020-06-17 |
Family
ID=56693866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015031916A Active JP6710497B2 (ja) | 2015-02-20 | 2015-02-20 | A/d変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9602124B2 (ja) |
JP (1) | JP6710497B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018050218A (ja) * | 2016-09-23 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10285033A (ja) * | 1997-04-03 | 1998-10-23 | Nec Eng Ltd | A/d変換装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0983365A (ja) | 1995-09-18 | 1997-03-28 | Matsushita Electric Ind Co Ltd | A/d変換装置 |
EP0892493A1 (en) * | 1997-07-18 | 1999-01-20 | STMicroelectronics S.r.l. | Amplitude and phase demodulator circuit for signals with very low modulation index |
TWI226606B (en) * | 2002-03-13 | 2005-01-11 | Via Tech Inc | Method for detecting AC signal and method for detecting DC level of AC signal |
US7209069B2 (en) * | 2005-04-13 | 2007-04-24 | Sigmatel, Inc. | Successive approximation analog-to-digital converter with current steered digital-to-analog converter |
JP4892437B2 (ja) * | 2007-08-29 | 2012-03-07 | パナソニック株式会社 | A/d変換装置 |
US8022853B2 (en) * | 2009-11-04 | 2011-09-20 | Renesas Electronics America, Inc. | Transparent multiplexing of analog-to-digital converters |
US8018251B1 (en) * | 2010-06-01 | 2011-09-13 | Pmc-Sierra, Inc. | Input/output interfacing with low power |
-
2015
- 2015-02-20 JP JP2015031916A patent/JP6710497B2/ja active Active
-
2016
- 2016-02-19 US US15/048,992 patent/US9602124B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10285033A (ja) * | 1997-04-03 | 1998-10-23 | Nec Eng Ltd | A/d変換装置 |
Also Published As
Publication number | Publication date |
---|---|
US9602124B2 (en) | 2017-03-21 |
US20160248436A1 (en) | 2016-08-25 |
JP6710497B2 (ja) | 2020-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9781368B2 (en) | Ramp voltage generator, image sensing device including the same and method for driving the image sensing device | |
US7154294B2 (en) | Comparators capable of output offset calibration | |
CN111629161B (zh) | 比较器及包括该比较器的图像感测装置 | |
US6879278B2 (en) | A/D conversion method and apparatus | |
JP2007104475A (ja) | A/d変換方法及び装置 | |
US7248197B2 (en) | A/D converter that is implemented using only digital circuit components and digital signal processing | |
US7633329B2 (en) | Single signal-to-differential signal converter and converting method | |
KR20080070596A (ko) | A/d 변환기 | |
US9729162B1 (en) | Flexible signal chain processing circuits and method | |
US8456343B2 (en) | Switched capacitor type D/A converter | |
US7248199B2 (en) | Analog-to-digital converter | |
JP6746546B2 (ja) | アナログ/デジタル変換回路及び無線通信機 | |
WO2018190401A1 (ja) | 数値化装置 | |
JP6710497B2 (ja) | A/d変換装置 | |
JP2005217870A (ja) | A/d変換装置 | |
US20200321973A1 (en) | Analog to digital converter, analog to digital conversion method, and displacement detection apparatus | |
US7564293B2 (en) | Signal conversion circuit | |
US20090267696A1 (en) | High slew rate amplifier, analog-to-digital converter using same, cmos imager using the analog-to-digital converter and related methods | |
JP2005295315A (ja) | 逐次比較型a/d変換器およびコンパレータ | |
JP4625829B2 (ja) | オフセット補償回路 | |
JP5768072B2 (ja) | D/a変換器およびデルタシグマ型d/a変換器 | |
US9000964B2 (en) | Circuit and method for signal conversion | |
JP2010239304A (ja) | A/d変換装置 | |
JP5347749B2 (ja) | 差動受信回路 | |
WO2017163528A1 (ja) | 電子回路、および、電子回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6710497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |