SE0802170A1 - Analog/digital-omvandlare - Google Patents

Analog/digital-omvandlare

Info

Publication number
SE0802170A1
SE0802170A1 SE0802170A SE0802170A SE0802170A1 SE 0802170 A1 SE0802170 A1 SE 0802170A1 SE 0802170 A SE0802170 A SE 0802170A SE 0802170 A SE0802170 A SE 0802170A SE 0802170 A1 SE0802170 A1 SE 0802170A1
Authority
SE
Sweden
Prior art keywords
switch
reference voltage
adc
switches
generating unit
Prior art date
Application number
SE0802170A
Other languages
English (en)
Other versions
SE533293C2 (sv
Inventor
Jacob Wikner
Original Assignee
Sicon Semiconductor Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sicon Semiconductor Ab filed Critical Sicon Semiconductor Ab
Priority to SE0802170A priority Critical patent/SE533293C2/sv
Priority to PCT/SE2009/051138 priority patent/WO2010042051A1/en
Priority to US13/122,824 priority patent/US8456347B2/en
Publication of SE0802170A1 publication Critical patent/SE0802170A1/sv
Publication of SE533293C2 publication Critical patent/SE533293C2/sv

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023Offset correction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462Details of the control circuitry, e.g. of the successive approximation register
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1004Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

15 20 25 30 matningsspänning kan i sin tur resultera i en minskad brusmarginal, vilket t ex kan göra det svårt att förbättra ADC-upplösningen.
Med tanke på ovanstående finns ett behov av förbättrade PSA-ADC-kretsar.
Sammanfattning Följaktligen är ett syfte med uppfinningen att tillhandahålla förbättrade PSA- ADC-kretsar.
Enligt en första aspekt tillhandahålls en PSA-ADC för generering av en digital utsignal baserat på en analog insignal. PSA-ADC:n innefattar en referensspännings- genereringsenhet med ett flertal utmatningsterrninaler. Referensspänningsgenererings- enheten är anordnad att generera en unik referensspänning på var och en av sina utmatningsterminaler. Varje referensspänning och motsvarande utmatningsterrninal motsvarar ett unikt digitalt tal i ett område [Xmim Xmax] Vidare innefattar PSA-ADC:n ett flertal sub analog/digital-omvandlare (sub-ADC:er) anordnade för successiv approximations-drift på ett tids-interleavat sätt. Var och en av flertalet sub-ADC:er innefattar en referensspänningsvälj arenhet operativt kopplad till referensspännings- genereringsenheten för att välja en referensspänning genererad av referens- spänningsgenereringsenheten baserat på ett digitalt tal XSA lagrat i ett successiv approximations-register (SAR) hos sub-ADC:n och vidarebefordra den valda referensspänningen till en komparatoranordning hos sub-ADCzn. Referensspärmings- välj arenheten har en första och en andra utmatningsterrninal operativt kopplade till komparatoranordningen hos sub-ADC:n. Vidare innefattar referensspännings- välj arenheten ett första brytarlager innefattande ett flertal brytargrupper, varvid varje brytargrupp innefattar ett flertal brytare. Varje brytare i en brytargrupp är operativt kopplad till en unik utmatningsterminal av utmatningsterrninalerna hos referens- spänningsgenereringsenheten med en första terrninal hos brytaren och till en gemensam nod hos brytargruppen med en andra terminal hos brytaren. För varje X i området [Xmim Xmax] tillhör brytarna kopplade till utmatningsterminalema hos referensspännings- genereringsenheten som motsvarar X och Xmax+Xmin-X olika brytargrupper. Dessutom innefattar referensspänningsväljarenheten ett andra brytarlager innefattande, för varje brytargrupp i det första brytarlagret, en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den första utmatningsterminalen hos referensspänningsväljarenheten och en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den andra utmatningstenninalen hos referensspänningsväljarenheten. 10 15 20 25 30 35 Utöver detta innefattar varje sub-ADC en styrenhet anordnad att generera styrsignaler för brytama i referensspänningsväljarenheten hos sub-ADC:n baserat på det digitala talet XSA i SAR:et hos sub-ADC:n för att sluta en första utvald brytare i det första brytarlagret som är kopplad till utmatningsterrninalen hos referensspännings- genereringsenheten som motsvarar XSA och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den första utvalda brytaren tillhör och den första utmatningsterminalen. Vidare är styrenheten anordnad att generera styrsignaler för brytamai referensspänningsvälj arenheten hos sub-ADC:n baserat på det digitala talet XSA i SAR:et hos sub-ADC:n för att sluta en andra utvald brytare i det första brytarlagret som är kopplad till utmatningsterrninalen hos referens- spänningsgenereringsenheten som motsvarar XmaX+Xmin-XSA och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den andra utvalda brytaren tillhör och den andra utmatningsterrninalen.
Antalet brytargrupper i det första brytarlagret hos varje referensspärmings- välj arenhet kan t ex vara två upphöjt till ett heltal i enlighet med vissa utföringsforrner.
Vidare kan antalet brytargrupper i det första brytarlagret hos varje referensspännings- väljarenhet vara åtminstone fyra i enlighet med vissa utföringsformer.
Referensspänningsvälj arenheten kan innefatta ett eller flera mellanliggande brytarlager av brytare vilka är operativt kopplade mellan det första brytarlagret och det andra brytarlagret för att valbart koppla brytare i det första brytarlagret till den motsvarande gemensamma noden. Varje brytare i ett mellanliggande brytarlager kan, i enlighet med vissa utföringsforrner, vara kopplad med en inmatningsterminal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager. I enlighet med vissa utföringsformer kan varje brytare i nämnda mellanliggande brytarlager vara kopplad med en inmatningsterminal hos brytaren till fyra brytare i nämnda föregående brytarlager. Vidare är, enligt vissa utföringsforrner, varje brytare i varje mellanliggande brytarlager kopplad med en inmatningsterrninal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager. Dessutom är, enligt vissa utföringsformer, varje brytare i varje mellanliggande brytarlager kopplad med en inmatningsterminal hos brytaren till fyra brytare i nämnda föregående brytarlager.
Referensspänningsgenereringsenheten kan t ex innefatta en motståndskedj a.
SAR:et kan innefatta N bitar. Nämnda referensspänningsgenereringsenhet kan vara en grov referensspänningsgenereringsenhet anordnad att generera referens- spänningar för bestämning av K mest signifikanta bitar (MSBzar) av den digitala utsignalen. Vidare kan nämnda referensspänningsväljarenhet vara en grov 10 15 20 25 30 35 referensspänningsväljarenhet anordnad att välja ut och vidarebefordra referens- spänningar för bestämning av de K MSB:arna av den digitala utsignalen. För detta fall kan det digitala talet XSA vara bestämt av de K MSB:arna i SAR:et. Dessutom kan PSA- ADC:n innefatta en fin referensspänningsgenereringsenhet for bestämning av de N-K minst signifikanta bitarna (LSB:ama) av den digitala utsignalen. Vidare kan varje sub- ADC innefatta en fin referensspäriningsväljarenhet for bestämning av de N-K LSBzarna av den digitala utsignalen.
Den fina referensspänningsgenereringsenheten kan ha ett flertal utmatnings- tenninaler och vara anordnad att generera en unik referensspänning på var och en av sina utmatningsterminaler. Varje referensspänning och motsvarande utmatningsterminal kan motsvara ett unikt digitalt tal i området [Xm¿n,LSB, Xmaxjjsg] Den fina referensspänningsväljarenheten kan ha en forsta och en andra utmatningsterminal (255a, 25 5b) operativt kopplade till komparatoranordningen hos sub-ADC:n. Vidare kan den fina referensspänningsvälj arenheten innefatta ett första brytarlager innefattande ett flertal brytargrupper. Varje brytargrupp kan innefatta ett flertal brytare. Varje brytare i en brytargrupp kan vara operativt kopplad till en unik utmatningsterminal av utmatningsterminalerna hos den fina referensspärmingsgenereringsenheten med en forsta terminal hos brytaren och till en gemensam nod hos brytargruppen med en andra terminal hos brytaren. För Varje X i området [Xm¿n,LSB, Xmaxjgg] kan brytarna kopplade till utmatningsterminalerna hos den fina referensspänningsenheten som motsvarar X och XmaX,LSB+Xm¿n,L5B-X tillhöra olika brytargrupper. Dessutom kan den fina referens- spänningsvälj arenheten innefatta ett andra brytarlager innefattande, for varje brytargrupp i det forsta brytarlagret, en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den forsta utmatningsterminalen hos den fina referensspänningsvälj arenheten och en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den andra utmatningsterminalen hos den fina referensspänningsväljarenheten. Varje sub-ADC kan innefatta en ytterligare styrenhet anordnad att generera styrsignaler for brytarna i den fina referensspännings- väljarenheten hos sub-ADC:n baserat på ett digitalt tal XSALSB bestämt av de N-K LSB:arna i SAR:et hos sub-ADC:n for att sluta en forsta utvald brytare i det forsta brytarlagret som är kopplad till utmatningsterminalen hos den fina referensspärmings- genereringsenheten som motsvarar XSAJJSB och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den forsta utvalda brytaren tillhör och den första utmatningsterrninalen hos den fina referensspännings- välj arenheten. Vidare kan den ytterligare styrenheten vara anordnad att generera 10 15 20 25 30 styrsignaler för brytarna i den fina referensspänningsvälj arenheten hos sub-ADC:n baserat på det digitala talet XSALSB för att sluta en andra utvald brytare i det första brytarlagret som är kopplad till utmatningsterminalen hos den fina referensspännings- genereringsenheten som motsvarar XmaxjglfiXminjsß-XsAjgg och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den andra utvalda brytaren tillhör och den andra utmatningsterrninalen hos den fina referensspänningsväljarenheten.
Antalet brytargrupper i det första brytarlagret hos varje fin referensspännings- väljarenhet kan vara två upphöjt till ett heltal. Enligt vissa utföringsfomier kan antalet brytargrupper i det första brytarlagret i varje fin referensspänningsväljarenhet vara åtminstone fyra. Den fina referensspänningsgenereringsenheten kan innefatta en motståndskedja.
En fördel med utföringsforiner av PSA_ADC:n är att den totala belastningen, från alla sub-ADC:er, av referensspänningsgenereringsenheten är symmetrisk.
Därigenom kan referensspänningsfluktuationer och olinj äritetsfel reduceras.
Enligt en andra aspekt innefattar en integrerad krets en PSA-ADC enligt den första aspekten.
Enligt en tredje aspekt innefattar en elektronisk apparat en PSA-ADC enligt den forsta aspekten. Den elektroniska apparaten kan t ex vara, men är inte begränsad till, en televisionsapparat, en bildskärm med flytande kristaller, en datormonitor, en digitalkamera, en projektor eller en radiomottagare.
Det ska understrykas att termen ”innefattar/innefattande” används i denna specifikation för att specificera närvaron av angivna särdrag, enheter, steg eller komponenter, men utesluter inte närvaro eller tillägg av ytterligare en eller flera andra särdrag, enheter, steg eller komponenter eller grupper därav.
Kortfattad beskrivning av ritningar-na Ytterligare syften, särdrag och fördelar med uppfinningen kommer att framgå av den följande detaljerade beskrivningen av uppfinningen med hänvisning till de medföljande ritningarna, på vilka: Fig. 1 är ett blockschema av en PSA-ADC enligt en utföringsform; Fig. 2 är ett kretsschema av en sub-ADC och en referensspänningsgenererings- enhet enligt en utföringsforrn; Fig. 3 är ett kretsschema av en referensspänningsvälj arenhet och en referensspänningsgenereringsenhet enligt en utföringsfonn; 10 15 20 25 30 Fig. 4a är ett kretsschema av en styrenhet enligt en utfóringsfonn; Fig. 4b visar sanningstabeller for komponenter i utföringsforrnen av styrenheten i Fig. 4a; Fig. 5 är ett kretsschema av en sub-ADC och en grov och en fin referens- spänningsgenereringsenhet enligt en utfóringsform; F ig. 6 är ett kretsschema av en referensspänningsväljarenhet enligt en utfóringsfornr; och Fig. 7 är ett kretsschema av en subgrupp av brytare enligt en utföringsforrn.
Detaljerad beskrivning Fig. 1 är ett blockschema av en parallell successiv approximations- analog/digital-omvandlare (PSA-ADC) 10 enligt en utforingsforrn. PSA-ADC:n 10 har en analog ingång 15 for mottagande av en analog insignal hos PSA-ADC:n. I Fig. 1 visas den analoga ingången 15 som en enda terminal. Emellertid kan den analoga ingången 15 hos PSA-ADCzn, enligt vissa utföringsforrner, vara differentiell och innefatta en positiv och en negativ inmatningsterminal. Vidare har PSA-ADC:n 10 en digital utmatningsport 20 för utmatning av en digital utsignal hos PSA-ADC:n 10.
PSA-ADC:n 10 innefattar ett flertal sub analog/digital-omvandlare (ADC:er) ADC-1, ..., ADC-M anordnade för drift på ett tidsinterlivat sätt. Var och en av flertalet sub-ADCzer ADC-l, ..., ADC-M är anordnade att arbeta vid en gemensam forsta sampelfrekvens. Emellertid är de individuella sampelklocksignalerna for styrning av de individuella sub-ADCzerna ADC-1,. . ., ADC-M ömsesidigt förskjutna i tiden.
Därigenom är den effektiva sampeltakten hos PSA-ADC:n högre än den första sampelfrekvensen. För utföringsexemplet illustrerat i Fig. 1, vari antalet sub-ADC:er ADC-1,. . ., ADC-M är M, är den effektiva sampeltakten hos PSA-ADC:n 10 M gånger den första sampelfrekvensen.
Vidare innefattar PSA-ADC:n 10 en multiplexerenhet 25 anordnad att välja det digitala utordet från en av sub-ADC:erna ADC-1,..., ADC-M och vidarebefordra det utvalda digitala utordet till den digitala utmatningsporten 20 hos PSA-ADC:n 10 baserat' på en styrsignal från en timingstyrenhet 30 innefattad i PSA-ADC:n 10. Timing- styrenheten 30 kan också vara anordnad att tillhandahålla sampelklocksignaler och andra timingsignaler till sub-ADC:erna ADC-1,..., ADC-M, vilket indikeras i Fig. 1.
De grundläggande principerna for tidsinterlivad analog/digital-(A/D)- omvandling är välkända inom området och kommer inte beskrivas i ytterligare detalj i denna specifikation. 10 15 20 25 30 Dessutom innefattar PSA-ADC:n 10 en referensspänningsgenereringsenhet 35.
Referensspärmingsgenereringsenheten 35 har en utmatningsport 40 innefattande ett flertal utmatningsterrninaler 40-0,. . ., 40-n (Figurer 2-3). Referensspännings- genereringsenheten 35 är anordnad att generera en unik referensspärming på var och en av sina utmatningstenninaler 40-0,. . .., 40-n. Var och en av de nämnda referens- spänningarna, och den motsvarande utmatningsterminalen av utmatningsterminalerna 40-0,. . ., 40-n, motsvarar ett unikt digitalt tal X i ett område [Xmim Xmax]. Enligt vissa utföringsformer kan t ex referensspänningsgenereringsenheten 35 vara konstruerad att, för varje X [Xm;n, Xmax] , mata ut den motsvarande referensspänningen som en monoton funktion V(X) av det digitala talet X. Den monotona funktionen V(X) kan t ex vara lika med eller approximativt lika med en rät linje cX + m, där c och m är konstanter.
Referensspänningsgenereringsenheten 35 är gemensam för alla sub-ADCzerna ADC-1 ,. . _, ADC-M, varigenom en relativt god ömsesidig matchning mellan sub- ADC:ema ADC-LH., ADC-M underlättas.
Var och en av sub-ADC:ema ADC-l, . ., ADC-M hos PSA-ADC:n 10 är anordnad att utföra A/D-omvandling med successiv approximation (SA). Fig. 2 är ett förenklat kretsschema för en utföringsform av en enda sub-ADC ADC-j. Alla sub- ADCzema ADC-1,. . _, ADC-M kan t ex vara identiska i utformning med sub-ADC:n ADC-j. Förutom sub-ADCrn ADC-j visas även referensspänningsgenereringsenheten 35 i Fig. 2.
Enligt utföringsformen innefattar var och en av flertalet sub-ADC:er ADC- l,. . _, ADC-M en referensspänningsväljarenhet 45 operativt kopplad till referens- spänningsgenereringsenheten 35. Referensspänningsvälj arenheten 45 har ett flertal inmatningsterminaler 50-0,. _ ..50-n. Var och en av inmatningsterminalerna 50-0,. . _, 50- n är operativt kopplade till en unik utmatningsterminal av utmatningsterminalerna 40- 0,. . _, 40-n hos referensspänningsgenereringsenheten 35. I Fig. 2 är terrninalen 50-0 operativt kopplad till terrninalen 40-0, terminalen 50-1 operativt kopplad till terrninalen 40-1, etc.
Vidare har referensspänningsvälj arenheten en positiv utmatningsterminal 55a för utmatning av en referensspänning Vmfp och en negativ utmatningsterminal 55b för utmatning av en referensspänning Vrefn. Enligt utföringsformer innefattar referens- spänningsvälj arenheten brytare för att välja ut och vidarebefordra en av referens- spänningarna genererade av referensspänningsgenereringsenheten 35 till den positiva utmatningsterminalen 55a som referensspänningen Vmfp och en annan av referens- 10 15 20 25 30 35 spänningarna genererade av referensspänningsgenereringsenheten 35 till den negativa utmatningsterminalen 55b som referensspärmingen Væfn.
Enligt utföringsforrner kan t ex brytare hänvisade till i denna specifikation innefatta transistorer, såsom men inte begränsat till MOS-transistorer, anordnade att arbeta som brytare. Enligt vissa utföringsforrner kan en eller flera av brytarna innefatta en NMOS-transistor. Enligt vissa utföringsformer kan en eller flera av brytarna innefatta en PMOS-transistor. Enligt vissa utföringsformer kan en eller flera av brytarna vara implementerade som en transmissionsgrind, innefattande en NMOS-transistor kopplad parallellt med en PMOS-transistor.
Enligt utföringsformen illustrerad i Fig. 2 innefattar sub-ADC:n ADC-j en styrenhet 60 och ett successiv approximations-register (SAR) 70. En utmatningsport 75 hos SAR:et 70 är operativt kopplad till styrenheten 60. Styrenheten 60 är anordnad att generera styrsignaler till brytama i referensspänningsvälj arenheten 45 baserat på innehållet i SAR:et 70.
Enligt en utföringsform är PSA-ADC:n 10 en N-bits ADC. SAR:et 70 i varje sub-ADC ADC-l, .., ADC-M har därför N bitpositioner. I det följ ande används XSA för att beteckna det digitala talet representerat av de N bitarna i SAR:et. Enligt utförings- formen är styrenheten 60 anordnad att generera styrsignaler till brytarna i referens- spänningsväljarenheten 45 så att referensspänningen från referensspännings- genereringsenheten 35 som motsvarar XSA vidarebefordras till den positiva utmatnings- terrninalen 55a hos referensspänningsväljarenheten 45 som referensspänningen Vrefp.
Vidare är styrenheten 60 anordnad att generera styrsignalen till brytarna i referens- spänningsväljarenheten 45 så att referensspänningen från referensspännings- genereringsenheten 35 som motsvara Xmax+Xm;n-X5A vidarebefordras till den negativa utmatningsterrninalen 55b hos referensspänningsvälj arenheten 45 som referens- spänningen Vrefn. Referensspänningsgenereringsenheten 35, referensspännings- väljarenheten 45 och styrenheten 60 bildar tillsammans en digtal/analog-omvandlare (DAC).
Sub-ADC:n ADC-j kan innefatta en komparatoranordning för att jämföra den analoga inspänningen med referensspänningar. l utföringsformen illustrerad i Fig. 2 innefattar komparatoranordningen en fullt differentiell komparator 80, samplings- kondensantorer 85a-b, brytare 90a-b och en beslutsenhet 95. Beslutsenheten 95 är anordnad att generera en logisk utsignal med distinkta logiska nivåer baserat på utsignalen från komparatom 80. T ex kan beslutsenheten 95 innefatta en låskrets för detta syfte. Komparatoranordningen illustrerad i Fig. 2 är endast ett exempel. Andra 10 15 20 25 30 kända eller framtida typer av komparatoranordningar kan nyttjas inom uppfinningens omfång.
I utföringsformen illustrerad i Fig. 2 har sub-ADC:n ADC-j en differentiell ingång med en positiv inmatningsterminal l00a för att ta emot en inspänning Vinn och en negativ inmatningsterminal 100b for att ta emot en inspänning Vinn. Enligt andra utföringsformer kan sub-ADC:n ADC-j ha en single ended-ingång. Detta kan t ex åstadkommas genom att koppla den negativa inmatningsterminalen 100b till en fast spänning, t ex till en spänning nära mitten av inrnatningsområdet hos sub-ADC:n ADC- j.
Under en forsta fas av varje omvandlingscykel kan inspänningarna Vinn och Vinn tillföras kondensatorema 85a och 85b genom att sluta brytare lO5a och l05b.
Samtidigt hålls brytarna 110a och ll0b öppna for att koppla bort referensspännings- välj arenheten 45 från komparatoranordningen. Enligt några utforingsformer kan brytarna 110a och ll0b ersättas med kortslutningar. I stället kan styrenheten 60 vara anordnad att generera styrsignaler till brytama i referensspänningsvälj arenheten 45 så att utmatningsterminalerna 55a och 55b är i ett högimpedivt tillstånd under den forsta fasen av omvandlingscykeln. T ex kan, med hänvisning till utföringsformen illustrerad i Fig. 3, styrenheten vara anordnad att försäkra att brytama l30a-b, l35a-b, l40a-b och 145a-b alla är öppna under den forsta fasen av omvandlingscykeln.
Dessutom är, under den första fasen av omvandlingscykeln, brytarna 90a och 90b slutna för att tillhandahålla en sj älvnollställning (engelska auto-zeroing) av komparatom 80. Därigenom kan inverkan av offsetfel i komparatorn 80 reduceras.
Vid slutet av den första fasen av omvandlingscykeln öppnas brytama l0Oa-b och 90a-b. Därigenom hålls, eller lagras, den differentiella inspänningen hos sub- ADC:n ADC-j av kondensatorema 85a och 85b och representeras av en laddnings- skillnad mellan laddningama lagrade på dessa kondensatorer 85a och 85b.
Under en andra fas av omvandlingscykeln är brytarna 110a-b slutna, och en jämförelse utförs för varje bit hos SAR:et (70) för att bestämma det digitala utordet hos sub-ADC:n ADC-j. I den första jämförelsen är den mest signifikanta biten (MSB) hos SAR:et 70 satt till ° 1” och de övriga bitarna är satta till '0”. Om den differentiella inspänningen Vinn - Vinn är högre än den differentiella referensspänningen Vien, - Viefn utmatad från referensspänningsvälj arenheten 45, matar beslutsenheten 95 ut en logisk ”l°, vilken lagras i MSB-positionen hos SAR:et 70. Annars matar beslutsenheten 95 ut en ”0”, vilken lagras i MSB-positionen hos SAR:et 70. Resultatet från den första 10 15 20 25 30 35 10 jämförelsen hålls kvar i MSB-positionen hos SAR:et 70 för de kvarvarande jämförelsema hos omvandlingscykeln.
I den andra jämförelsen ska biten med näst högst signifikans (MSB-1) bestämmas. MSB-1 hos SAR:et 70 sätts till en ” 1 ” och bitarna med mindre signifikans sätts till ”OI Om den differentiella inspänningen Vinp - Vinn är högre än den differentiella referensspänningen Vmfp - Vrefi, utmatad från referensspännings- välj arenheten 45, matar beslutsenheten 95 ut en logisk ” 1 ”, vilken lagras i MSB-l- positionen hos SAR:et 70. Annars matar beslutsenheten 95 ut en ”0”, vilken lagras i MSB-l-positionen hos SAR:et 70. Resultatet från den andra järnförelsen hålls kvar i MSB-1-positionen hos SAR:et 70 för de återstående jämförelserna hos omvandlings- cykeln.
Denna process upprepas för varje bit hos SAR:et 70. Vid slutet av omvandlingscykeln är det digitala utordet hos sub-ADC:n ADC-j lagrat i SAR:et 70 och tillgängliggörs på en digital utmatningsport 115 hos sub-ADC:n ADC-j.
Kretsschemat visat i Fig. 2 är förenklat. T ex kan ytterligare styrkrets- anordningar (ej visade) vara innefattade i sub-ADC:n ADC-j, t ex för att styra brytama 90a-b, 105a-b, 110a-b, SAR:et 70, beslutsenheten 95 och/eller styrenheten 60.
I många tillämpningar finns det typiskt en korrelation mellan på varandra följ ande analoga insampel hos en ADC. I enlighet med föreliggande uppfinning har det insetts att i en PSA-ADC vari varje sub-ADC endast nyttjar en enda av referensspänningarna från den gemensamma referensspänningsgenereringsenheten åt gången, kan sådan korrelation mellan på varandra följande insampel resultera i brus och olinij eäritetsfel. T ex, om ett antal på varandra följ ande insampel under ett visst tidsintervall har varit i den lägre änden av inmatningsområdet hos PSA-ADCzn, kan en majoritet av sub-ADC:erna i PSA-ADC:n vara inkopplade till den ”lägre halvan” av referensspänningsgenereringsenheten (d v s inkopplade till utmatningsterminaler hos referensspänningsgenereringsenheten på vilka referensspänningar i den lägsta halvan av referensspänningarna matas ut) som en följd av att dessa sub-ADCzer utför sina binära sökningar bland referensspänningar i denna lägre halva. Under ett annat tidsintervall kan istället ett antal på varandra följande insampel ha varit i den övre änden av inmatningsområdet hos PSA-ADC:n. Då kan istället en majoritet av sub-ADOema vara inkopplade till den ”övre halvan” av referensspänningsgenereringsenheten (d v s inkopplade till utmatningsterrninaler hos referensspänningsgenereringsenheten på vilka referensspänningar i den högsta halvan av referensspänningarna matas ut). Sålunda kan referensspänningsgenereringsenheten under sådan omständigheter vara relativt tungt 10 15 20 25 30 35 ll asymmetriskt belastad. Vidare kan denna asymmetriska belastning variera i tiden. Som en följd av denna tidsvarierande asymmetriska belastning kan referensspärmingama genererade av referensspänningsgenereringsenheten variera något i-tiden, eller fluktuera, och ha svårigheter att svänga in till sina korrekta nivåer under vissa förhållanden, t ex när referensspänningsgenereringsenheten gör en övergång från att vara tungt belastad i den nedre halvan till att vara tungt belastad i den övre halvan eller vice versa. Detta kan i sin tur resultera i brus och olinjäritetsfel, såvida inte referensspänningarna ges nog med tid för att svänga in korrekt. Sålunda kan, för en given upplösning (t ex givet signal till brus och distorsions-förhållande (SNDR) eller effektivt antal bitar (ENOB)), den asymrnetriska belastningen av referensspännings- genereringsenheten vara en begränsade faktor för den maximala sarnpeltakten hos PSA- ADC:n.
Referensspänningsväljarenheten 45 i utföringsformen illustrerad i Fig. 2, vilken, för varje värde av XSA, är inkopplad både till utmatningsterminalen av referensspänningsgenereringsenheten 35 som motsvarar XSA och utmatningsterminalen hos referensspäriningsgenereringsenheten 35 som motsvarar Xmax + Xmin - XSA, tillhandahåller en belastning av referensspänningsgenereringsenheten 35 som är symmetrisk och den totala belastningen av referensspärmingsgenereringsenheten från alla sub-ADC:er ADC-1,.. ., ADC-M är också symmetrisk. Därigenom kan referensspännings-fluktuationer och olinj äritetsfel reduceras väsentligt.
En ytterligare fördel med referensspänningsvälj arenheten 45 är att referensspänningar tillhandahålls differentiellt till komparatoranordningen hos varje sub-ADC ADC-1,. .., ADC-M via två vägar hos en differentiell signalväg. Jämfört med en PSA-ADC, vari varje sub-ADC endast använder en enda av referensspänningama från den gemensamman referensspänningsgenereringsenheten åt gången, är spänningssvinget hos referensspänningen som tillhandahålls till komparatoranordningen fördubblad, vilket är fördelaktigt t ex i det att det underlättar en matningsspännings- reducering. Vidare släcks brus och distorsion som går in i de två vägama hos den differentiella signalvägen på samma sätt, d V s som ett common mode-fel, ut i hög utsträckning under förutsättning att de två vägama är välmatchade.
Fig. 3 visar ett förenklat kretsschema av en utföringsfonn av referens- spänningsväljarenheten 45 och en utföringsfonn av referensspänningsgenererings- enheten 35. I Fig. 3 är referensspänningsgenereringsenheten anordnad att generera 16 olika referensspänningar på 16 utmatningstenninaler 40-0,...,40-l5. Sålunda är utföringsformen illustrerad i Fig. 3 lämplig för en 4-bits ADC. Emellertid är 10 l5 20 25 30 35 12 användningen av 16 olika referensspärmingar endast ett exempel som används för illustration. Andra antal referensspänningar kan användas inom uppfinningens omfång.
Referensspänningsgenereringsenheten 35 kan, såsom visas, innefatta en motståndskedja matad vid en ände med en spänning V A och vid en ände med en spänning VB. Motståndskedjan i referensspänningsgenereringsenheten 35 i utföringsfonnen illustrerad i Fig. 3 är anordnad att generera referensspänningarna som skall matas ut på utmatningsterminalerna 40-0, .. ., 40-15 hos referensspännings- genereringsenheten 35 med hjälp av resistiv spärmingsdelning.
I utforingsforrnen illustrerad i Fig. 3 innefattar referensspänningsväljarenheten ett första och ett andra brytarlager. Det första brytarlagret innefattar brytare l20-0,.. _, 120-15. Det andra brytarlagret innefattar brytare l30a-b, l35a-b, 140a-b och 145a-b.
Det första brytarlagret innefattar ett flertal brytargrupper, varvid varje brytargrupp innefattar ett flertal brytare. T ex tillhör, i Fig. 3, brytarna 120-0, . ., 120-3 en första brytargrupp, brytama l20-4,. .., 120-7 en andra brytargrupp, brytama 120- 8,. . ., 120-ll en tredje brytargrupp, och brytarna 120-0,. . ., 120-3 en fjärde brytargrupp.
Varje brytare i en brytargrupp är kopplad till en unik utmatningsterrninal av utmatningsterrninalerna 40-0,. . ., 40-15 hos referensspänningsgenereringsenheten 35 med en första terminal hos brytaren. T ex är brytaren 120-0 kopplad till utmatningsterrninalen 40-0, brytaren 120-1 kopplad till utmatningsterrninalen 40-l, etc.
Vidare är varje brytare i en brytargrupp kopplad till en gemensam nod 125a-b hos brytargruppen med en andra terminal hos brytaren.
Enligt ett utiöringsexempel, med hänvisning till Fig. 3, är området [Xmim Xmax] [O,l5]. Vidare motsvara utmatningsterrninalen 40-0 det digitala talet X=0, utmatningsterrninalen 40-1 det digitala talet X=1, utmatningsterminalen 40-2 det digitala talet X=2, etc. I detta exempel är det digitala talet X ett heltal mellan O och 15.
Emellertid kan, såsom är välkänt inom området, samma uppsättning bitar som används för att representera ett heltal istället användas för att representera ett annat typ av tal, såsom ett decimaltal mellan 0 och 1, eller ett decimaltal mellan -l och l, etc. Sålunda är valet av X som varande ett heltal endast ett exempel som används for illustration.
För varje X i området [Xmhb Xmax], tillhör den av brytarna 120-0, . _, 120-15 som är kopplad till den av utmatningsterrninalerna 40-0,. . ., 40-15 hos referens- spänningsgenereringsenheten 35 som motsvarar X och den av brytama 120-0,. . _, 120- 15 som är kopplad till den av utmatningsterminalema 40-0,. . ., 40-15 hos referens- spänningsgenereringsenheten 35 som motsvarar Xmax + Xmin - X olika brytargrupper, T ex tillhör brytarna 120-0 och 120-15 olika brytargrupper, brytarna 120-1 och 120-14 10 15 20 25 30 35 13 olika brytargrupper,..., brytarna 120-6 och 120-9 olika brytargrupper och brytama 120-7 och 120-8 olika brytargrupper. Därigenom kan den av brytarna 120-0,. . _, 120-15 som är kopplad till den av utmatningsterminalerna 40-0, . . ., 40-15 som motsvarar X och den av brytama 120-0,.. ., 120-15 som är kopplad till den av utmatningsterminalerna 40-0,. . ., 40-15 som motsvarar Xmax + Xmin - X slutas samtidigt utan risk for en kortslutning mellan dessa utmatningsterminaler hos referensspärmingsgenereringsenheten 35 via en av de gemensamma noderna 125a-d.
För varje brytargrupp i det forsta brytarlagret innefattar det andra brytarlagret en brytare 130a, 135a, l40a, 145a operativt kopplad mellan den gemensamma noden 125a-d hos brytargruppen och den positiva utmatningsterminalen 55a hos referensspänningsvälj arenheten 45. Vidare innefattar, för varje brytargrupp i det första brytarlagret, det andra brytarlagret en brytare 130b, 135b, 140b, l45b operativt kopplad mellan den gemensamma noden 125a-d hos brytargruppen och den negativa utmatningsterrninalen 55b hos referensspänningsvälj arenheten 45.
Enligt en utforingsform är styrenheten 60 (Fig. 2) hos varje sub-ADC ADC- 1,. _., ADC-M anordnad att generera styrsignaler for brytarna i det första lagret hos referensspänningsvälj arenheten 45 hos sub-ADC:n baserat på det digitala talet XSA i SAR:et 70 hos sub-ADC:n for att sluta en forsta och en andra utvald brytare i det forsta brytarlagret. Den forsta utvalda brytaren är brytaren kopplad till den av utmatningsterminalema 40-0,. . ., 40-15 som motsvarar XSA. Den andra utvalda brytaren är brytaren kopplad till den av utmatningsterminalerna 40-0, . ., 40-15 som motsvarar Xmax + Xmin - XSA. Vidare är styrenheten 60 anordnad att generera styrsignaler for brytama i det andra lagret hos referensspänningsvälj arenheten 45 hos sub-ADC:n baserat på det digitala talet XSA i SAR:et 70 hos sub-ADC:n for att sluta den av brytarna l30a, l35a, l40a, 145a i det andra brytarlagret som är kopplad till den gemensamma noden 125a-d hos brytargruppen till vilken den forsta utvalda brytaren 120-0,. . _, 120-15 hör, och for att sluta den av brytarna 130b, 135b, 140b, l45b i det andra brytarlagret som är kopplad till den gemensamma noden 125 a-d hos brytargruppen till vilken den forsta utvalda brytaren l20-0,. . _, 120-15 hör. Därigenom vidarebefordras referensspänningen som motsvarar XSA till den positiva utmatningsterminalen 55a hos referensspänningsväljarenheten 45 och referensspänningen som motsvarar Xmax + Xmin - XSA till den negativa utmatningsterminalen 55b hos referensspänningsvälj arenheten 45.
Enligt några utforingsformer är antalet brytargrupper i det första brytarlagret 2 upphöjt till ett heltal, t ex 2, 4, 8, 16, etc. Detta underlättar konstruktion av en styrenhet 60 med en relativt låg komplexitet, vilket i sin tur möjliggör implementering av 10 15 20 25 30 14 styrenheten 60 med en relativt liten kretsarea. Emellertid kan vilket antal brytargrupper som helst användas i det första lagret så länge som villkoret att, de av brytarna 120- 0,.. ., 120-15 i det första brytarlagret vilka är kopplade till de av utmatningsterrninalema 40-0,..., 40-15 hos referensspänningsgenereringsenheten 35 vilka motsvarar X och Xmax + Xmin - X tillhör olika brytargrupper för varje X är uppfyllt. Vidare kan brytargrupperna, men måste inte nödvändigtvis, innefatta samma antal brytare.
Användningen av två brytarlager, varvid det första brytarlagret är uppdelat i ett flertal brytargrupper (t ex som i utíöringsformen illustrerar i Fig. 3) har ett antal fördelar. T ex kan de differentiella signalvägama från referensspänningsgenereringsenheten 35 till komparatoranordningen hos sub-ADC:n ADC-1,. .., ADC-M erhållas till en relativt låg overheadkostnad i termer av kretsarea; varje brytare 120-0,. . _, 120-15 i det första brytarlagret kan delas mellan signalvägama från en utmatningsterrninal 40-0,. . ., 40-n hos referensspänningsvälj arenheten 35 och utmatningsterminalerna 55a och 55b hos referensspänningsväljarenheten 45, en dedikerad brytare för varje utmatningstenninal 55a och 55b behövs endast i det andra brytarlagret. Vidare är det möjligt, genom att noggrant välja ut antalet brytargrupper i det första lagret och därigenom mängden parasitisk last i signalvägarna såsom skisseras nedan, att erhålla relativt snabb insvängning vid utmatningsterrninalerna 55a och 55b hos referensspänningsväljarenheten 45. Sålunda underlättas därför en relativt hög sampeltakt hos PSA-ADC:n.
Ett beslut om ett lämpligt antal brytargrupper i första brytarlagret hos referensspänningsväljarenheten 45 kan t ex baseras på drifthastighetsöverväganden på grundval av parasitisk last i signalvägama mellan var och en av inmatningsterminalerna 50-0,. . ., 50-n och utmatningsterrninalerna 55a och 55b hos referensspännings- välj arenheten 45. T ex resulterar en ökning i antalet brytargrupper i det första brytarlagret i en minskning av antalet brytare kopplade till varje gemensam nod (t ex noder l25a-d i utföringsformen i Fig. 3). Sålunda minskas därigenom den parasitiska kapacitiva lasten i signalvägarna från en inmatningsterrninal 50-0,. _., 50-n till utmatningsterminalema 55a och 55b hos referensspänningsväljarenheten 45 orsakad av brytare i det första brytarlagret. Emellertid ökar samtidigt antalet brytare i det andra brytarlagret, varigenom den parasitiska kapacitiva lasten orsakad av brytare i det andra brytarlagret ökar. Vidare kan även areabegränsningar tas med i beräkningen vid beslut om antalet brytargrupper i det första brytarlagret, en ökning av antalet brytargrupper resulterar i ett ökat antal brytare i det andra brytarlagret och, därigenom, möjligen en 10 15 20 25 30 35 15 ökad kretsarea. Ett lämpligt antal brytargrupper i det första brytarlagret kan t ex bestämmas baserat på kretssimulering och/eller mätningar.
I enlighet med utföringsformer av föreliggande uppfinning, har undersökningar visat att användning av åtminstone 4 brytargrupper i det första brytarlagret är lämpligt för att erhålla snabb insvängning vid utmatningsterrninalema 55a och 55b hos referensspänningsvälj arenheten 45 när antalet referensspänningar utmatade från referensspänningsgenereringsenheten 35 är 16 eller fler.
Fig. 4a är ett kretsschema av en utföringsfonn av styrenheten 60, vilken är lämplig för att styra utfiöringsfonnen av referensspänningsväljarenheten 45 illustrerad i Fig. 3. Det antas att en brytare är sluten respektive öppen när styrsignalen tillförd till den är ° 1 ” respektive ”0°. Att modifiera utföringsforrnen av styrenheten 60 illustrerad i Fig. 4a till en situation där en eller flera av brytama i referensspänningsväljarenheten 45 istället är slutna respektive öppna när styrsignalen är ”O” respektive ” 1” är en rättfram uppgift för en fackman inom området.
Utföringsformen av styrenheten 60 illustrerad i Fig. 4a innefattar en 4 till 16- omkodare 150. För andra antal referensspänningar än 16, skall andra omkodare användas. T ex skall en 5 till 32-omkodare användas vid 32 referensspänningar, en 6 till 64-omkodare användas vid 64 referensspänningar, en k till 2k-omkodare användas vid 2k referensspärmingar, etc. En sanningstabell 170 för 4 till 16-omkodaren visas i Fig. 4b.
För var och en av de 16 möjliga kombinationema av de 4 bitarna hos XSA, sätts en unik utgång av de 16 utgångarna hos 4 till 16-omkodare 150 till ”1”, medan de övriga 15 utgångama är satta till °0°. Vidare innefattar utföringsformen av styrenheten 60 illustrerad i F ig. 4a 8 stycken ELLER- grindar med två ingångar ORO, . _, OR7.
Inmatningsterminalerna hos ORO är kopplade till 0-utgången och 15-utgången hos 4 till 16-omkodaren 150. lnmatningsterrninalerna hos OR1 är kopplade till l-utgången och 14-utgången hos 4 till 16-omkodaren 150. Inmatningsterrninalerna hos OR2 (ej explicit visade i Fig. 4a) är kopplade till 2-utgången och 13-utgången hos 4 till 16-omkodaren 150. Imnatningsterminalerna hos OR3 (ej explicit visade i Fig. 4a) är kopplade till 3- utgången och l2-utgången hos 4 till 16-omkodaren 150. lnmatningsterminalema hos OR4 (ej explicit visade i Fig. 4a) är kopplade till 4-utgången och 11-utgången hos 4 till 16-omkodaren 150. Inmatningsterrninalrena hos OR5 (ej explicit visade i Fig. 4a) är kopplade till 5-utgången och 10-utgången hos 4 till 16-omkodaren 150.
Inmatningsterrninalema hos OR6 (ej explicit visade i Fig. 4a) är kopplade till 6- utgången och 9-utgången hos 4 till 16-omkodaren 150. Imnatningsterminalerna hos OR7 är kopplade till 7-utgången och 8-utgången hos 4 till 16-omkodaren 150. 10 15 20 25 30 35 16 Enligt utföringsforrner används utsignalema från var och en av ELLER- grindama OR0,. . _, OR7 för att styra 2 brytare i det första brytarlagret hos referensspänningsväljarenheten 45 i utföringsformen illustrerad i Fig. 3. Utsignalen från OR0 används för att styra brytarna 120-0 och 120-15. Utsignalen från ORl används för att styra brytama 120-1 och 120-14. Utsignalen från OR2 används för att styra brytama 120-2 och 120-13. Utsignalen från OR3 används för att styra brytarna 120-3 och 120- 12. Utsignalen från OR4 används för att styra brytama 120-4 och 120-11. Utsignalen från OR5 används för att styra brytarna 120-5 och 120-10. Utsignalen från OR6 används för att styra brytama 120-6 och 120-9. Utsignalen från OR7 används för att styra brytarna 120-7 och 120-8.
Vidare innefattar utföringsforrnen av styrenheten 60 illustrerad i Fig. 4a en 2 till 4-omkodare 160, vars inmatningsterrninaler är anordnade att ta emot de två MSB:arna av XSA. För andra antal brytargrupper i det forsta brytarlagret hos referensspänningsvälj arenheten 45, skall andra omkodare användas. T ex, för 8 brytargrupper, skall en 3 till ß-omkodare användas, för 16 brytargrupper, skall en 4 till 16-omkodare används etc. En sanningstabell 180 för 2 till 4-omkodare 160 visas i Fig. 4b. För var och en av de 4 olika möjliga kombinationerna av de två MSB:arna av XSA sätt en unik utgång av de 4 utgångar-na hos 2 till 4-omkodare 160 till ” 1 ”, medan de övriga 3 utgångarna sätts till °0”. Enligt en utföringsform används var och en av de 4 utsignalema från 2 till 4-omkodare 160 för att styra 2 brytare i det andra brytarlagret hos referensspänningsväljarenheten 45 i utföringsformen illustrerad i Fig. 3. O-utsignalen används för att styra brytare 130a och l45b. l-utsignalen används för att styra brytare l35a och l40b. 2-utsignalen används för att styra brytare l40a och l35b. 3-utsignalen används för att styra brytare l45a och l30b.
Utföringsforrnen av styrenheten 60 illustrerad i Fig. 4a och b är endast ett exempel. Andra utföringsformer är möjliga inom uppfinningens omfång.
Utföringsformerna som har beskrivits så här långt i denna specifikation använder en enda referensspänningsgenereringsenhet 35. För en N-bits ADC skall denna referensspänningsgenereringsenhet 35 generera 2N olika referensspänningar.
Sålunda växer antalet referensspänningar exponentiellt med N. För ett stort N kan antalet referensspänningar bli överdrivet högt. Enligt några utföringsformer kan detta problem lösas genom användning av flera referensspänningsgenereringsenheter, vilka alla kan vara gemensamma för sub-ADC:erna ADC1,. . _, ADC-M. Var och en av referensspånningsgenereringsenhetema kan vara anordnade för bestämning av en delmängd av bitama i den digitala utsignalen. Som ett icke-begränsande exempel kan en 10 15 20 25 30 35 17 N-bits ADC nyttja en ”grov” referensspänningsgenereringsenhet anpassad att generera 2K referensspänningar (där K utsignalen och en ”fin” referensspänningsgenereringsenhet anpassad att generera 2N'K referensspänningar för bestämning av de återstående N-K LSB:arna av den digitala utsignalen. Därigenom har antalet krävda referensspänningar reducerats till 2K + 2N " K, vilket är mindre än 2N. T ex om N är 10 och K är 5, behövs 64 (=25 + 25) referensspärmingar istället för 1024 (=21°).
Fig. 5 är ett förenklat kretsschema för en del av PSA-ADC:n 10 enligt en uttöringsform. Element som är desamma som eller liknar element hos utföringsformen illustrerad i F ig. 2 hänvisas till med samma eller liknande hänvisningsbeteckningar som i Fig. 2. Antalet bitar i utsignalen hos PSA-ADC:n 10 betecknas N. Enligt utföringsformen innefattar PSA-ADCzn 10 två referensspänningsgenereringsenheter operativt kopplade till alla sub-ADC:er ADC-1,. .., ADC-M; en grov referensspänningsgenereringsenhet 35” och en fin referensspänningsgenereringsenhet 235, vilka visas i Fig. 5. Den grova referensspänningsgenereringsenheten 35” har en utmatningsport 40” innefattande ett flertal utrnatningsterminaler för utmatning av ett flertal referensspänningar. På liknande sätt har den fina referensspänningsgenererings- enheten 235 en utmatningsport 240 innefattande ett flertal utmatningsterrninaler för utmatning av ett flertal referensspänningar. F ig. 5 visar även ett förenklat kretsschema för en av sub-ADC:ema ADC-j enligt en utföringsform. Alla sub-ADC:er ADC-l,.. _, ADC-M kan vara implementerade på samma sätt som ADC-j.
Enligt utföringsformen innefattar sub-ADC:n ADC-j en grov referensspänningsvälj arenhet 45” med en inmatningsport 50”, en positiv utmatningstenninal 55”a och en negativ utmatningsterminal 55”b. Vidare innefattar sub- ADCzn ADC-j en styrenhet 60”. Den grova referensspänningsgenereringsenheten 35”, den grova referensspänningsvälj arenheten 45” respektive styrenheten 60” kan vara anordnade och implementeras huvudsakligen på samma sätt som referensspännings- genereringsenheten 35, referensspänningsväljarenheten 45 respektive styrenheten 60 i utföringsformen illustrerad i Fig. 2. Emellertid tillhandahålls endast de K MSB:arna (K styrenheten 60 i Fig. 2. Sålunda representeras det digitala talet XSA, vilket används av styrenheten 60” som en grund för att styra den grova referensspänningsvälj arenheten 45”, med de K MSBzarna lagrade i SAR:et 70. Den grova referensspänningsgenereringsenheten 35” är anordnad att generera referensspänningar för att bestämma de K MSB:ama hos den digitala utsignalen. Därför är den grova 10 15 20 25 30 18 referensspänningsgenereringsenheten 35 ” anordnad att generera 2K referensspäiiningar.
Följaktligen innefattar utmatningsporten 40” hos den grova referensspännings- genereringsenheten 35” 2K utmatningsterminaler och inmatningsporten 50” hos den grova referensspänningsväljarenheten 45” 2K inmatningsterminaler. I Fig. 5 är referensspänningen utmatad på den positiva utmatningsterminalen 55”a hos den grova referensspänningsväljarenheten 45” märkt Vgp och referensspänningen utmatad på den negativa utmatningsterminalen 55”b hos den grova referensspäriningsväljarenheten 45 ” märkt VCN, där indexet ”C” står fór ”grov” (engelska ”coarse” .
Enligt utforingsformen illustrerad i Fig. 5 innefattar dessutom sub-ADC:n ADC-j en fin referensspänningsväljarenhet 245. Den fina referensspännings- välj arenheten har en inmatningsport 250 operativt kopplad till utmatningsporten 240 hos den fina referensspänningsgenereringsenheten 235. Vidare har den fina referensspäriningsväljarenheten 245 en positiv utmatningsterminal 255a för att mata ut en referensspärming Vpp och en negativt utmatningsterrninal 255b for att mata ut en referensspänning VFN, där indexet ”F” står for ”fin” Den fina referensspänningsgenereringsenheten 235 är anordnad att generera en unik referensspänning på var och en av sina utmatningsterrninaler. Var och en av nämnda referensspänningar, och den motsvarande utmatningsterrninalen av utmatnings- terminalerna, motsvarar ett unikt digitalt tal X i ett område [Xm;n,LSB, Xmaxjsg] T ex kan, enligt vissa utföringsforrner, den fina referensspänningsgenereringsenheten 235 vara konstruerad att, for varje X i [Xm;n,LSB, Xmaxjglfl, mata ut den motsvarande referensspänningen som en monoton funktion V(X) av det digitala talet X. Den monotona funktionen V(X) kant ex vara lika med eller approximativt lika med en rät linje cX + m, där c och m är konstanter.
Enligt utföringsformen illustrerad i Fig. 5 innefattar sub-ADC:n ADC-j vidare en styrenhet 260 for att styra den fina referensspänningsväljarenheten 245 baserat på ett digitalt tal XSAMB, vilket är representerat av de N-K LSB:arna lagrade i SAR:et 70.
Den fina referensspänningsgenereringsenheten 235 är anordnad att generera en unik referensspänning på var och en av sina utmatningsterminaler. Var och en av nämnda referensspänningar, och den motsvarande utmatningsterrninalen av utmatnings- tenninalerna, motsvarar ett unikt digitalt tal X i ett område [Xmin,L5B, Xmaxjßg] T ex kan, enligt vissa utföringsformer, den fina referensspänningsgenereringsenheten 235 vara konstruerad att, for varje X i [Xm;n,LSB, XmægLSBL mata ut den motsvarande referensspänningen som en monoton funktion V(X) av det digitala talet X. Den 10 15 20 25 30 35 19 monotona funktionen V(X) kan t ex vara lika med eller approximativt lika med en rät linje cX + m, där c och m är konstanter.
Enligt utföringsforrner är den fina referensspärmingsgenereringsenheten 235 gemensam för alla sub-ADCzer ADC-1,..., ADC-M varigenom en relativt god ömsesidig matchning mellan sub-ADC:ema ADC-1,..., ADC-M underlättas.
Enligt utföringsformer innefattar den fina referensspänningsvälj arenheten 245 brytare för att välja ut och vidarebefordra en av referensspänningama genererade av den fina referensspänningsgenereringsenheten 235 till den positiva utmatningsterminalen 25 5a och referensspäriningen Vpp och en annan av referensspänningama genererade av referensspänningsgenereringsenheten 235 till den negativa utmatningsterminalen 255b som referensspänningen VFN.
Den fina referensspänningsgenereringsenheten 235 är anordnad att generera referensspänningar för att bestämma de N-K LSB:arna hos den digitala utsignalen.
Därför är den fina referensspänningsgenereringsenheten 235 anordnad att generera 2N_K referensspänningar. Följaktligen innefattar utmatningsporten 240 hos den fina referensspänningsgenereringsenheten 235 2N“K utmatningsterrninaler och inmatnings- porten 250 hos den fina referensspänningsväljarenheten 245 2N_K inmatningsterminaler.
Styrenheten 260 är, enligt utfóringsfonner, anordnad att generera styrsignaler till brytarna i den fina referensspärmingsvälj arenheten 245 så att referensspänningen från den fina referensspänningsgenereringsenheten 35 som motsvarar X5A,LSB vidarebefordras till den positiva utmatningsterminalen 255a hos den fina referens- spänningsväljarenheten 245 som referensspänningen Vpp. Vidare är styrenheten 260 anordnad att generera styrsignaler till brytarna i den fina referensspänningsvälj arenheten 245 så att referensspänningen från den fina referensspänningsgenereringsenheten 235 som motsvarar Xmaxjjgß + Xminjjgg - XSAJÅSB vidarebefordras till den negativa utmatningsterminalen 25 5b hos den fina referensspänningsvälj arenheten 245 som referensspänningen VFN.
Den fina referensspänningsväljarenheten 245 kan, enligt utföringsforrner, implementeras på samma sätt som utföringsformen av referensspänningsvälj arenheten 45 illustrerad i Fig. 3. Enligt utföringsforrner innefattar sålunda den fina referensspärmingsväljarenheten 245 ett forsta brytarlager innefattande ett flertal brytargrupper. Varje brytargrupp innefattar ett flertal brytare. Varje brytare i en brytargrupp är kopplad till en unik utmatningsterminal av utmatningsterminalerna hos den fina referensspänningsgenereringsenheten 235 med en första terminal hos brytaren.
Vidare är varje brytare i nämnda brytargrupp kopplad till en gemensam nod hos 10 15 20 25 30 35 20 brytargruppen med en andra terminal hos brytaren. Dessutom tillhör brytarna kopplade till utmatningsterminalerna hos den fina referensspänningsgenereringsenheten 245 som motsvarar X och XmægLSB + XmimLSB - X olika brytargrupper for varje X i området [XmifrLsB + Xmaxrsßl- Enligt utforingsfonner innefattar dessutom den fina referensspärmingsväljar- enheten 245 ett andra brytarlager. För varje brytargrupp i det forsta brytarlagret innefattar det andra brytarlagret en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den positiva utmatningsterminalen 255 a hos den fina referensspänningsväljarenheten 245. På liknande sätt, for varje brytargrupp i det första brytarlagret, innefattar det andra brytarlagret en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den andra utmatningsterminalen 255b hos den fina referensspärmingsväljarenheten 245.
Styrenheten 260 kan, i enlighet med utforingsformer, implementeras på samma sätt som styrenheten 60 i utforingsformen illustrerad i Fig. 2. Sålunda kan styrenheten 260 vara anordnad att generera styrsignaler for brytama i den fina referensspänningsväljarenheten 245 baserat på det digitala talet XSA,LSB, vilket representeras av de N-K LSB:arna hos SAR:et 70, for att sluta en första och en andra utvald brytare i det forsta brytarlagret hos den fina referensspänningsvälj arenheten 245.
Den forsta utvalda brytaren är brytaren som är kopplad till utmatningsterminalen hos den fina referensspänningsgenereringsenheten 23 5 som motsvarar XSÅLSB. Den andra utvalda brytaren är brytaren som är kopplad till utmatningsterminalen hos den fina referensspänningsgenereringsenheten 235 som motsvarar XmMLSB + XmÜLLSB - XSALSB.
Vidare kan styrenheten 260 vara anordnad att generera styrsignaler for brytama i den fina referensspänningsvälj arenheten 245 baserat på det digitala talet XgAßB för att sluta brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen till vilken den första utvalda brytaren hör och den positiva utmatningsterminalen 255 hos den fina referensspänningsväljarenheten 245 och for att sluta brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen till vilken den andra utvalda brytaren hör och den negativa utmatningsterminalen 25 5b hos den fina referensspänningsvälj arenheten 245.
Styrenheten 260 kan t ex implementeras i enlighet med utforingsforrnen av styrenheten 60 illustrerad i Figurer 4a och b.
På liknande sätt som for utforingsformer av referensspänningsvälj arenheten 245 (Fig. 3), kan antalet brytare i det forsta lagret hos varje fin referensspännings- väljarenhet 245, i några utforingsformer, vara två upphöjt till ett heltal. 10 15 20 25 30 35 21 Vidare kan, enligt några utföringsformer, antalet brytargrupper i det första lagret hos varje fin referensspänningsvälj arenheten vara åtminstone 4. På liknande sätt som diskuterats i samband med referensspänningsväljarenheten 45, kan detta vara lämpligt för att erhålla snabb insvängning vid utmatningsterrninalema 255a och 25 5b hos den fina referensspänningsväljarenheten 245 när antalet referensspänningar som matas ut från den fina referensspärmingsgenereringsenheten 235 är 16 eller högre.
Den fina referensspänningsgenereringsenheten 235 kan t ex innefatta en motståndskedja för generering av referensspänningama. Motståndskedjan kan t ex vara anordnad på samma sätt som motståndskedjan hos referensspärmingsgenereringsenheten 35 illustrerad i Fig. 3. Emellertid kan även andra typer av kretsar för generering av referensspänningama användas.
Iutföringsfonnen av sub-ADC:n ADC-j illustrerad i Fig. 5 innefattar komparatoranordningen hos sub-ADC:n ADC-j en kondensator 265, kopplad mellan den positiva inmatningsterrninalen hos komparatom 80 och den positiva utmatningstenninalen 255a hos den fina referensspänningsvälj arenheten 245. På liknande sätt innefattar nämnda komparatoranordning en kondensator 265b kopplad mellan den negativa inmatningsterrninalen hos komparatom 80 och den negativa utmatningsterminalen 25 5b hos den fina referensspänningsvälj arenheten 245.
Utföringsfonnen av sub-ADC:n ADC-j illustrerad i Fig. 5 kan drivas på ett liknande sätt som utföringsformen illustrerad i Fig. 2. Under en första fas av en omvandlingscykel, kan brytama l05a och b vara slutna för att tillföra inspänningarna Vinp och Vinn till kondensatorerna 85b respektive 85a. Brytarna 90a och 90b kan vara slutna för att tillhandahålla en sj älvnollställning av komparatom 80. Vidare kan brytama ll0a och 1l0b vara ställda i ett öppet tillstånd. De N-K LSB:arna hos SAR:et 70 kan alla vara satta till ”0” för att tillhandahålla de motsvarande referensspärmingarna till kondensatorerna 260a och b under den första fasen av omvandlingscykeln.
Under en andra fas av omvandlingscykeln kan jämförelser utföras för att bestämma bitarna hos det digitala utordet för den specifika omvandlingscykeln. Under de första K jämförelserna är styrenheten 60°, den grova referensspänningsgenererings- enheten 35” och den grova referensspänningsvälj arenheten 45” verksamma för att bestämma de K MSB:arna i fallande bitsignifikansordning. Under de där på följande N-K jämförelserna är styrenheten 260, den fina referensspänningsgenereringsenheten 235 och den fina referensspänningsvälj arenheten 245 verksamma för att bestämma de N-K LSB:arna i fallande bitsignifikansordning. På liknande sätt som för utföringsformen illustrerad i Fig. 2, kan värdet av varje bit bestämmas genom att först 10 15 20 25 30 35 22 sätta biten till ” 1 ” (i SAR:et 70) och bitarna med lägre signifikans till ”O”. Om beslutsenheten 95 matar ut en °1°, är det bestämda bitvärdet ”1”, annars är det bestämda bitvärdet ”0”. Biten sätts till det bestämda bitvärdet under bestämningen av bitar med lägre signifikans.
Kapacitansvärdena för kondensatorema 85a-b och 260a-b skall väljas för att ge de K MSB:ama och de N-K LSB:ama de korrekta ömsesidiga vikterna. I en utföringsforrn är t ex varje skillnad mellan två intilliggande referensspänningar i den fina referensspänningsgenereringsenheten lika med AVp och varje skillnad mellan två intilliggande referensspänningar i den grova referensspärmingsgenereringsenheten lika med AVC. Vidare betecknas kapacitansen hos kondensator 85a Cg5a, kapacitansen hos kondensator 85b Cgsb, kapacitansen hos kondensator 265a C265a och kapacitansen hos kondensator 265b C265b. I denna utforingsforrn kan Kapacitansvärdena väljas i enlighet med Casa AVG = Czesa AVF 2N_K och Cssb AVG = Czesb AVF zN-K- Observera att kapacitanserna C265a och C263, kan vara lika, men behöver inte nödvändigtvis vara lika. På liknande sätt kan kapacitansema Cg5a och Cg5b vara lika, men behöver inte nödvändigtvis vara lika. l enlighet med en utföringsform tillhandahålls en 10-bits PSA-ADC, varvid den grova referensspänningsgenereringsenheten 35” är anordnad för bestämning av de 5 MSB:ama och den fina referensspänningsgenereringsenheten 235 är anordnad för bestämning av de 5 LSB:arna. Vidare har, i denna utföringsform, den fina och grova referensspärmingssvälj arenheten 245 och 45” i varje sub-ADC ett första brytarlager med brytare uppdelade i fyra brytargrupper. Antalet sub-ADOer i PSA-ADCzn i denna utforingsforrn är 14.
I enlighet med en annan utföringsfonn tillhandahålls en 8-bits PSA-ADC, varvid den grova referensspänningsgenereringsenheten 35” är anordnad för bestämning av de fyra MSB:arna och den fina referensspärmingsgenereringsenheten 235 är anordnad för bestämning av de 4 LSB:arna. Vidare har, i denna utföringsform, den fina och grova referensspänningsväljarenheten 245 och 45” i varje sub-ADC ett första brytarlager med brytare uppdelade i fyra brytargrupper. Antalet sub-ADC:er i PSA- ADC:n i denna utföringsforrn är 10. 10 15 20 25 30 35 23 Om antalet referensspärmingar genererade av referensspänningsgenererings- enheten 35 (F ig. 2), 35” (Fig. 5) eller 235 (Fig. 5) är stort, såsom men inte begränsat till 64 eller mer, har undersökningar i enlighet med utföringsformer av föreliggande uppfinning visat att det kan vara fördelaktigt att ha mer än två brytarlager i referens- spänningsväljarenheten 45 (F ig. 2), 45” (Fig. 5) eller 245 (Fig. 5). Därigenom kan den totala parasitiska lasten i signalvägen mellan en inmatningsterrninal och en utmatnings- terminal hos referensspänningsväljarenheten 45, 45” eller 245 hållas relativt låg, jämfört med om endast två brytarlager hade använts, varigenom en relativt snabb driftstakt underlättas.
En referensspärmingsväljarenhet med mer än två brytarlager kan t.ex. erhållas genom att operativt koppla ett eller flera mellanliggande brytarlager av brytare mellan det första brytarlagret och det andra brytarlagret hos utföringsfonnen illustrerad i Fig. 3 för att valbart koppla brytare i det första brytarlagret till den motsvarande gemensamma noden 125a-d. Detta illustreras i Fig. 6 med en utföringsform av referensspännings- välj arenheten 45. Även om hänvisning görs till referensspänningsväljarenheten 45, är samma överväganden tillämpliga för utföringsforrner av den grova referensspännings- välj arenheten 45” (Fig. 5) och den fina referensspänningsväljarenheten 245 (Fig. 5).
Element, noder och terminaler som är desamma eller liknande som de i utföringsforrnen av referensspänningsvälj arenheten illustrerad i Fig. 3 betecknas med samma hänvisningsbeteckningar i Fig. 6 som i Fig. 3.
I utföringsformen illustrerad i Fig. 6 har referensspänningsvälj arenheten 64 inmatningsterminaler 50-0, 50-1 , ..., 50-63. För läsbarhet är endast tenninalerna 50-0 och 50-63 försedda med hänvisningsbeteckningar i Fig. 6. Kretsschemat i Fig. 6 visar ett antal subgrupper Sl-S20 av brytare, vilka beskrivs vidare nedan med hänvisning till Fig. 7. Det första brytarlagret i utföringsfonnen illustrerad i Fig. 6 innefattar subgruppema S1-S16. Såsom i utföringsforrnen illustrerad i Fig. 3, innefattar det andra brytarlagret brytarna 130a-b, l35a-b, l40a-b och 145a-b. I utföringsformen illustrerad i Fig. 6 innefattar vidare referensspänningsvälj arenheten 45 ett mellanliggande brytarlager innefattande subgruppema S17-S20. Det första brytarlagret innefattar fyra brytargrupper, var och en innefattande fyra subgrupper av brytare. Till exempel innefattar en första brytargrupp i det första brytarlagret subgrupperna S l -S4. Brytama i den första brytargruppen är operativt kopplade till den gemensamma noden l25a via subgruppen S17 i det mellanliggande brytarlagret. Vidare innefattar en andra brytargrupp i det första brytarlagret subgrupperna S5-S8. Brytama i den andra gruppen är operativt kopplade till den gemensamma noden l25b via subgruppen S18 i det 10 15 20 25 30 35 24 mellanliggande brytarlagret. Dessutom innefattar en tredje brytargrupp i det första brytarlagret subgrupperna S9-S12. Brytarna i den tredje gruppen är operativt kopplade till den gemensamma noden l25c via subgruppen S19 i det mellanliggande brytarlagret.
Dessutom innefattar en fjärde brytargrupp i det första brytarlagret subgrupperna S13- S16. Brytama i den fjärde brytargruppen är operativt kopplade till den gemensamma noden 125d via subgruppen S20 i det mellanliggande brytarlagret.
Fig. 7 är ett kretsschema för en subgrupp Sk av brytare enligt en utföringsforrn.
Vilken som helst av subgrupperna S1-S20 i Fig. 6 kan implementeras på samma sätt som subgruppen Ski F ig. 7. Enligt utföringsforrnen illustrerad i Fig. 7 innefattar subgruppen Sk fyra brytare 301-304. Brytaren 301 är kopplad till en inmatningsterminal il hos subgruppen Sk med en inrnatningsterrninal hos brytaren 301 och till en utmatningsterrninal ol hos subgruppen Sk med en utmatningsterminal hos brytaren 301.
Brytaren 302 är kopplad till en inmatningsterminal i2 hos subgruppen Sk med inmatningsterminal hos brytaren 302 och till utmatningsterminalen ol hos subgruppen Sk med en utmatningsterrninal hos brytaren 302. Brytaren 303 är kopplad till en inmatningstenninal i3 hos subgruppen Sk med en inmatningsterrninal hos brytaren 303 och till utmatningsterminalen ol hos subgruppen Sk med en utmatningsterminal hos brytaren 303. Brytaren 304 är kopplad till en inmatningsterminal i4 hos subgruppen Sk med en inmatningsterrninal hos brytaren 304 och till utmatningsterrninalen ol hos subgruppen Sk med en utmatningsterrninal hos brytaren 304. De motsvarande inmatnings- och utmatningsterrninalerna hos subgrupperna S1-S20 visade i Fig. 6 illustreras med hänvisningsbeteckningama il -i4 och ol för subgruppen S20 i Fig. 6.
Brytama i det första brytarlagret och det andra brytarlagret hos utföringsformen illustrerad i Fig. 6 kan styras på samma sätt som för utföringsforrnen illustrerad i F ig. 3.
Därför beskrivs inte styrningen av dessa brytare vidare i samband med Fig. 6. En brytare i ett mellanliggande brytarlager skall slutas närhelst en brytare i ett föregående brytarlager, som är kopplad till inmatningsterminalen hos nämnda brytare i det mellanliggande brytarlagret, är sluten, och annars vara öppen. Under förutsättning att ett värde ” 1 ” används för att styra en brytare att vara sluten och ett värde ”O” används för att styra en brytare att vara öppen, kan sålunda en styrsignal för att styra en brytare i ett mellanliggande lager genereras med hjälp av en ELLER-operation på styrsignalerna för brytarna kopplade till inmatningsterrninalen hos nämnda brytare i det mellanliggande lagret.
I utföringsformen illustrerad i Fig. 6 innefattar varje brytargrupp i det första brytarlagret 16 brytare; fyra brytare i varje subgrupp. Om referensspäriningsväljar- 10 15 20 25 30 25 enheten 45 endast hade innefattat det första och det andra brytarlagret, och inte det mellanliggande brytarlagret (t.ex. som i utföringsforrnen illustrerad i Fig. 3), skulle alla 16 brytare ha varit direkt kopplade till den gemensamma nöden 125a, b, c eller d, och därigenom ha tillfört en relativt stor parasitisk last. Med det mellanliggande brytarlagret inkluderat reduceras den totala parasitiska lasten i signalvägen mellan en inmatningsterrninal 50-0, ..., 50-63, varigenom en snabbare insvängning underlättas.
Undersökningar i enlighet med utföringsformer av föreliggande uppfinning har indikerat att att koppla tre brytare i ett föregående brytarlager (dvs. intilliggande brytarlager närmare inmatningsterminalen hos referensspänningsvälj arenheten) till inmatningsterrninalen hos en brytare i ett mellanliggande brytarlager tillhandahåller en näst intill optimal insvängningshastighet. Emellertid erhålls, i fall där antalet inmatningstenninaler hos referensspänningsväljarenheten 45 två upphöjt till ett heltal (t.ex. 64 som i Fig. 6), en minskad konstruktionskomplexitet om antalet brytare kopplad till inmatningsterminalen hos nämnda brytare i det mellanliggande lagret också är två upphöjt till ett heltal. Att koppla två eller fyra (vilka är de tal som är två upphöjt till ett heltal som är närmast tre) brytare i det föregående brytarlagret till inmatningsterrninalen hos brytaren i det mellanliggande lagret tillhandahåller därför också en relativt snabb insvängning. Av dessa två alternativ, har undersökningar i enlighet med utföringsforrner av föreliggande uppfinning indikerat att fyra brytare kopplade till inmatningsterminalen hos brytaren i det mellanliggande brytarlagret tillhandahåller den snabbaste insvängningen.
Sålunda är, i enlighet med några utföringsfonner av föreliggande uppfinning, varje brytare i ett mellanliggande brytarlager kopplad med en inmatningsterminal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager. 1 enlighet med några av dessa utföringsformer är varje brytare i nämnda mellanliggande brytarlager kopplad med en inmatningsterminal hos brytaren till exakt fyra brytare i nämnda föregående brytarlager.
Vidare i enlighet med några utföringsforrner där mer än ett mellanliggande brytarlager används, varje brytare i varje mellanliggande brytarlager kopplad med en inmatningsterminal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager. I enlighet med några av dessa uttöringsformer är varje brytare i varje mellanliggande brytarlager kopplad med en inmatningsterrninal hos brytaren till exakt fyra brytare i nämnda föregående brytarlager. 10 15 26 Ett lämpligt antal mellanliggande brytarlager och antal brytare i varje subgrupp kan även beslutas baserat på kretsareakrav, eller en kompromiss mellan kretsarea och insvängningshastighet.
I enlighet med några utfóringsforiner kan en PSA-ADC 10 i enlighet med utfóringsformer beskrivna ovan vara innefattad i en integrerad krets.
Vidare kan, i enlighet med några utfóringsforrner, en PSA-ADC 10 i enlighet med utforingsforrner beskrivna ovan vara innefattad i en elektronisk apparat. Den elektroniska apparaten kan t.ex. vara, men är inte begränsad till, en televisionsapparat, en bildskärm med flytande kristaller, en datorrnonitor, en digitalkamera, en projektor eller en radiomottagare.
Föreliggande uppfinning har beskrivits ovan med hänvisning till specifika utfóringsforrner, emellertid är andra utfóringsfonner än de ovan beskrivna möjliga inom uppfinningens omfång. De olika särdragen och stegen hos utforingsforrnerna kan kombineras i andra kombinationer än de beskrivna. Uppfinningens omfång är endast begränsat av de bifogade patentkraven.

Claims (17)

10 15 20 25 30 35 27 PATENTKRAV
1. Parallell successiv approximations-analog/digital-omvandlare, PSA-ADC, (10) för generering av en digital utsignal baserat på en analog insignal, innefattande: en referensspärmingsgenereringsenhet (35, 35°) med ett flertal utmatningsterminaler (40-0,..., 40-n), varvid referensspänningsgenereringsenheten (35, 35”) är anordnad att generera en unik referensspänning på var och en av sina utmatningsterminaler (40-0,..., 40-1), och varje referensspärming och motsvarande utmatningsterminal (40-0,..., 40-1) motsvarar ett unikt digitalt tal i ett område [Xmm Xmæj; och ett flertal sub analog/digital-omvandlare, sub-ADC:er, (ADC-l,..., ADC-M) anordnade for successiv approximations-drift på ett tids-interleavat sätt; varvid var och en av flertalet sub-ADCzer (ADC-l,..., ADC-M) innefattar en referensspänningsvälj arenhet (45, 45°) operativt kopplad till referensspännings- genereringsenheten (35, 35”) for att välja en referensspärining genererad av referens- spänningsgenereringsenheten (35, 35°) baserat på ett digitalt tal XSA lagrat i ett successiv approximations-register, SAR, (70) hos sub-ADC:n (ADC-1,..., ADC-M) och vidarebefordra den valda referensspänningen till en komparatoranordning hos sub- ADC:n (ADC-1,..., ADC-M); kännetecknad av att referensspänningsväljarenheten (45, 45°) har en första och en andra utmatningsterminal (55a, 55”a; 55b, 55”b) operativt kopplade till komparatoranordningen hos sub-ADC:n (ADC-l,...,ADC-M) och innefattar: - ett första brytarlager innefattande ett flertal brytargrupper, varvid varje brytargrupp innefattar ett flertal brytare (120-0,..., 120-15), varje brytare (120-0,..., 120- 15) i en brytargrupp är operativt kopplad till en unik utmatningsterminal av utmatnings- terminalerna (40-0,..., 40-n) hos referensspänningsgenereringsenheten (35, 35°) med en forsta terminal hos brytaren (l20-0,..., 120-15) och till en gemensam nod (125a-d) hos brytargruppen med en andra terminal hos brytaren (120-0,..., 120-15), och brytarna (l20-0,..., 120-15) kopplade till utmatningsterminalerna (40-0,..., 40-n) hos referensspänningsgenereringsenheten (35,35”) som motsvarar X och XmaX+Xmin-X tillhör olika brytargrupper för varje X i området [Xmhh Xmax]; - ett andra brytarlager innefattande, for varje brytargrupp i det första brytarlagret, en brytare (130a, l35a, 140a, 145a) operativt kopplad mellan den gemensamma noden (125a-d) hos brytargruppen och den första utmatningsterminalen (55a, 55'a) hos referensspänningsväljarenheten (45, 45°) och en brytare (l30b,l35b, 10 15 20 25 30 35 28 140b, 145b) operativt kopplad mellan den gemensamma noden (125a-d) hos brytargruppen och den andra utmatningstcrminalen (55b, 55 ”b) hos referens- späriningsvälj arenheten (45, 45°); och av att varje sub-ADC innefattar en styrenhet (60, 607) anordnad att generera styrsignaler for brytama i referensspänningsväljarenheten (45, 45°) hos sub-ADC:n (ADC-1,..., ADC-M) baserat på det digitala talet XSA i SAR:et (70) hos sub-ADC:n (ADC-IW, ADC-M) for att sluta - en första utvald brytare (l20-0,..., 120-15) i det första brytarlagret som är kopplad till utmatningsterrninalen (40-0,..., 40-n) hos referensspänningsgenererings- enheten (35, 35”) som motsvarar XSA; - brytaren (130a, l35a, 140a, 145 a) i det andra brytarlagret som är kopplad mellan den gemensamma noden (125a-d) hos brytargruppen som den första utvalda brytaren (l20-0,..., 120-15) tillhör och den första utmatningsterminalen (55a, 55”a); - en andra utvald brytare (120-0,..., 120-15) i det första brytarlagret som är kopplad till utmatningsterminalen (40-0,..., 40-n) hos referensspänningsgenererings- enheten (35, 35”) som motsvarar Xmax+Xm¿n-XSA; och - brytaren (130a, 135a, 140a, l45a) i det andra brytarlagret som är kopplad mellan den gemensamma noden (125a-d) hos brytargruppen som den andra utvalda brytaren (120-0,..., 120-15) tillhör och den andra utmatningsterminalen (55b, 55”b).
2. PSA-ADC (10) enligt krav 1, varvid antalet brytargrupper i det första brytarlagret hos varje referensspänningsväljarenhet (45, 45°) är två upphöjt till ett heltal.
3. PSA-ADC (10) enligt krav 1 eller 2, varvid antalet brytargrupper i det första brytarlagret hos varje referensspärmingsväljarenhet (45, 45°) är åtminstone fyra.
4. PSA-ADC (10) enligt vilket som helst av de föregående kraven, varvid referensspänningsväljarenheten (45, 45”) innefattar ett eller flera mellanliggande brytarlager av brytare vilka är operativt kopplade mellan det forsta brytarlagret och det andra brytarlagret för att valbart koppla brytare i det första brytarlagret till den motsvarande gemensamma noden (125a-d).
5. PSA-ADC (10) enligt krav 4, varvid varje brytare i ett mellanliggande brytarlager är kopplad med en inmatningsterminal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager. 10 15 20 25 30 35 29
6. PSA-ADC (10) enligt krav 5, varvid varje brytare i nämnda mellanliggande brytarlager är kopplad med en inmatningsterrninal hos brytaren till fyra brytare i nämnda föregående brytarlager.
7. PSA-ADC (10) enligt krav 5, varvid varje brytare i varje mellanliggande brytarlager är kopplad med en inrnatningsterrninal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager.
8. PSA-ADC (10) enligt krav 7, varvid varje brytare i varje mellanliggande brytarlager är kopplad med en inmatningsterrninal hos brytaren till fyra brytare i nämnda föregående brytarlager.
9. PSA-ADC (10) enligt vilket som helst av de föregående kraven, varvid referensspänningsgenereringsenheten (35, 35°) innefattar en motståndskedj a.
10. PSA-ADC (10) enligt vilket som helst av de föregående kraven, varvid SARzet (70) innefattar N bitar; nämnda referensspänningsgenereringsenhet är en grov referensspännings- genereringsenhet (35”) anordnad att generera referensspänningar för bestämning av K mest signifikanta bitar, MSB:ar, av den digitala utsignalen; nämnda referensspänningsvälj arenhet är en grov referensspänningsvälj arenhet (45”) anordnad att välja ut och vidarebefordra referensspånningar för bestämning av de K MSB:ama av den digitala utsignalen; det digitala talet XSA bestäms av de K MSßzarna i SAR:et (70); PSA-ADC:n innefattar en fin referensspänningsgenereringsenhet för bestämning av de N-K minst signifikanta bitarna, LSßzama, av den digitala utsignalen; och varje sub-ADC (ADC-1 ,..., ADC-M) innefattar en fin referensspännings- välj arenhet (245) för bestämning av de N-K LSB:ama av den digitala utsignalen.
11. PSA-ADC (10) enligt krav 10, varvid den fina referensspänningsgenereringsenheten (245) har ett flertal utmatningstenninaler, varvid den fina referensspänningsgenereringsenheten är anordnad att generera en unik referensspänning på var och en av sina utmatningsterminaler, och 10 l5 20 25 30 30 varje referensspänning och motsvarande utmatningsterminal motsvarar ett unikt digitalt tal i området [Xmi,,,LSB, XmmLSBL den fina referensspärmingsväljarenheten (245) har en första och en andra utmatningstenninal (255a, 255b) operativt kopplade till komparatoranordningen hos sub-ADC:n och innefattar: - ett första brytarlager innefattande ett flertal brytargrupper, varvid varje brytargrupp innefattar ett flertal brytare, varje brytare i en brytargrupp är operativt kopplad till en unik utmatningsterrninal av utmatningsterrninalerna hos den fina referensspänningsgenereringsenheten (235) med en första terminal hos brytaren och till en gemensam nod hos brytargruppen med en andra terminal hos brytaren, och brytarna kopplade till utmatningsterrninalerna hos den fina referensspänningsenheten (245) som motsvarar X och XmagLsgJfXmhhLgg-X tillhör olika brytargrupper för varje X i området fxmifrrsß, Xmaxtsßl; - ett andra brytarlager innefattande, för varje brytargrupp i det första brytarlagret, en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den första utmatningsterrninalen (255a) hos den fina referens- spänningsväljarenheten (245) och en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den andra utmatningsterminalen (255b) hos den fina referensspänningsväljarenheten (245); och varje sub-ADC (ADC-1,..., ADC-M) innefattar en ytterligare styrenhet (260) anordnad att generera styrsignaler för brytama i den fina referensspänningsväljarenheten (245) hos sub-ADC:n (ADC-l ,..., ADC-M) baserat på ett digitalt tal XSÅLSB bestämt av de N-K LSB:arna i SAR:et (70) hos sub-ADC:n (ADC-l,..., ADC-M) för att sluta - en första utvald brytare i det första brytarlagret som är kopplad till utmatningsterrninalen hos den fina referensspänningsgenereringsenheten (235) som motsvarar XSALSB; - brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den första utvalda brytaren tillhör och den första utmatningsterrninalen (255a) hos den fina referensspänningsvälj arenheten (245); - en andra utvald brytare i det första brytarlagret som år kopplad till utmatningsterininalen hos den fina referensspänningsgenereringsenheten (235) som motsvarar Xmaxrsß+Xmin,LsB-XsA,tsB; 10 15 20 31 - och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den andra utvalda brytaren tillhör och den andra utmatningsterminalen (255b) hos den fina referensspärmingsvälj arenheten.
12. PSA-ADC enligt krav ll, varvid antalet brytargrupper i det forsta brytarlagret hos varje fin referensspänningsvälj arenhet (245) är två upphöjt till ett heltal.
13. PSA-ADC enligt krav 11 eller 12, varvid antalet brytargrupper i det forsta brytarlagret i varje fin referensspänningsvälj arenhet (245) är åtminstone fyra.
14. PSA-ADC enligt vilket som helst av kraven 10-13, varvid den fina referensspänningsgenereringsenheten (235) innefattar en motståndskedja.
15. Integrerad krets innefattande en PSA-ADC (10) enligt vilket som helst av kraven 1-14.
16. Elektronisk apparat innefattande en PSA-ADC (10) enligt vilket som helst av kraven 1-14.
17. Elektronisk apparat enligt krav 16, varvid den elektroniska apparaten är en televisionsapparat, en bildskärm med flytande kristaller, en datorrnonitor, en digitalkamera, en projektor eller en radiomottagare.
SE0802170A 2008-10-10 2008-10-10 Analog/digital-omvandlare SE533293C2 (sv)

Priority Applications (3)

Application Number Priority Date Filing Date Title
SE0802170A SE533293C2 (sv) 2008-10-10 2008-10-10 Analog/digital-omvandlare
PCT/SE2009/051138 WO2010042051A1 (en) 2008-10-10 2009-10-09 Analog-to-digital converter
US13/122,824 US8456347B2 (en) 2008-10-10 2009-10-09 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0802170A SE533293C2 (sv) 2008-10-10 2008-10-10 Analog/digital-omvandlare

Publications (2)

Publication Number Publication Date
SE0802170A1 true SE0802170A1 (sv) 2010-04-11
SE533293C2 SE533293C2 (sv) 2010-08-17

Family

ID=42100820

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0802170A SE533293C2 (sv) 2008-10-10 2008-10-10 Analog/digital-omvandlare

Country Status (3)

Country Link
US (1) US8456347B2 (sv)
SE (1) SE533293C2 (sv)
WO (1) WO2010042051A1 (sv)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5695439B2 (ja) * 2011-02-18 2015-04-08 ルネサスエレクトロニクス株式会社 半導体装置
US8587464B2 (en) * 2012-01-09 2013-11-19 International Business Machines Corporation Off-line gain calibration in a time-interleaved analog-to-digital converter
TW201348950A (zh) * 2012-05-18 2013-12-01 Hon Hai Prec Ind Co Ltd 主機板偵測裝置及方法
TWI611662B (zh) 2013-03-08 2018-01-11 安娜卡敦設計公司 可組態的時間交錯類比至數位轉換器
TWI605687B (zh) 2013-03-08 2017-11-11 安娜卡敦設計公司 時間交錯類比至數位轉換器之缺陷的估計
TWI605688B (zh) 2013-03-08 2017-11-11 安娜卡敦設計公司 有效率的時間交錯類比至數位轉換器
KR102079829B1 (ko) 2013-04-04 2020-02-21 에스케이하이닉스 주식회사 수신회로
WO2015108463A1 (en) 2014-01-15 2015-07-23 Anacatum Design Ab Cognitive signal converter
WO2015120315A1 (en) * 2014-02-06 2015-08-13 Massachusetts Institute Of Technology Reducing timing-skew errors in time-interleaved adcs
JP2015177374A (ja) * 2014-03-14 2015-10-05 株式会社東芝 Ad変換回路
US9652575B2 (en) * 2014-04-07 2017-05-16 Omnivision Technologies, Inc. Floorplan-optimized stacked image sensor and associated methods
WO2018119143A1 (en) * 2016-12-23 2018-06-28 Avnera Corporation Reference disturbance mitigation in successive approximation register analog to digtal converter
JP7151061B2 (ja) * 2017-03-28 2022-10-12 セイコーエプソン株式会社 故障判定回路、物理量検出装置、電子機器、移動体及び故障判定方法
US9941894B1 (en) 2017-05-04 2018-04-10 Analog Devices Global Multiple string, multiple output digital to analog converter
US10782263B2 (en) 2017-05-04 2020-09-22 Analog Devices Global Systems and methods for determining the condition of a gas sensor
US10075179B1 (en) 2017-08-03 2018-09-11 Analog Devices Global Multiple string, multiple output digital to analog converter
US10848166B1 (en) 2019-12-06 2020-11-24 Analog Devices International Unlimited Company Dual mode data converter
CN113437217A (zh) * 2021-06-18 2021-09-24 重庆吉芯科技有限公司 多晶硅电阻及其制造方法、逐次逼近型模数转换器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
SE500357C2 (sv) * 1992-01-31 1994-06-06 Silicon Construction Sweden Ab Arrangemang för analog/digital-omvandling
SE516156C2 (sv) * 1999-06-23 2001-11-26 Ericsson Telefon Ab L M En parallell analog-till-digitalomvandlare och ett förfarande för att omvandla analoga värden till digitala i parallella, oberoende av varandra utförda processer
JP2002043942A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp A/d変換器
US6424284B1 (en) * 2000-08-31 2002-07-23 Agere Systems Guardian Corp. Baseband receiver including dual port DAC
US6518907B2 (en) * 2000-11-27 2003-02-11 Micron Technology, Inc. System with high-speed A/D converter using multiple successive approximation cells
JP4263050B2 (ja) * 2003-07-28 2009-05-13 株式会社ルネサステクノロジ 逐次比較型a/dコンバータ
DE102004009612B4 (de) * 2004-02-27 2010-11-18 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Verzögerungsabgleich von zeitversetzt arbeitenden Analog-Digital-Wandlern
US6914547B1 (en) * 2004-05-04 2005-07-05 Analog Devices, Inc. Triple resistor string DAC architecture
US7109904B2 (en) * 2004-12-21 2006-09-19 Exar Corporation High speed differential resistive voltage digital-to-analog converter
JP4779875B2 (ja) * 2006-08-24 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
US7868809B2 (en) * 2007-12-21 2011-01-11 International Business Machines Corporation Digital to analog converter having fastpaths
EP2347509B1 (en) * 2008-10-13 2012-12-12 Nxp B.V. An adc
JP5287291B2 (ja) * 2009-01-26 2013-09-11 富士通セミコンダクター株式会社 逐次比較型a/d変換器

Also Published As

Publication number Publication date
US20110248876A1 (en) 2011-10-13
WO2010042051A1 (en) 2010-04-15
US8456347B2 (en) 2013-06-04
SE533293C2 (sv) 2010-08-17

Similar Documents

Publication Publication Date Title
SE0802170A1 (sv) Analog/digital-omvandlare
JP7227265B2 (ja) アナログ-デジタル変換器ステージ
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
EP2624458B1 (en) Successive approximation register analog to digital converter
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
US7199746B1 (en) Method for search and matching of capacitors for a digital to analog converter of an SAR analog to digital converter
US8094056B2 (en) Analog-to-digital converter
US20030184459A1 (en) Devices and methods for calibrating amplifier stages and for compensating for errors in amplifier stages of series-connected components
CN110247658B (zh) 通过动态元素匹配来线性化传递特性的方法
US10505561B2 (en) Method of applying a dither, and analog to digital converter operating in accordance with the method
US10666283B2 (en) Analogue-to-digital converter circuitry comprising capacitive successive-approximation control circuitry
EP0537304A1 (en) Analog to digital converter
Fan et al. High-resolution SAR ADC with enhanced linearity
CN111052612A (zh) 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置
US5739781A (en) Sub-ranging analog-to-digital converter with open-loop differential amplifiers
JP3971663B2 (ja) Ad変換器
US10476513B1 (en) SAR ADC with high linearity
US10784887B2 (en) Voltage-signal generation
Jin et al. A dual-residue pipelined SAR ADC using only zero-crossing signals
Ha et al. A study of 10-bit 2-MS/s Successive Approximation Register ADC with low power in 180nm technology
EP4184794A1 (en) Analog-to-digital converter and method for analog-to-digital conversion
CN114070311B (zh) 模数转换电路及流水线模数转换器
CN111294050B (zh) 高线性度的循续渐近式模拟至数字转换器
González Digital background self-calibration technique for compensating transition offsets in reference-less flash ADCs
Kilic et al. A pipelined speed enhancement technique for CDAC-threshold configuring SAR ADC

Legal Events

Date Code Title Description
NUG Patent has lapsed