KR102079829B1 - 수신회로 - Google Patents

수신회로 Download PDF

Info

Publication number
KR102079829B1
KR102079829B1 KR1020130037081A KR20130037081A KR102079829B1 KR 102079829 B1 KR102079829 B1 KR 102079829B1 KR 1020130037081 A KR1020130037081 A KR 1020130037081A KR 20130037081 A KR20130037081 A KR 20130037081A KR 102079829 B1 KR102079829 B1 KR 102079829B1
Authority
KR
South Korea
Prior art keywords
internal
voltage
reference voltage
unit
signal
Prior art date
Application number
KR1020130037081A
Other languages
English (en)
Other versions
KR20140120776A (ko
Inventor
도창호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130037081A priority Critical patent/KR102079829B1/ko
Priority to US14/024,799 priority patent/US9135960B2/en
Publication of KR20140120776A publication Critical patent/KR20140120776A/ko
Application granted granted Critical
Publication of KR102079829B1 publication Critical patent/KR102079829B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

수신회로는 퓨즈 커팅 여부 또는 테스트모드신호에 응답하여 제1 및 제2 선택신호를 생성하는 선택신호생성부; 외부기준전압에 발생된 정전기를 제거하고, 증폭하여 다수의 내부전압을 생성하고, 상기 제1 및 제2 선택신호에 응답하여 상기 다수의 내부전압으로부터 내부기준전압을 생성하는 내부기준전압생성부; 및 상기 내부기준전압에 응답하여 내부신호를 버퍼링하여 내부회로를 제어하기 위한 제어신호를 생성하는 버퍼부를 포함한다.

Description

수신회로{RECEIVER}
본 발명은 수신회로에 관한 것이다.
일반적으로 반도체장치를 포함하는 집적회로는 외부로부터 기준전압 및 다수의 입력신호를 입력받아 이를 증폭하여 출력하는 수신회로가 구비된다. 수신회로는 입력신호를 기준전압과 비교하여 집적회로에 포함된 내부회로를 제어하기 위한 제어신호를 생성한다. 제어신호는 입력신호와 기준전압의 비교에 따라 논리레벨을 갖는데, 예를 들어, 제어신호의 레벨은 입력신호가 기준전압보다 높은 레벨인 경우 로직하이레벨, 입력신호가 기준전압보다 낮은 레벨인 경우 로직로우레벨로 설정될 수 있다. 수신회로에 입력되는 기준전압은 기설정된 최대레벨(VILmax)과 최소레벨(VILmin)의 중간 레벨로 설정되어야 한다. 그러나, 기준전압의 레벨은 주위환경, 시스템의 파워 노이즈, PCB(Print Circuit Board)의 배선형태 및 패키지의 배선 형태에 따라 과도한 변동이 발생될 수 있다. 기준전압의 레벨이 과도하게 변동하는 경우 수신회로는 입력신호의 위상을 제대로 판단하지 못해 잘못된 논리레벨을 갖는 제어신호를 생성하므로, 내부회로의 동작 오류를 유발한다. 따라서, 집적회로의 오동작을 방지하기 위해서는 기준전압에 발생되는 레벨 변동을 조절하는 방법이 필요하다.
본 발명의 배경기술은 미국 공개 특허 US2011/0248876에 개시되어 있다.
본 발명은 내부기준전압을 안정적으로 입력받을 수 있는 수신회로를 제공한다.
이를 위해 본 발명은 퓨즈 커팅 여부 또는 테스트모드신호에 응답하여 제1 및 제2 선택신호를 생성하는 선택신호생성부; 외부기준전압에 발생된 정전기를 제거하고, 증폭하여 다수의 내부전압을 생성하고, 상기 제1 및 제2 선택신호에 응답하여 상기 다수의 내부전압으로부터 내부기준전압을 생성하는 내부기준전압생성부; 및 상기 내부기준전압에 응답하여 내부신호를 버퍼링하여 내부회로를 제어하기 위한 제어신호를 생성하는 버퍼부를 포함하는 수신회로를 제공한다.
또한, 본 발명은 외부기준전압에 발생된 정전기를 제거하여 제1 내부전압을 생성하는 정전기방전보호부; 상기 제1 내부전압을 증폭하여 적어도 2개 이상의 분배전압들을 생성하고, 제1 선택신호에 응답하여 상기 분배전압들 중 하나를 제2 내부전압으로 출력하는 기준전압제어부; 상기 제2 내부전압을 버퍼링하여 제3 내부전압을 생성하는 단위이득버퍼; 상기 제2 선택신호에 응답하여 상기 제1 내부전압 또는 상기 제3 내부전압을 내부기준전압으로 선택하여 출력하는 선택출력부; 및 상기 내부기준전압에 응답하여 내부신호를 버퍼링하여 내부회로를 제어하기 위한 제어신호를 생성하는 버퍼부를 포함하는 수신회로를 제공한다.
또한, 본 발명은 외부기준전압에 발생된 정전기를 제거하여 제1 내부전압을 생성하는 정전기방전보호부; 상기 제1 내부전압을 증폭하여 적어도 2개 이상의 분배전압들을 생성하고, 제1 선택신호에 응답하여 상기 분배전압들 중 하나를 제2 내부전압으로 출력하는 기준전압제어부; 제2 선택신호에 응답하여 상기 제1 내부전압 또는 상기 제2 내부전압을 제3 내부전압으로 선택하여 출력하는 선택출력부; 상기 제3 내부전압을 버퍼링하여 내부기준전압을 생성하는 단위이득버퍼; 및 상기 내부기준전압에 응답하여 내부신호를 버퍼링하여 내부회로를 제어하기 위한 제어신호를 생성하는 버퍼부를 포함하는 수신회로를 제공한다.
본 발명에 의하면 내부기준전압을 안정적으로 생성할 수 있는 효과가 있다.
또한, 본 발명에 의하면 내부기준전압의 레벨을 트리밍할 수 있는 테스트모드를 제공하여 설계 변경없이 용이하게 내부기준전압의 레벨을 조절할 수 있는 효과가 있다.
또한, 본 발명에 의하면 필터부를 통해 외부기준전압에 포함된 고주파 성분을 제거할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 수신회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 수신회로에 포함된 내부기준전압생성부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 내부기준전압생성부에 포함된 기준전압제어부의 일 실시예에 따른 도면이다.
도 4는 도 1에 도시된 수신회로에 포함된 내부기준전압생성부의 다른 실시예에 따른 구성을 도시한 블럭도이다.
도 5는 도 1에 도시된 수신회로에 포함된 내부기준전압생성부의 또 다른 실시예에 따른 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 내부기준전압생성부에 포함된 필터부의 일 실시예에 따른 회로도이다.
도 7은 도 1에 도시된 수신회로에 포함된 내부기준전압생성부의 또 다른 실시예에 따른 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 수신회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 수신회로는 제1 패드(11), 내부신호생성부(12), 선택신호생성부(13), 제2 패드(14), 내부기준전압생성부(15) 및 버퍼부(16)를 포함한다. 내부신호생성부(12)는 제1 패드(11)를 통해 외부에서 입력되는 외부신호(ESIG)를 입력받아 내부신호(ISIG)를 생성한다. 내부신호생성부(12)는 외부신호(ESIG)를 버퍼링하여 내부신호(ISIG)를 생성하는 버퍼로 구현할 수 있다. 선택신호생성부(13)는 퓨즈(미도시)의 커팅 여부 또는 테스트모드신호(TM<1:3>)에 응답하여 제1 선택신호(SEL<1:4>)및 제2 선택신호(SEL<5:6>)를 생성한다. 선택신호생성부(13)는 테스트모드인에이블신호(TM_EN)가 인에이블되는 경우 테스트모드신호(TM<1:2>)를 디코딩하여 선택적으로 인에이블되는 비트를 포함하는 제1 선택신호(SEL<1:4>)를 생성한다. 또한, 선택신호생성부(13)는 테스트모드신호(TM<3>)에 따라 선택적으로 인에이블되는 비트를 포함하는 제2 선택신호(SEL<5:6>)를 생성한다. 내부기준전압생성부(15)는 제2 패드(14)를 통해 외부에서 입력되는 외부기준전압(EVREF)에 발생된 정전기를 제거한 후 증폭하고, 제1 선택신호(SEL<1:4>)및 제2 선택신호(SEL<5:6>)에 응답하여 레벨이 조절되는 내부기준전압(IVREF)을 생성한다. 버퍼부(16)는 내부기준전압(IVREF)에 응답하여 내부신호(ISIG)를 버퍼링하여 내부회로(미도시)를 제어하기 위한 제어신호(CNT)를 생성한다. 버퍼부(16)는 내부신호(ISIG)가 내부기준전압(IVREF)보다 높은 레벨인 경우 로직하이레벨을 갖는 제어신호(CNT)를 생성하고, 낮은 레벨을 갖는 경우 로직로우레벨을 갖는 제어신호(CNT)를 생성하도록 구현할 수 있다. 제어신호(CNT)의 논리레벨은 실시예에 따라 다르게 설정할 수 있고, 제어신호(CNT)의 제어는 내부회로(미도시)의 종류에 따라 다양하게 설정될 수 있다.
도 2 및 도 3은 내부기준전압생성부(15)의 일 실시예에 따른 도면이다.
도 2에 도시된 바와 같이, 내부기준전압생성부(15)의 일 실시예는 정전기방전보호부(22), 기준전압제어부(23), 단위이득버퍼(24) 및 선택출력부(25)로 구성된다. 정전기방전보호부(22)는 외부기준전압(EVREF)을 입력받아, 외부기준전압(EVREF)에 발생된 정전기를 제거하고 제1 내부전압(VREF1)을 생성한다. 외부기준전압(EVREF)에 정전기가 발생하지 않는 경우 정전기방전보호부(22)는 외부기준전압(EVREF)을 제1 내부전압(VREF1)으로 출력한다. 기준전압제어부(23)는 제1 선택신호(SEL<1:4>)에 응답하여 제1 내부전압(VREF1)을 증폭하여 생성된 다수의 전압 중 하나를 제2 내부전압(VREF2)으로 출력한다. 단위이득버퍼(24)는 제2 내부전압(VREF2)을 버퍼링하여 제3 내부전압(VREF3)으로 출력한다. 선택출력부(25)는 제2 선택신호(SEL<5:6>)에 응답하여 제1 내부전압(VREF1) 또는 제3 내부전압(VREF3)을 내부기준전압(IVREF)으로 선택하여 출력한다.
도 3에 도시된 바와 같이, 기준전압제어부(23)는 전압분배부(232), 전류공급부(233), 전류방출부(234), 신호입력부(235), 구동부(236) 및 기준전압선택부(237)로 구성된다. 전압분배부(232)는 다수의 저항소자들(R21, R22, R23, R24, R25, R26)로 구성되어, 내부노드(nd21)의 전압을 전압분배하여 제1 내지 제4 분배전압(V1, V2, V3, V4)과 입력분배전압(VDIV)을 생성한다. 전류공급부(233)는 커런트미러(current mirror)로 구현되어, 내부노드들(nd22, nd23)에 전류를 공급하는 정전류원으로 동작한다. 전류방출부(234)는 바이어스전압(VBIAS)을 입력받아 내부노드(nd24)로부터 전류를 방출한다. 바이어스전압(VBIAS)의 레벨은 실시예에 따라 다양하게 설정할 수 있다. 신호입력부(235)는 제1 내부전압(VREF1)과 입력분배전압(VDIV)의 레벨을 비교하여 풀업신호(PU)를 생성한다. 좀 더 구체적으로, 신호입력부(235)는 제1 내부전압(VREF1)이 입력분배전압(VDIV)보다 높은 레벨인 경우 로직로우레벨의 풀업신호(PU)를 생성하고, 낮은 레벨인 경우 로직하이레벨의 풀업신호(PU)를 생성한다. 구동부(236)는 로직로우레벨의 풀업신호(PU)가 입력되는 경우 내부노드(nd21)를 전원전압(VDD)으로 구동한다. 기준전압선택부(237)는 제1 선택신호(SEL<1:4>)에 응답하여 제1 내지 제4 분배전압(V1, V2, V3, V4) 중 하나를 제2 내부전압(VREF2)으로 선택하여 출력한다. 예를 들어, 기준전압선택부(237)는 제1 선택신호(SEL<1:4>) 중 SEL<1> 만 로직하이레벨인 경우 제1 분배전압(V1)을 제2 내부전압(VREF2)으로 출력하고, SEL<2> 만 로직하이레벨인 경우 제2 분배전압(V2)을 제2 내부전압(VREF2)으로 출력하며, SEL<3> 만 로직하이레벨인 경우 제3 분배전압(V3)을 제2 내부전압(VREF2)으로 출력하고, SEL<4> 만 로직하이레벨인 경우 제4 분배전압(V4)을 제2 내부전압(VREF2)으로 출력한다. 기준전압제어부(23)는 제1 내부전압(VREF1)을 차등 증폭하고, 제1 선택신호(SEL<1:4>)에 따라 트리밍(trimming)하여 제2 내부전압(VREF2)을 생성한다. 따라서, 기준전압제어부(23)의 차등 증폭 동작에 의해 제1 내부전압(VREF1)에 포함된 정전기 등의 노이즈(noise) 성분이 제거된다. 또한, 기준전압제어부(23)는 기준전압선택부(237)를 구비하여 제1 선택신호(SEL<1:4>)에 응답하여 레벨이 트리밍된 제2 내부전압(VREF2)을 생성한다. 기준전압제어부(23)의 구성을 통해 본 실시예의 수신회로는 노이즈가 제거되어 안정적인 레벨을 갖는 내부기준전압(IVREF)을 생성할 수 있고, 설계 변경없이 용이하게 레벨이 조절되는 내부기준전압(IVREF)을 생성할 수 있다.
도 4는 내부기준전압생성부(15)의 다른 실시예에 따른 도면이다.
도 4에 도시된 바와 같이, 본 실시예에 따른 내부기준전압생성부(15)는 정전기방전보호부(42), 기준전압제어부(43), 선택출력부(44) 및 단위이득버퍼(45)로 구성된다. 정전기방전보호부(42)는 외부기준전압(EVREF)을 입력받아, 외부기준전압(EVREF)에 발생된 정전기를 제거하고 제1 내부전압(VREF1)을 생성한다. 외부기준전압(EVREF)에 정전기가 발생하지 않는 경우 정전기방전보호부(42)는 외부기준전압(EVREF)을 제1 내부전압(VREF1)으로 출력한다. 기준전압제어부(43)는 제1 선택신호(SEL<1:4>)에 응답하여 제1 내부전압(VREF1)을 증폭하여 생성된 다수의 전압 중 하나를 제2 내부전압(VREF2)으로 출력한다. 선택출력부(44)는 제2 선택신호(SEL<5:6>)에 응답하여 제1 내부전압(VREF1) 또는 제2 내부전압(VREF3)을 제3 내부전압(VREF3)으로 선택하여 출력한다. 단위이득버퍼(45)는 제3 내부전압(VREF3)을 버퍼링하여 내부기준전압(IVREF)으로 출력한다. 본 실시예에 따른 내부기준전압생성부(15)는 도 2에 도시된 실시예와 달리 기준전압제어부(43), 선택출력부(44) 및 단위이득버퍼(24)의 순서로 구현된다. 기준전압제어부(43)의 구체적인 구성 및 동작은 도 3에서 도시된 구성과 동일하므로, 자세한 설명은 생략한다.
도 5 및 도 6은 내부기준전압생성부(15)의 또 다른 실시예에 따른 도면이다.
도 5에 도시된 바와 같이, 본 실시예에 따른 내부기준전압생성부(15)는 정전기방전보호부(52), 필터부(53), 기준전압제어부(54), 단위이득버퍼(55) 및 선택출력부(56)로 구성된다. 정전기방전보호부(52)는 외부기준전압(EVREF)을 입력받아, 외부기준전압(EVREF)에 발생된 정전기를 제거하고 제1 내부전압(VREF1)을 생성한다. 외부기준전압(EVREF)에 정전기가 발생하지 않는 경우 정전기방전보호부(52)는 외부기준전압(EVREF)을 제1 내부전압(VREF1)으로 출력한다. 필터부(53)는 제1 내부전압(VREF1)의 주파수를 필터링하여 제2 내부전압(VREF2)을 생성한다. 기준전압제어부(54)는 제1 선택신호(SEL<1:4>)에 응답하여 제2 내부전압(VREF2)을 증폭하여 생성된 다수의 전압 중 하나를 제3 내부전압(VREF3)으로 출력한다. 단위이득버퍼(55)는 제3 내부전압(VREF3)을 버퍼링하여 제4 내부전압(VREF4)으로 출력한다. 선택출력부(56)는 제2 선택신호(SEL<5:6>)에 응답하여 제2 내부전압(VREF2) 또는 제4 내부전압(VREF4)을 내부기준전압(IVREF)으로 선택하여 출력한다. 본 실시예에 따른 내부기준전압생성부(15)는 도 2에 도시된 실시예와 달리 필터부(53)를 더 포함하여 원하는 주파수 성분만을 필터링하여 내부기준전압(IVREF)을 생성할 수 있다. 기준전압제어부(54)의 구체적인 구성 및 동작은 도 3에서 도시된 구성과 동일하므로, 자세한 설명은 생략한다.
도 6에 도시된 바와 같이, 필터부(53)는 저항부(521), 노드(nd51)과 접지전압(VSS)에 연결된 커패시터(522) 및 노드(nd51)과 전원전압(VDD)에 연결된 커패시터(523)으로 구현된다. 이와 같이 구성된 필터부(53)는 저항부(521)의 저항성분과 커패시터들(522, 523)의 커패시턴스 성분에 의해 RC 필터로 동작하므로, 제1 내부전압(VREF1)에 포함된 고주파 성분을 필터링하여 제거할 수 있다.
도 7은 내부기준전압생성부(15)의 또 다른 실시예에 따른 도면이다.
도 7에 도시된 바와 같이, 본 실시예에 따른 내부기준전압생성부(15)는 정전기방전보호부(72), 필터부(73), 기준전압제어부(74), 선택출력부(75) 및 단위이득버퍼(76)로 구성된다. 정전기방전보호부(72)는 외부신호(ESIG)를 입력받아, 외부신호(ESIG)에 발생된 정전기를 제거하고 제1 내부전압(VREF1)을 생성한다. 외부신호(ESIG)에 정전기가 발생하지 않는 경우 정전기방전보호부(72)는 외부신호(ESIG)를 제1 내부전압(VREF1)으로 출력한다. 필터부(73)는 제1 내부전압(VREF1)의 주파수를 필터링하여 제2 내부전압(VREF2)을 생성한다. 기준전압제어부(74)는 제1 선택신호(SEL<1:4>)에 응답하여 제2 내부전압(VREF2)을 증폭하여 생성된 다수의 전압 중 하나를 제3 내부전압(VREF3)으로 출력한다. 선택출력부(75)는 제2 선택신호(SEL<5:6>)에 응답하여 제2 내부전압(VREF2) 또는 제3 내부전압(VREF3)을 제4 내부전압(VREF4)으로 선택하여 출력한다. 단위이득버퍼(76)는 제4 내부전압(VREF4)을 버퍼링하여 내부기준전압(IVREF)으로 출력한다. 본 실시예에 따른 내부기준전압생성부(15)는 도 4에 도시된 실시예와 달리 필터부(73)를 더 포함하여 원하는 주파수 성분만을 필터링하여 내부기준전압(IVREF)을 생성할 수 있다. 기준전압제어부(74)의 구체적인 구성 및 동작은 도 3에서 도시된 구성과 동일하므로, 자세한 설명은 생략한다.
이상 살펴본 바와 같이, 본 실시예에 따른 수신회로는 내부기준전압생성부(15)를 통해 차등 증폭 동작 및 버퍼링 동작을 수행하여 정전기 등의 노이즈가 제거되고, 안정적인 레벨을 갖는 내부기준전압(IVREF)을 생성한다. 또한, 본 실시예에 따른 수신회로는 내부기준전압(IVREF)의 레벨을 트리밍할 수 있는 테스트모드를 제공하여 설계 변경없이 용이하게 내부기준전압(IVREF)의 레벨을 조절할 수 있다. 또한, 본 실시예에 따른 수신회로는 필터링 동작 의해 고주파 성분 등이 제거되어 안정적인 내부기준전압(IVREF)을 생성할 수 있다.
11: 제1 패드 12: 내부신호생성부
13: 선택신호생성부 14: 제2 패드
15: 내부기준전압생성부 16: 버퍼부
22: 정전기방전보호부 23: 기준전압제어부
24: 단위이득버퍼 25: 선택출력부
232: 전압분배부 233: 전류공급부
234: 전류방출부 235: 신호입력부
236: 구동부 237: 기준전압선택부

Claims (20)

  1. 퓨즈 커팅 여부 또는 테스트모드신호에 응답하여 제1 및 제2 선택신호를 생성하는 선택신호생성부;
    외부기준전압에 발생된 정전기를 제거하고, 증폭하여 제1 내부전압 및 제2 내부전압을 생성하고, 상기 제1 및 제2 선택신호에 응답하여 상기 제1 내부전압 및 상기 제2 내부전압으로부터 내부기준전압을 생성하는 내부기준전압생성부; 및
    상기 내부기준전압에 응답하여 내부신호를 버퍼링하여 내부회로를 제어하기 위한 제어신호를 생성하는 버퍼부를 포함하되,
    상기 내부기준전압생성부는 상기 제1 내부전압을 증폭하여 적어도 2개 이상의 분배전압들을 생성하고, 상기 제1 선택신호에 응답하여 상기 분배전압들 중 하나를 제2 내부전압으로 출력하는 기준전압제어부, 상기 제2 내부전압을 버퍼링하여 제3 내부전압을 생성하는 단위이득버퍼; 및 상기 제2 선택신호에 응답하여 상기 제1 내부전압 또는 상기 제3 내부전압을 상기 내부기준전압으로 선택하여 출력하는 선택출력부를 포함하는 수신회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 선택신호생성부는 테스트모드에 진입하는 경우 상기 테스트모드신호를 디코딩하여 상기 제1 및 제2 선택신호를 생성하고, 상기 테스트모드가 종료되는 경우 상기 퓨즈의 커팅여부를 조절하여 상기 제1 및 제2 선택신호를 생성하는 수신회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 내부기준전압생성부는
    상기 외부기준전압에 발생된 정전기를 제거하여 제1 내부전압을 생성하는 정전기방전보호부를 더 포함하는 수신회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 기준전압제어부는
    내부노드의 전압을 전압분배하여 상기 분배전압들 및 입력분배전압을 생성하는 전압분배부;
    상기 입력분배전압과 상기 제1 내부전압의 비교 결과에 따라 생성된 풀업신호에 응답하여 상기 내부노드를 구동하는 구동부; 및
    상기 제1 선택신호에 응답하여 상기 분배전압들 중 하나를 상기 제2 내부전압으로 선택하는 기준전압선택부를 포함하는 수신회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 기준전압제어부는
    상기 입력분배전압과 상기 제1 내부전압을 입력받아 상기 풀업신호를 생성하는 신호입력부;
    상기 신호입력부에 전류를 공급하는 전류공급부; 및
    상기 신호입력부로부터 전류를 방출하는 전류방출부를 더 포함하는 수신회로.
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서, 상기 내부기준전압생성부는
    상기 제2 선택신호에 응답하여 상기 제1 내부전압 또는 상기 제2 내부전압을 제3 내부전압으로 선택하여 출력하는 선택출력부; 및
    상기 제3 내부전압을 버퍼링하여 상기 내부기준전압을 생성하는 단위이득버퍼를 더 포함하는 수신회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 내부기준전압생성부는
    상기 외부기준전압에 발생된 정전기를 제거하여 제1 내부전압을 생성하는 정전기방전보호부;
    상기 제1 내부전압의 주파수를 필터링하여 제2 내부전압을 생성하는 필터부; 및
    상기 제2 내부전압을 증폭하여 적어도 2개 이상의 분배전압들을 생성하고, 상기 제1 선택신호에 응답하여 상기 분배전압들 중 하나를 제3 내부전압으로 출력하는 기준전압제어부를 포함하는 수신회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 필터부는 상기 제1 내부전압에 포함된 고주파 성분을 필터링하여 상기 제2 내부전압을 생성하는 수신회로.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 기준전압제어부는
    내부노드의 전압을 전압분배하여 상기 분배전압들 및 입력분배전압을 생성하는 전압분배부;
    상기 입력분배전압과 상기 제2 내부전압의 비교 결과에 따라 생성된 풀업신호에 응답하여 상기 내부노드를 구동하는 구동부; 및
    상기 제1 선택신호에 응답하여 상기 내부전압들 중 하나를 상기 제3 내부전압으로 선택하는 기준전압선택부를 포함하는 수신회로.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 기준전압제어부는
    상기 분배전압과 상기 제2 내부전압을 입력받아 상기 풀업신호를 생성하는 신호입력부;
    상기 신호입력부에 전류를 공급하는 전류공급부; 및
    상기 신호입력부로부터 전류를 방출하는 전류방출부를 더 포함하는 수신회로.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 내부기준전압생성부는
    상기 제3 내부전압을 버퍼링하여 제4 내부전압을 생성하는 단위이득버퍼; 및
    상기 제2 선택신호에 응답하여 상기 제2 내부전압 또는 상기 제4 내부전압을 상기 내부기준전압으로 선택하여 출력하는 선택출력부를 더 포함하는 수신회로.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 내부기준전압생성부는
    상기 제2 선택신호에 응답하여 상기 제2 내부전압 또는 상기 제3 내부전압을 제4 내부전압으로 선택하여 출력하는 선택출력부; 및
    상기 제4 내부전압을 버퍼링하여 상기 내부기준전압을 생성하는 단위이득버퍼를 더 포함하는 수신회로.
  14. 외부기준전압에 발생된 정전기를 제거하여 제1 내부전압을 생성하는 정전기방전보호부;
    상기 제1 내부전압을 증폭하여 적어도 2개 이상의 분배전압들을 생성하고, 제1 선택신호에 응답하여 상기 분배전압들 중 하나를 제2 내부전압으로 출력하는 기준전압제어부;
    상기 제2 내부전압을 버퍼링하여 제3 내부전압을 생성하는 단위이득버퍼;
    제2 선택신호에 응답하여 상기 제1 내부전압 또는 상기 제3 내부전압을 내부기준전압으로 선택하여 출력하는 선택출력부; 및
    상기 내부기준전압에 응답하여 내부신호를 버퍼링하여 내부회로를 제어하기 위한 제어신호를 생성하는 버퍼부를 포함하는 수신회로.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서, 상기 기준전압제어부는
    내부노드의 전압을 전압분배하여 상기 분배전압들 및 입력분배전압을 생성하는 전압분배부;
    상기 입력분배전압과 상기 제1 내부전압의 비교 결과에 따라 생성된 풀업신호에 응답하여 상기 내부노드를 구동하는 구동부; 및
    상기 제1 선택신호에 응답하여 상기 내부전압들 중 하나를 상기 제2 내부전압으로 선택하는 기준전압선택부를 포함하는 수신회로.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서, 상기 제1 내부전압에 포함된 고주파 성분을 필터링하는 필터부를 더 포함하는 수신회로.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서, 상기 제1 및 제2 선택신호는 테스트모드에 진입하는 경우 테스트모드신호를 디코딩하여 생성되고, 상기 테스트모드가 종료되는 경우 퓨즈의 커팅여부를 조절하여 생성되는 수신회로.
  18. 외부기준전압에 발생된 정전기를 제거하여 제1 내부전압을 생성하는 정전기방전보호부;
    상기 제1 내부전압을 증폭하여 적어도 2개 이상의 분배전압들을 생성하고, 제1 선택신호에 응답하여 상기 분배전압들 중 하나를 제2 내부전압으로 출력하는 기준전압제어부;
    제2 선택신호에 응답하여 상기 제1 내부전압 또는 상기 제2 내부전압을 제3 내부전압으로 선택하여 출력하는 선택출력부;
    상기 제3 내부전압을 버퍼링하여 내부기준전압을 생성하는 단위이득버퍼; 및
    상기 내부기준전압에 응답하여 내부신호를 버퍼링하여 내부회로를 제어하기 위한 제어신호를 생성하는 버퍼부를 포함하는 수신회로.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서, 상기 기준전압제어부는
    내부노드의 전압을 전압분배하여 상기 분배전압들 및 입력분배전압을 생성하는 전압분배부;
    상기 입력분배전압과 상기 제1 내부전압의 비교 결과에 따라 생성된 풀업신호에 응답하여 상기 내부노드를 구동하는 구동부; 및
    상기 제1 선택신호에 응답하여 상기 분배전압들 중 하나를 상기 제2 내부전압으로 선택하는 기준전압선택부를 포함하는 수신회로.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서, 상기 제1 내부전압에 포함된 고주파 성분을 필터링하는 필터부를 더 포함하는 수신회로.
KR1020130037081A 2013-04-04 2013-04-04 수신회로 KR102079829B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130037081A KR102079829B1 (ko) 2013-04-04 2013-04-04 수신회로
US14/024,799 US9135960B2 (en) 2013-04-04 2013-09-12 Signal receiver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130037081A KR102079829B1 (ko) 2013-04-04 2013-04-04 수신회로

Publications (2)

Publication Number Publication Date
KR20140120776A KR20140120776A (ko) 2014-10-14
KR102079829B1 true KR102079829B1 (ko) 2020-02-21

Family

ID=51654013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130037081A KR102079829B1 (ko) 2013-04-04 2013-04-04 수신회로

Country Status (2)

Country Link
US (1) US9135960B2 (ko)
KR (1) KR102079829B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170176B2 (en) * 2016-11-09 2019-01-01 SK Hynix Inc. Apparatus and methods for generating reference voltages for input buffers of a memory device
US11894866B2 (en) 2022-03-09 2024-02-06 Apple Inc. Split input amplifier for protection from DC offset

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045796A1 (en) * 2007-08-13 2009-02-19 Hynix Semiconductor, Inc. Semiconductor integrated circuit
KR100933810B1 (ko) * 2008-07-09 2009-12-24 주식회사 하이닉스반도체 반도체 소자
JP2012033972A (ja) 2011-11-04 2012-02-16 Renesas Electronics Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728557B1 (ko) 2005-11-29 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 버퍼
SE533293C2 (sv) 2008-10-10 2010-08-17 Zoran Corp Analog/digital-omvandlare
KR101212777B1 (ko) * 2011-04-27 2012-12-14 에스케이하이닉스 주식회사 반도체 집적회로의 테스트 회로 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045796A1 (en) * 2007-08-13 2009-02-19 Hynix Semiconductor, Inc. Semiconductor integrated circuit
KR100933810B1 (ko) * 2008-07-09 2009-12-24 주식회사 하이닉스반도체 반도체 소자
JP2012033972A (ja) 2011-11-04 2012-02-16 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US9135960B2 (en) 2015-09-15
US20140300392A1 (en) 2014-10-09
KR20140120776A (ko) 2014-10-14

Similar Documents

Publication Publication Date Title
US9013222B2 (en) Equalizer circuit and receiver circuit including the same
JP6415785B2 (ja) バースト光受信器
US9148098B2 (en) Differential amplifier circuit
CN108694962B (zh) 放大器及使用其的半导体装置
JP2011146904A (ja) 受信回路
JP2006340266A (ja) 差動信号伝送回路および差動信号伝送装置
KR102079829B1 (ko) 수신회로
US20170338780A1 (en) Systems and methods to control transimpedance amplifier
US9432006B2 (en) Buffer circuit and system having the same
JP2009071799A (ja) バッファ回路
JP5806972B2 (ja) 出力ドライバ回路
US20170170836A1 (en) Voltage Controlled Oscillator and Phase Locked Loop Comprising the Same
JP4814747B2 (ja) 定電圧回路
US10396767B2 (en) Semiconductor device
JP2008004987A (ja) 信号増幅回路
KR101124042B1 (ko) 다출력 전원 공급 장치
JP4630794B2 (ja) 無線送信回路
JP2008193191A (ja) 増幅回路、ａｇｃ回路、およびｒｆ受信装置
JP2006195894A (ja) 半導体装置
JP6254010B2 (ja) 電圧レギュレータ
KR102317536B1 (ko) 반도체장치 및 반도체시스템
US20140368256A1 (en) Semiconductor systems
US20110169542A1 (en) Delay circuit of semiconductor memory apparatus and method for delaying
KR101541972B1 (ko) 광통신 수신기, 이에 사용되는 과전류 보상 회로 및 칩
JP2021114325A (ja) 半導体装置、電池監視システム、及び基準電圧生成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right