JP2002043942A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JP2002043942A JP2002043942A JP2000222655A JP2000222655A JP2002043942A JP 2002043942 A JP2002043942 A JP 2002043942A JP 2000222655 A JP2000222655 A JP 2000222655A JP 2000222655 A JP2000222655 A JP 2000222655A JP 2002043942 A JP2002043942 A JP 2002043942A
- Authority
- JP
- Japan
- Prior art keywords
- input
- conversion
- voltage
- register
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄ入力に切り換える際のノイズを軽減
し、Ａ／Ｄ変換の精度を向上させることができるＡ／Ｄ
変換器を得る。 【解決手段】 Ａ／Ｄ入力のそれぞれに対応して用意さ
れた複数のＡ／Ｄレジスタ１６，１７を逐次近似レジス
タ７に持たせ、Ａ／Ｄ変換するＡ／Ｄ入力に対応するＡ
／Ｄレジスタが保持している値に基づいた電圧で、比較
器６内のコンデンサ１をあらかじめ充電した後、当該Ａ
／Ｄ入力のＡ／Ｄ変換を開始する。
し、Ａ／Ｄ変換の精度を向上させることができるＡ／Ｄ
変換器を得る。 【解決手段】 Ａ／Ｄ入力のそれぞれに対応して用意さ
れた複数のＡ／Ｄレジスタ１６，１７を逐次近似レジス
タ７に持たせ、Ａ／Ｄ変換するＡ／Ｄ入力に対応するＡ
／Ｄレジスタが保持している値に基づいた電圧で、比較
器６内のコンデンサ１をあらかじめ充電した後、当該Ａ
／Ｄ入力のＡ／Ｄ変換を開始する。
Description
【０００１】
【発明の属する技術分野】この発明は、シングルチップ
マイクロコンピュータなどに内蔵されるＡ／Ｄ変換器に
関するものである。
マイクロコンピュータなどに内蔵されるＡ／Ｄ変換器に
関するものである。
【０００２】
【従来の技術】図９は従来の逐次変換方式によるＡ／Ｄ
変換器を示すブロック図である。図において、１はコン
デンサ、２はこのコンデンサ１に直列に接続されたイン
バータ、３，４，５はコンデンサ１の充放電を制御する
スイッチであり、６はそれらによって構成された比較器
である。７はこの比較器６の出力を逐次保持してゆく逐
次近似レジスタである。８は直列接続された複数の抵抗
器で基準電圧ＶＲＥＦを分圧し、各種比較電圧を生成す
るラダー抵抗、９はこのラダー抵抗８で生成された比較
電圧の選択をおこなうデコーダであり、これらは逐次近
似レジスタ７のディジタルデータをアナログ電圧に変換
するＤ／Ａ変換器として機能している。１０は第１のＡ
／Ｄ入力が入力される入力端子、１１は第２のＡ／Ｄ入
力が入力される入力端子であり、１２，１３はそれらＡ
／Ｄ入力を切り換えるためのスイッチ、１４はこれらス
イッチ１２，１３による入力切り換え回路である。１５
は上記比較器６、逐次近似レジスタ７、入力切り換え回
路１４を制御するＡ／Ｄ制御回路である。
変換器を示すブロック図である。図において、１はコン
デンサ、２はこのコンデンサ１に直列に接続されたイン
バータ、３，４，５はコンデンサ１の充放電を制御する
スイッチであり、６はそれらによって構成された比較器
である。７はこの比較器６の出力を逐次保持してゆく逐
次近似レジスタである。８は直列接続された複数の抵抗
器で基準電圧ＶＲＥＦを分圧し、各種比較電圧を生成す
るラダー抵抗、９はこのラダー抵抗８で生成された比較
電圧の選択をおこなうデコーダであり、これらは逐次近
似レジスタ７のディジタルデータをアナログ電圧に変換
するＤ／Ａ変換器として機能している。１０は第１のＡ
／Ｄ入力が入力される入力端子、１１は第２のＡ／Ｄ入
力が入力される入力端子であり、１２，１３はそれらＡ
／Ｄ入力を切り換えるためのスイッチ、１４はこれらス
イッチ１２，１３による入力切り換え回路である。１５
は上記比較器６、逐次近似レジスタ７、入力切り換え回
路１４を制御するＡ／Ｄ制御回路である。
【０００３】次に動作について説明する。サンプルモー
ドにおいてまず、入力切り換え回路１４をＡ／Ｄ制御回
路１５で制御し、そのスイッチ１２をＯＮ、スイッチ１
３をＯＦＦとして、入力端子１０に印加される第１のＡ
／Ｄ入力でコンデンサ１の充電をおこなう。その時、比
較回路６のスイッチ４はＯＦＦ、スイッチ５，３はＯＮ
となっている。次にホールドモードに移行し、スイッチ
１２をＯＦＦにして第１のＡ／Ｄ入力を切り離し、コン
デンサ１の充電電圧を一定時間保持する。この一定時間
の間に、比較器６はスイッチ４をＯＮ、スイッチ５，３
をＯＦＦとしてデコーダ９からの比較電圧を取り込み、
それをコンデンサ１の充電電圧と比較する。この比較電
圧を逐次変化させながら、入力端子１０に入力された第
１のＡ／Ｄ入力の初回のＡ／Ｄ変換をおこなう。
ドにおいてまず、入力切り換え回路１４をＡ／Ｄ制御回
路１５で制御し、そのスイッチ１２をＯＮ、スイッチ１
３をＯＦＦとして、入力端子１０に印加される第１のＡ
／Ｄ入力でコンデンサ１の充電をおこなう。その時、比
較回路６のスイッチ４はＯＦＦ、スイッチ５，３はＯＮ
となっている。次にホールドモードに移行し、スイッチ
１２をＯＦＦにして第１のＡ／Ｄ入力を切り離し、コン
デンサ１の充電電圧を一定時間保持する。この一定時間
の間に、比較器６はスイッチ４をＯＮ、スイッチ５，３
をＯＦＦとしてデコーダ９からの比較電圧を取り込み、
それをコンデンサ１の充電電圧と比較する。この比較電
圧を逐次変化させながら、入力端子１０に入力された第
１のＡ／Ｄ入力の初回のＡ／Ｄ変換をおこなう。
【０００４】この第１のＡ／Ｄ入力のＡ／Ｄ変換が終わ
ると、比較回路６のスイッチ４をＯＦＦ、スイッチ５，
３をＯＮとし、入力切り換え回路１４のスイッチ１２を
ＯＦＦ、スイッチ１３をＯＮとして、入力端子１１に印
加される第２のＡ／Ｄ入力でコンデンサ１を充電する。
次にスイッチ１３をＯＦＦにして第２のＡ／Ｄ入力を切
り離し、コンデンサ１の充電電圧を一定時間保持する。
その間に、比較器６のスイッチ４をＯＮ、スイッチ５，
３をＯＦＦとしてデコーダ９から取り込んだ比較電圧を
コンデンサ１の充電電圧と比較する。これによって入力
端子１１に入力された第２のＡ／Ｄ入力の初回のＡ／Ｄ
変換をおこなう。
ると、比較回路６のスイッチ４をＯＦＦ、スイッチ５，
３をＯＮとし、入力切り換え回路１４のスイッチ１２を
ＯＦＦ、スイッチ１３をＯＮとして、入力端子１１に印
加される第２のＡ／Ｄ入力でコンデンサ１を充電する。
次にスイッチ１３をＯＦＦにして第２のＡ／Ｄ入力を切
り離し、コンデンサ１の充電電圧を一定時間保持する。
その間に、比較器６のスイッチ４をＯＮ、スイッチ５，
３をＯＦＦとしてデコーダ９から取り込んだ比較電圧を
コンデンサ１の充電電圧と比較する。これによって入力
端子１１に入力された第２のＡ／Ｄ入力の初回のＡ／Ｄ
変換をおこなう。
【０００５】以下同様にして、入力切り換え回路１４の
各スイッチ１２，１３、および比較器６の各スイッチ
４，５，３を順次切り換えることにより、第１のＡ／Ｄ
入力と第２のＡ／Ｄ入力とを交互にサンプルアンドホー
ルドし、それら第１のＡ／Ｄ入力と第２のＡ／Ｄ入力の
２回目以降のＡ／Ｄ変換を実行してゆく。このようにし
て、スキャンモードにおける複数のＡ／Ｄ入力を、１つ
のＡ／Ｄ変換器によって時分割でディジタルデータに変
換している。
各スイッチ１２，１３、および比較器６の各スイッチ
４，５，３を順次切り換えることにより、第１のＡ／Ｄ
入力と第２のＡ／Ｄ入力とを交互にサンプルアンドホー
ルドし、それら第１のＡ／Ｄ入力と第２のＡ／Ｄ入力の
２回目以降のＡ／Ｄ変換を実行してゆく。このようにし
て、スキャンモードにおける複数のＡ／Ｄ入力を、１つ
のＡ／Ｄ変換器によって時分割でディジタルデータに変
換している。
【０００６】なお、このような従来のＡ／Ｄ変換器に関
連する記載のある文献としては、例えば、特開平４−７
９１４号公報、特開平１０−１４５１９６号公報、特開
昭５８−１２４２４号公報などがある。
連する記載のある文献としては、例えば、特開平４−７
９１４号公報、特開平１０−１４５１９６号公報、特開
昭５８−１２４２４号公報などがある。
【０００７】
【発明が解決しようとする課題】従来のＡ／Ｄ変換器は
以上のように構成されているので、シングルチップマイ
クロコンピュータに内蔵されたＡ／Ｄ変換器では、スキ
ャンモードにおけるサンプルアンドホールド機能使用時
に、入力端子１０からの第１のＡ／Ｄ入力を入力端子１
１からの第２のＡ／Ｄ入力に切り換える時、コンデンサ
１に充電されている電荷が入力端子１１へのラインに放
電されるため、入力切り換え回路１４と比較器６のスイ
ッチ５を接続しているラインにノイズがのり、Ａ／Ｄ変
換時の変換精度が悪くなるという課題があった。
以上のように構成されているので、シングルチップマイ
クロコンピュータに内蔵されたＡ／Ｄ変換器では、スキ
ャンモードにおけるサンプルアンドホールド機能使用時
に、入力端子１０からの第１のＡ／Ｄ入力を入力端子１
１からの第２のＡ／Ｄ入力に切り換える時、コンデンサ
１に充電されている電荷が入力端子１１へのラインに放
電されるため、入力切り換え回路１４と比較器６のスイ
ッチ５を接続しているラインにノイズがのり、Ａ／Ｄ変
換時の変換精度が悪くなるという課題があった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、第１のＡ／Ｄ入力を第２のＡ／Ｄ
入力に切り換える際のノイズを軽減し、Ａ／Ｄ変換の精
度を向上させることができるＡ／Ｄ変換器を得ることを
目的とする。
めになされたもので、第１のＡ／Ｄ入力を第２のＡ／Ｄ
入力に切り換える際のノイズを軽減し、Ａ／Ｄ変換の精
度を向上させることができるＡ／Ｄ変換器を得ることを
目的とする。
【０００９】
【課題を解決するための手段】この発明に係るＡ／Ｄ変
換器は、逐次近似レジスタにＡ／Ｄ入力のそれぞれに対
応して用意された複数のＡ／Ｄレジスタを持たせ、比較
器内のコンデンサを、Ａ／Ｄ変換するＡ／Ｄ入力に対応
するＡ／Ｄレジスタが保持している値に基づいた電圧で
一旦充電した後、当該Ａ／Ｄ入力のＡ／Ｄ変換を制御す
るようにしたものである。
換器は、逐次近似レジスタにＡ／Ｄ入力のそれぞれに対
応して用意された複数のＡ／Ｄレジスタを持たせ、比較
器内のコンデンサを、Ａ／Ｄ変換するＡ／Ｄ入力に対応
するＡ／Ｄレジスタが保持している値に基づいた電圧で
一旦充電した後、当該Ａ／Ｄ入力のＡ／Ｄ変換を制御す
るようにしたものである。
【００１０】この発明に係るＡ／Ｄ変換器は、対応する
Ａ／Ｄレジスタが保持している前回のＡ／Ｄ変換値に対
応した電圧で比較器内のコンデンサを一旦充電した後、
そのＡ／Ｄ入力の今回のＡ／Ｄ変換をおこなうようにし
たものである。
Ａ／Ｄレジスタが保持している前回のＡ／Ｄ変換値に対
応した電圧で比較器内のコンデンサを一旦充電した後、
そのＡ／Ｄ入力の今回のＡ／Ｄ変換をおこなうようにし
たものである。
【００１１】この発明に係るＡ／Ｄ変換器は、Ａ／Ｄレ
ジスタが保持している値に応じた基準電圧の１／２の電
圧で比較器内のコンデンサを一旦充電した後、そのＡ／
Ｄ入力の初回のＡ／Ｄ変換をおこなうようにしたもので
ある。
ジスタが保持している値に応じた基準電圧の１／２の電
圧で比較器内のコンデンサを一旦充電した後、そのＡ／
Ｄ入力の初回のＡ／Ｄ変換をおこなうようにしたもので
ある。
【００１２】この発明に係るＡ／Ｄ変換器は、比較器内
のコンデンサ充電の際、寄生容量の充電もおこなうよう
にしたものである。
のコンデンサ充電の際、寄生容量の充電もおこなうよう
にしたものである。
【００１３】この発明に係るＡ／Ｄ変換器は、Ａ／Ｄ入
力の電圧で比較器内のコンデンサを充電した後、所定の
時間が経過してから、そのＡ／Ｄ入力のＡ／Ｄ変換を開
始するようにしたものである。
力の電圧で比較器内のコンデンサを充電した後、所定の
時間が経過してから、そのＡ／Ｄ入力のＡ／Ｄ変換を開
始するようにしたものである。
【００１４】この発明に係るＡ／Ｄ変換器は、時間調整
レジスタを用意し、Ａ／Ｄ変換を開始するまでの所定の
時間を、その時間調整レジスタにセットするようにした
ものである。
レジスタを用意し、Ａ／Ｄ変換を開始するまでの所定の
時間を、その時間調整レジスタにセットするようにした
ものである。
【００１５】この発明に係るＡ／Ｄ変換器は、Ａ／Ｄ入
力のＡ／Ｄ変換を、寄生容量の充電後に開始するように
したものである。
力のＡ／Ｄ変換を、寄生容量の充電後に開始するように
したものである。
【００１６】この発明に係るＡ／Ｄ変換器は、配線切り
換えレジスタにセットされたデータに従って各スイッチ
の制御を行い、それによって決定される配線をあらかじ
め充電した後にＡ／Ｄ変換を開始するようにしたもであ
る。
換えレジスタにセットされたデータに従って各スイッチ
の制御を行い、それによって決定される配線をあらかじ
め充電した後にＡ／Ｄ変換を開始するようにしたもであ
る。
【００１７】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による逐
次変換方式のＡ／Ｄ変換器を示すブロック図である。図
において、１はコンデンサであり、２はこのコンデンサ
１に直列に接続されたインバータである。３はこのイン
バータ２の出力と入力とを接続するスイッチであり、
４，５はコンデンサ１の入力を切り換えるためのスイッ
チである。このスイッチ４，５とコンデンサ１とはライ
ンＬ１によって互いに接続されている。６はこれらコン
デンサ１、インバータ２、スイッチ３〜５によって構成
され、比較電圧とＡ／Ｄ変換するアナログ信号（Ａ／Ｄ
入力）とを比較するチョッパ形の比較器である。
説明する。 実施の形態１．図１はこの発明の実施の形態１による逐
次変換方式のＡ／Ｄ変換器を示すブロック図である。図
において、１はコンデンサであり、２はこのコンデンサ
１に直列に接続されたインバータである。３はこのイン
バータ２の出力と入力とを接続するスイッチであり、
４，５はコンデンサ１の入力を切り換えるためのスイッ
チである。このスイッチ４，５とコンデンサ１とはライ
ンＬ１によって互いに接続されている。６はこれらコン
デンサ１、インバータ２、スイッチ３〜５によって構成
され、比較電圧とＡ／Ｄ変換するアナログ信号（Ａ／Ｄ
入力）とを比較するチョッパ形の比較器である。
【００１８】７はこの比較器６からラインＬ２を介して
送られてくるデータを保持し、そのデータによって後述
するデコーダの制御をおこなう逐次近似レジスタであ
る。８は直列接続された抵抗器にて形成され、その一端
がアースに、他端が基準電圧ＶＲＥＦに接続され、その
基準電圧ＶＲＥＦを分圧して、比較器６への複数の比較
電圧を生成するラダー抵抗である。９はこのラダー抵抗
８の生成した比較電圧より、逐次近似レジスタ７の出力
値に対応した１つを選択して出力するデコーダである。
これらラダー抵抗８およびデコーダ９は、逐次近似レジ
スタ７の保持しているディジタルデータをアナログ電圧
に変換するＤ／Ａ変換器として機能している。なお、こ
のデコーダ９より出力される比較電圧は、ラインＬ３に
よって比較器６のスイッチ４に入力されている。
送られてくるデータを保持し、そのデータによって後述
するデコーダの制御をおこなう逐次近似レジスタであ
る。８は直列接続された抵抗器にて形成され、その一端
がアースに、他端が基準電圧ＶＲＥＦに接続され、その
基準電圧ＶＲＥＦを分圧して、比較器６への複数の比較
電圧を生成するラダー抵抗である。９はこのラダー抵抗
８の生成した比較電圧より、逐次近似レジスタ７の出力
値に対応した１つを選択して出力するデコーダである。
これらラダー抵抗８およびデコーダ９は、逐次近似レジ
スタ７の保持しているディジタルデータをアナログ電圧
に変換するＤ／Ａ変換器として機能している。なお、こ
のデコーダ９より出力される比較電圧は、ラインＬ３に
よって比較器６のスイッチ４に入力されている。
【００１９】１０はＡ／Ｄ変換がおこなわれる第１のＡ
／Ｄ入力が印加される入力端子であり、１１は同じく第
２のＡ／Ｄ入力が印加される入力端子である。１２は第
１のＡ／Ｄ入力が印加される入力端子１０を選択するた
めのスイッチであり、１３は同じく第２のＡ／Ｄ入力が
印加される端子１１を選択するためのスイッチである。
１４はこれらスイッチ１２，１３にて構成され、第１の
Ａ／Ｄ入力と第２のＡ／Ｄ入力とを切り換えてその一方
を選択し、それをラインＬ４を介して比較器６に出力す
る入力切り換え回路である。１５はこれら比較器６、逐
次近似レジスタ７、および入力切り換え回路１４を制御
するためのＡ／Ｄ制御回路である。なお、これら各部は
図９に同一符号を付して示した従来のＡ／Ｄ変換器のそ
れらと同等の部分である。
／Ｄ入力が印加される入力端子であり、１１は同じく第
２のＡ／Ｄ入力が印加される入力端子である。１２は第
１のＡ／Ｄ入力が印加される入力端子１０を選択するた
めのスイッチであり、１３は同じく第２のＡ／Ｄ入力が
印加される端子１１を選択するためのスイッチである。
１４はこれらスイッチ１２，１３にて構成され、第１の
Ａ／Ｄ入力と第２のＡ／Ｄ入力とを切り換えてその一方
を選択し、それをラインＬ４を介して比較器６に出力す
る入力切り換え回路である。１５はこれら比較器６、逐
次近似レジスタ７、および入力切り換え回路１４を制御
するためのＡ／Ｄ制御回路である。なお、これら各部は
図９に同一符号を付して示した従来のＡ／Ｄ変換器のそ
れらと同等の部分である。
【００２０】また、逐次近似レジスタ７内において、１
６は入力端子１０に印加される第１のＡ／Ｄ入力に対応
して設けられ、そのＡ／Ｄ変換時に、比較器６から送ら
れてくるデータ値を保持する第１のＡ／Ｄレジスタであ
る。１７は入力端子１１に印加された第２のＡ／Ｄ入力
に対応して設けられ、そのＡ／Ｄ変換時に、比較器６か
ら送られてくるデータ値を保持する第２のＡ／Ｄレジス
タである。１８はこの第１のＡ／Ｄレジスタ１６の値を
デコーダ９に出力するためのスイッチであり、１９は第
２のＡ／Ｄレジスタ１７の値をデコーダ９に出力するた
めのスイッチである。
６は入力端子１０に印加される第１のＡ／Ｄ入力に対応
して設けられ、そのＡ／Ｄ変換時に、比較器６から送ら
れてくるデータ値を保持する第１のＡ／Ｄレジスタであ
る。１７は入力端子１１に印加された第２のＡ／Ｄ入力
に対応して設けられ、そのＡ／Ｄ変換時に、比較器６か
ら送られてくるデータ値を保持する第２のＡ／Ｄレジス
タである。１８はこの第１のＡ／Ｄレジスタ１６の値を
デコーダ９に出力するためのスイッチであり、１９は第
２のＡ／Ｄレジスタ１７の値をデコーダ９に出力するた
めのスイッチである。
【００２１】次に動作について説明する。ここで、図２
は図１に示したこの実施の形態１におけるＡ／Ｄ変換器
中の各スイッチ１８，１９，４，５，３，１２，１３の
ＯＮ／ＯＦＦ動作のタイミングを示すタイムチャートで
ある。
は図１に示したこの実施の形態１におけるＡ／Ｄ変換器
中の各スイッチ１８，１９，４，５，３，１２，１３の
ＯＮ／ＯＦＦ動作のタイミングを示すタイムチャートで
ある。
【００２２】図１に示したこの実施の形態１のＡ／Ｄ変
換器においては、スキャンモード時でサンプルアンドホ
ールドありのＡ／Ｄ変換において、初回のＡ／Ｄ変換は
従来の場合と同様に、通常通りのＡ／Ｄ変換がおこなわ
れる。すなわち、入力切り換え回路１４ではスイッチ１
２がＯＮ、スイッチ１３がＯＦＦ、比較器６ではスイッ
チ５，３がＯＮ、スイッチ４がＯＦＦ、逐次近似レジス
タ７ではスイッチ１８がＯＮ、スイッチ１９がＯＦＦに
なると、コンデンサ１は入力端子１０に入力された第１
のＡ／Ｄ入力の電圧で充電される。
換器においては、スキャンモード時でサンプルアンドホ
ールドありのＡ／Ｄ変換において、初回のＡ／Ｄ変換は
従来の場合と同様に、通常通りのＡ／Ｄ変換がおこなわ
れる。すなわち、入力切り換え回路１４ではスイッチ１
２がＯＮ、スイッチ１３がＯＦＦ、比較器６ではスイッ
チ５，３がＯＮ、スイッチ４がＯＦＦ、逐次近似レジス
タ７ではスイッチ１８がＯＮ、スイッチ１９がＯＦＦに
なると、コンデンサ１は入力端子１０に入力された第１
のＡ／Ｄ入力の電圧で充電される。
【００２３】また、第１のＡ／Ｄレジスタ１６は初期値
（８０Ｈ）を保持しており、スイッチ１８によって接続
されてデコーダ９の制御をおこなう。デコーダ９はこの
第１のＡ／Ｄレジスタ１６の初期値（８０Ｈ）に基づい
て、ラダー抵抗８より出力される、基準電圧ＶＲＥＦの
中間電圧（１／２ＶＲＥＦ）を比較電圧として選択し、
それをラインＬ３より比較器６に対して出力する。次
に、入力切り換え回路１４ではスイッチ１２がＯＦＦに
切り換わり、比較器６ではスイッチ５，３がＯＦＦに、
スイッチ４がＯＮにそれぞれ切り換わる。従って、デコ
ーダ９からラインＬ３にて比較器６に送られてきた比較
電圧は、このスイッチ４よりラインＬ１を経由してコン
デンサ１に印加される。
（８０Ｈ）を保持しており、スイッチ１８によって接続
されてデコーダ９の制御をおこなう。デコーダ９はこの
第１のＡ／Ｄレジスタ１６の初期値（８０Ｈ）に基づい
て、ラダー抵抗８より出力される、基準電圧ＶＲＥＦの
中間電圧（１／２ＶＲＥＦ）を比較電圧として選択し、
それをラインＬ３より比較器６に対して出力する。次
に、入力切り換え回路１４ではスイッチ１２がＯＦＦに
切り換わり、比較器６ではスイッチ５，３がＯＦＦに、
スイッチ４がＯＮにそれぞれ切り換わる。従って、デコ
ーダ９からラインＬ３にて比較器６に送られてきた比較
電圧は、このスイッチ４よりラインＬ１を経由してコン
デンサ１に印加される。
【００２４】ここで、この比較電圧の方がコンデンサ１
に充電されている電圧よりも高い場合には、このコンデ
ンサ１よりインバータ２へ“Ｈ”の信号が出力され、イ
ンバータ２からはそれを反転した“Ｌ”の信号が出力さ
れる。この信号は比較器６の出力としてラインＬ２を介
して逐次近似レジスタ７に送られる。それを受け取った
逐次近似レジスタ７では、この比較器６の出力に基づい
て、第１のＡ／Ｄレジスタ１６には（Ｃ０Ｈ）の値がセ
ットされる。一方、デコーダ９から比較器６に出力され
る比較電圧の方が、コンデンサ１に充電されている電圧
よりも低い場合には、コンデンサ１よりインバータ２へ
“Ｌ”の信号が出力され、逐次近似レジスタ７にはライ
ンＬ２を介して“Ｈ”の信号が入力される。この比較器
６の出力に基づいて、第１のＡ／Ｄレジスタ１６には
（４０Ｈ）の値がセットされる。
に充電されている電圧よりも高い場合には、このコンデ
ンサ１よりインバータ２へ“Ｈ”の信号が出力され、イ
ンバータ２からはそれを反転した“Ｌ”の信号が出力さ
れる。この信号は比較器６の出力としてラインＬ２を介
して逐次近似レジスタ７に送られる。それを受け取った
逐次近似レジスタ７では、この比較器６の出力に基づい
て、第１のＡ／Ｄレジスタ１６には（Ｃ０Ｈ）の値がセ
ットされる。一方、デコーダ９から比較器６に出力され
る比較電圧の方が、コンデンサ１に充電されている電圧
よりも低い場合には、コンデンサ１よりインバータ２へ
“Ｌ”の信号が出力され、逐次近似レジスタ７にはライ
ンＬ２を介して“Ｈ”の信号が入力される。この比較器
６の出力に基づいて、第１のＡ／Ｄレジスタ１６には
（４０Ｈ）の値がセットされる。
【００２５】以下、この第１のＡ／Ｄレジスタ１６にセ
ットされた値を、ラダー抵抗８およびデコーダ９を用い
てＤ／Ａ変換した比較電圧と、入力端子１０に印加され
た第１のＡ／Ｄ入力の電圧とを、比較器６において、そ
のコンデンサ１で順次比較することにより、第１のＡ／
Ｄ入力の初回のＡ／Ｄ変換値を得る。
ットされた値を、ラダー抵抗８およびデコーダ９を用い
てＤ／Ａ変換した比較電圧と、入力端子１０に印加され
た第１のＡ／Ｄ入力の電圧とを、比較器６において、そ
のコンデンサ１で順次比較することにより、第１のＡ／
Ｄ入力の初回のＡ／Ｄ変換値を得る。
【００２６】このようにして、第１のＡ／Ｄ入力の初回
のＡ／Ｄ変換が終了すると、入力切り換え回路１４では
スイッチ１２がＯＦＦ、スイッチ１３がＯＮに切り換わ
り、比較器６ではスイッチ５，３がＯＮ、スイッチ４が
ＯＦＦ、逐次近似レジスタ７ではスイッチ１８がＯＦ
Ｆ、スイッチ１９がＯＮに切り換わる。従って、コンデ
ンサ１は入力端子１１に入力された第２のＡ／Ｄ入力の
電圧で充電される。ここで、第２のＡ／Ｄレジスタ１７
も初期値（８０Ｈ）を保持しており、デコーダ９はこの
第２のＡ／Ｄレジスタ１７の初期値（８０Ｈ）をラダー
抵抗８とデコーダ９とによってＤ／Ａ変換した基準電圧
ＶＲＥＦの中間電圧を比較電圧として比較器６に出力す
る。
のＡ／Ｄ変換が終了すると、入力切り換え回路１４では
スイッチ１２がＯＦＦ、スイッチ１３がＯＮに切り換わ
り、比較器６ではスイッチ５，３がＯＮ、スイッチ４が
ＯＦＦ、逐次近似レジスタ７ではスイッチ１８がＯＦ
Ｆ、スイッチ１９がＯＮに切り換わる。従って、コンデ
ンサ１は入力端子１１に入力された第２のＡ／Ｄ入力の
電圧で充電される。ここで、第２のＡ／Ｄレジスタ１７
も初期値（８０Ｈ）を保持しており、デコーダ９はこの
第２のＡ／Ｄレジスタ１７の初期値（８０Ｈ）をラダー
抵抗８とデコーダ９とによってＤ／Ａ変換した基準電圧
ＶＲＥＦの中間電圧を比較電圧として比較器６に出力す
る。
【００２７】次に、入力切り換え回路１４ではスイッチ
１３がＯＦＦに、比較器６ではスイッチ５，３がＯＦＦ
に、スイッチ４がＯＮにそれぞれ切り換わり、デコーダ
９から比較器６に送られた比較電圧がコンデンサ１に印
加される。この比較電圧がコンデンサ１の充電電圧より
も高ければ“Ｈ”の信号が、低ければ“Ｌ”の信号がコ
ンデンサ１よりインバータ２へ出力され、インバータ２
からはそれを反転した信号がラインＬ２を介して逐次近
似レジスタ７に出力される。この信号を受け取った逐次
近似レジスタ７では、それに応じて、（Ｃ０Ｈ）もしく
は（４０Ｈ）の値を第２のＡ／Ｄレジスタ１７にセット
する。
１３がＯＦＦに、比較器６ではスイッチ５，３がＯＦＦ
に、スイッチ４がＯＮにそれぞれ切り換わり、デコーダ
９から比較器６に送られた比較電圧がコンデンサ１に印
加される。この比較電圧がコンデンサ１の充電電圧より
も高ければ“Ｈ”の信号が、低ければ“Ｌ”の信号がコ
ンデンサ１よりインバータ２へ出力され、インバータ２
からはそれを反転した信号がラインＬ２を介して逐次近
似レジスタ７に出力される。この信号を受け取った逐次
近似レジスタ７では、それに応じて、（Ｃ０Ｈ）もしく
は（４０Ｈ）の値を第２のＡ／Ｄレジスタ１７にセット
する。
【００２８】以下、この第２のＡ／Ｄレジスタ１７にセ
ットされた値を、ラダー抵抗８およびデコーダ９を用い
てＤ／Ａ変換した比較電圧と、入力端子１１に印加され
た第２のＡ／Ｄ入力の電圧とを、比較器６において、そ
のコンデンサ１で順次比較することにより、第２のＡ／
Ｄ入力のＡ／Ｄ変換値を得る。
ットされた値を、ラダー抵抗８およびデコーダ９を用い
てＤ／Ａ変換した比較電圧と、入力端子１１に印加され
た第２のＡ／Ｄ入力の電圧とを、比較器６において、そ
のコンデンサ１で順次比較することにより、第２のＡ／
Ｄ入力のＡ／Ｄ変換値を得る。
【００２９】このようにして、第１のＡ／Ｄ入力、およ
び第２のＡ／Ｄ入力について、初回のＡ／Ｄ変換が終了
すると、２回目のＡ／Ｄ変換を、第１のＡ／Ｄ入力、第
２のＡ／Ｄ入力の順で開始する。なお、これら各スイッ
チ１８，１９，４，５，３，１２，１３のＯＮ／ＯＦＦ
はＡ／Ｄ制御回路１５によって制御される。
び第２のＡ／Ｄ入力について、初回のＡ／Ｄ変換が終了
すると、２回目のＡ／Ｄ変換を、第１のＡ／Ｄ入力、第
２のＡ／Ｄ入力の順で開始する。なお、これら各スイッ
チ１８，１９，４，５，３，１２，１３のＯＮ／ＯＦＦ
はＡ／Ｄ制御回路１５によって制御される。
【００３０】第１のＡ／Ｄ入力の２回目の変換を実行す
る前に、まず逐次近似レジスタ７のスイッチ１８をＯＮ
に、スイッチ１９をＯＦＦにする。デコーダ９はこのス
イッチ１８を介して、第１のＡ／Ｄレジスタ１６にセッ
トされている値を読み込み、それに対応した比較電圧を
ラダー抵抗８より選択してラインＬ３を経由して比較器
６に出力する。比較器６において、スイッチ４，３をＯ
Ｎにし、スイッチ５をＯＦＦにすると、コンデンサ１は
ラインＬ３，スイッチ４，ラインＬ１の経路で印加され
るデコーダ９からの比較電圧によって、第１のＡ／Ｄレ
ジスタ１６にセットされている値に応じた電圧で充電さ
れる。その後、入力切り換え回路１４のスイッチ１２を
ＯＮに切り換えて、初回と同様の通常のＡ／Ｄ変換を、
第１のＡ／Ｄ入力に対しておこなう。
る前に、まず逐次近似レジスタ７のスイッチ１８をＯＮ
に、スイッチ１９をＯＦＦにする。デコーダ９はこのス
イッチ１８を介して、第１のＡ／Ｄレジスタ１６にセッ
トされている値を読み込み、それに対応した比較電圧を
ラダー抵抗８より選択してラインＬ３を経由して比較器
６に出力する。比較器６において、スイッチ４，３をＯ
Ｎにし、スイッチ５をＯＦＦにすると、コンデンサ１は
ラインＬ３，スイッチ４，ラインＬ１の経路で印加され
るデコーダ９からの比較電圧によって、第１のＡ／Ｄレ
ジスタ１６にセットされている値に応じた電圧で充電さ
れる。その後、入力切り換え回路１４のスイッチ１２を
ＯＮに切り換えて、初回と同様の通常のＡ／Ｄ変換を、
第１のＡ／Ｄ入力に対しておこなう。
【００３１】ここで、第１のＡ／Ｄレジスタ１６にセッ
トされている値は、第１のＡ／Ｄ入力の初回のＡ／Ｄ変
換値であるので、コンデンサ１に充電されている電圧は
第１のＡ／Ｄ入力の電圧に近い。そのため、第１のＡ／
Ｄ入力の２回目のＡ／Ｄ変換をおこなうとき、すなわ
ち、スイッチ１２，５，３がＯＮになった直後において
は、第１のＡ／Ｄ入力とコンデンサ１の電位差は小さく
なる。このように、コンデンサ１を事前に初回のＡ／Ｄ
変換結果に応じた電圧に充電してから、入力切り換え回
路１４のスイッチ１２をＯＮにしているので、入力切り
換え直後の、第１のＡ／Ｄ入力の電圧とコンデンサ１の
充電電圧の差によるノイズは小さなものとなる。
トされている値は、第１のＡ／Ｄ入力の初回のＡ／Ｄ変
換値であるので、コンデンサ１に充電されている電圧は
第１のＡ／Ｄ入力の電圧に近い。そのため、第１のＡ／
Ｄ入力の２回目のＡ／Ｄ変換をおこなうとき、すなわ
ち、スイッチ１２，５，３がＯＮになった直後において
は、第１のＡ／Ｄ入力とコンデンサ１の電位差は小さく
なる。このように、コンデンサ１を事前に初回のＡ／Ｄ
変換結果に応じた電圧に充電してから、入力切り換え回
路１４のスイッチ１２をＯＮにしているので、入力切り
換え直後の、第１のＡ／Ｄ入力の電圧とコンデンサ１の
充電電圧の差によるノイズは小さなものとなる。
【００３２】この第１のＡ／Ｄ入力の２回目のＡ／Ｄ変
換が終了すると、前述の場合と同様に、第２のＡ／Ｄ入
力の２回目の変換を実行する前に、逐次近似レジスタ７
のスイッチ１９をＯＮ、スイッチ１８をＯＦＦして、第
２のＡ／Ｄレジスタ１７にセットされている値に対応し
た比較電圧を比較器６に出力する。比較器６では、スイ
ッチ４，３をＯＮにし、スイッチ５をＯＦＦにて、コン
デンサ１をその第２のＡ／Ｄレジスタ１７にセットされ
ている値に応じた電圧に充電する。その後、初回と同様
の通常のＡ／Ｄ変換を、第２のＡ／Ｄ入力に対しておこ
なう。なお、３回目以降も上記処理を繰り返すことによ
り、第１のＡ／Ｄ入力、第２のＡ／Ｄ入力を順次Ａ／Ｄ
変換してゆく。
換が終了すると、前述の場合と同様に、第２のＡ／Ｄ入
力の２回目の変換を実行する前に、逐次近似レジスタ７
のスイッチ１９をＯＮ、スイッチ１８をＯＦＦして、第
２のＡ／Ｄレジスタ１７にセットされている値に対応し
た比較電圧を比較器６に出力する。比較器６では、スイ
ッチ４，３をＯＮにし、スイッチ５をＯＦＦにて、コン
デンサ１をその第２のＡ／Ｄレジスタ１７にセットされ
ている値に応じた電圧に充電する。その後、初回と同様
の通常のＡ／Ｄ変換を、第２のＡ／Ｄ入力に対しておこ
なう。なお、３回目以降も上記処理を繰り返すことによ
り、第１のＡ／Ｄ入力、第２のＡ／Ｄ入力を順次Ａ／Ｄ
変換してゆく。
【００３３】以上のように、この実施の形態１によれ
ば、コンデンサ１をＡ／Ｄレジスタ１６もしくは１７の
保持する値に応じた電圧に充電してから、Ａ／Ｄ変換を
おこなっているので、入力の切り換え時のノイズを小さ
くすることが可能となり、Ａ／Ｄ変換の精度を向上させ
ることができるという効果が得られる。
ば、コンデンサ１をＡ／Ｄレジスタ１６もしくは１７の
保持する値に応じた電圧に充電してから、Ａ／Ｄ変換を
おこなっているので、入力の切り換え時のノイズを小さ
くすることが可能となり、Ａ／Ｄ変換の精度を向上させ
ることができるという効果が得られる。
【００３４】実施の形態２．なお、上記実施の形態１で
は、２回目以降のＡ／Ｄ変換をおこなう前に、Ａ／Ｄレ
ジスタ１６，１７が保持している前回のＡ／Ｄ変換結果
の電圧で、コンデンサ１を充電しておくものについて説
明したが、初回のＡ／Ｄ変換をおこなう前にコンデンサ
１を１／２ＶＲＥＦの電圧で充電するようにしてもよ
い。なお、このような実施の形態２におけるＡ／Ｄ変換
器も、実施の形態１と同様に、図１に示すように構成さ
れる。
は、２回目以降のＡ／Ｄ変換をおこなう前に、Ａ／Ｄレ
ジスタ１６，１７が保持している前回のＡ／Ｄ変換結果
の電圧で、コンデンサ１を充電しておくものについて説
明したが、初回のＡ／Ｄ変換をおこなう前にコンデンサ
１を１／２ＶＲＥＦの電圧で充電するようにしてもよ
い。なお、このような実施の形態２におけるＡ／Ｄ変換
器も、実施の形態１と同様に、図１に示すように構成さ
れる。
【００３５】次に動作について説明する。ここで、図３
は図１に示したＡ／Ｄ変換器中の各スイッチのＯＮ／Ｏ
ＦＦ動作のタイミングを示すタイムチャートである。
は図１に示したＡ／Ｄ変換器中の各スイッチのＯＮ／Ｏ
ＦＦ動作のタイミングを示すタイムチャートである。
【００３６】まず、第１のＡ／Ｄレジスタ１６と第２の
Ａ／Ｄレジスタ１７とに、初期値として（８０Ｈ）をあ
らかじめセットしておく。入力端子１０に印加される第
１のＡ／Ｄ入力の初回のＡ／Ｄ変換を開始する前に、逐
次近似レジスタ７のスイッチ１８をＯＮ、スイッチ１９
をＯＦＦとし、比較器６のスイッチ４，３をＯＮ、スイ
ッチ５をＯＦＦとする。これにより、第１のＡ／Ｄレジ
スタ１６にセットされている初期値（８０Ｈ）はラダー
抵抗８とデコーダ９でＤ／Ａ変換され、１／２ＶＲＥＦ
の電圧となって、ラインＬ３，スイッチ４，ラインＬ１
を経由してコンデンサ１に送られ、このコンデンサ１を
充電する。このようにして、コンデンサ１は初回のＡ／
Ｄ変換をおこなう前に、１／２ＶＲＥＦの電圧であらか
じめ充電される。このとき、入力切り換え回路１４の各
スイッチ１２，１３は双方ともＯＦＦとなっている。
Ａ／Ｄレジスタ１７とに、初期値として（８０Ｈ）をあ
らかじめセットしておく。入力端子１０に印加される第
１のＡ／Ｄ入力の初回のＡ／Ｄ変換を開始する前に、逐
次近似レジスタ７のスイッチ１８をＯＮ、スイッチ１９
をＯＦＦとし、比較器６のスイッチ４，３をＯＮ、スイ
ッチ５をＯＦＦとする。これにより、第１のＡ／Ｄレジ
スタ１６にセットされている初期値（８０Ｈ）はラダー
抵抗８とデコーダ９でＤ／Ａ変換され、１／２ＶＲＥＦ
の電圧となって、ラインＬ３，スイッチ４，ラインＬ１
を経由してコンデンサ１に送られ、このコンデンサ１を
充電する。このようにして、コンデンサ１は初回のＡ／
Ｄ変換をおこなう前に、１／２ＶＲＥＦの電圧であらか
じめ充電される。このとき、入力切り換え回路１４の各
スイッチ１２，１３は双方ともＯＦＦとなっている。
【００３７】次に第１のＡ／Ｄ入力の実際のＡ／Ｄ変換
の動作に入る。このとき、スイッチ４はＯＦＦに切り換
わり、スイッチ５，１３がＯＮに切り換わる。従って、
コンデンサ１の電圧は１／２ＶＲＥＦから入力端子１０
に印加された第１のＡ／Ｄ入力の電圧になる。ここで、
コンデンサ１が最初に１／２ＶＲＥＦの電圧に充電され
ていない場合（例えば０の場合）には、第１のＡ／Ｄ入
力とコンデンサ１の最大の電位差はＶＲＥＦとなり、第
１のＡ／Ｄ入力の電圧でコンデンサ１を充電するとき、
その電位差が大きくなってノイズが発生する。しかしな
がら、１／２ＶＲＥＦで充電しておけば、第１のＡ／Ｄ
入力の電圧によるコンデンサ１の充電時における電位差
は最大でも１／２ＶＲＥＦとなり、その分だけノイズの
発生を抑えることができる。
の動作に入る。このとき、スイッチ４はＯＦＦに切り換
わり、スイッチ５，１３がＯＮに切り換わる。従って、
コンデンサ１の電圧は１／２ＶＲＥＦから入力端子１０
に印加された第１のＡ／Ｄ入力の電圧になる。ここで、
コンデンサ１が最初に１／２ＶＲＥＦの電圧に充電され
ていない場合（例えば０の場合）には、第１のＡ／Ｄ入
力とコンデンサ１の最大の電位差はＶＲＥＦとなり、第
１のＡ／Ｄ入力の電圧でコンデンサ１を充電するとき、
その電位差が大きくなってノイズが発生する。しかしな
がら、１／２ＶＲＥＦで充電しておけば、第１のＡ／Ｄ
入力の電圧によるコンデンサ１の充電時における電位差
は最大でも１／２ＶＲＥＦとなり、その分だけノイズの
発生を抑えることができる。
【００３８】この第１のＡ／Ｄ入力の初回のＡ／Ｄ変換
が終了すると、スイッチ１８をＯＦＦ、スイッチ１９を
ＯＮにし、さらにスイッチ１３をＯＮにして、上記第１
のＡ／Ｄ入力のＡ／Ｄ変換の場合と同様に、第２のＡ／
Ｄ入力の初回のＡ／Ｄ変換をおこなう。この第２のＡ／
Ｄ入力の初回のＡ／Ｄ変換が終わると、第１のＡ／Ｄ入
力と第２のＡ／Ｄ入力の第２回目以降のＡ／Ｄ変換が交
互に繰り返される。なお、この２回目以降では通常の動
作によってＡ／Ｄ変換がおこなわれる。
が終了すると、スイッチ１８をＯＦＦ、スイッチ１９を
ＯＮにし、さらにスイッチ１３をＯＮにして、上記第１
のＡ／Ｄ入力のＡ／Ｄ変換の場合と同様に、第２のＡ／
Ｄ入力の初回のＡ／Ｄ変換をおこなう。この第２のＡ／
Ｄ入力の初回のＡ／Ｄ変換が終わると、第１のＡ／Ｄ入
力と第２のＡ／Ｄ入力の第２回目以降のＡ／Ｄ変換が交
互に繰り返される。なお、この２回目以降では通常の動
作によってＡ／Ｄ変換がおこなわれる。
【００３９】以上のように、この実施の形態２によれ
ば、初回のＡ／Ｄ変換をおこなう前にコンデンサ１を１
／２ＶＲＥＦの電圧で充電するようにしているので、コ
ンデンサ１の充電時における最大電位差を１／２ＶＲＥ
Ｆ以下とすることができ、発生するノイズを抑制するこ
とが可能となって、Ａ／Ｄ変換の精度を上げることがで
きるという効果が得られる。
ば、初回のＡ／Ｄ変換をおこなう前にコンデンサ１を１
／２ＶＲＥＦの電圧で充電するようにしているので、コ
ンデンサ１の充電時における最大電位差を１／２ＶＲＥ
Ｆ以下とすることができ、発生するノイズを抑制するこ
とが可能となって、Ａ／Ｄ変換の精度を上げることがで
きるという効果が得られる。
【００４０】実施の形態３．また、上記実施の形態１に
おいては、寄生容量に対する考慮をおこなっていなかっ
たが、コンデンサ１の充電時に寄生容量を含めた容量の
充電をおこなうようにしてもよい。なお、この実施の形
態３におけるＡ／Ｄ変換器も、実施の形態１の場合と同
様に、図１に示すように構成されている。
おいては、寄生容量に対する考慮をおこなっていなかっ
たが、コンデンサ１の充電時に寄生容量を含めた容量の
充電をおこなうようにしてもよい。なお、この実施の形
態３におけるＡ／Ｄ変換器も、実施の形態１の場合と同
様に、図１に示すように構成されている。
【００４１】次に動作について説明する。ここで、図４
は図１に示したＡ／Ｄ変換器中の各スイッチのＯＮ／Ｏ
ＦＦ動作のタイミングを示すタイムチャートである。な
お、基本的な動作は実施の形態１の場合と同様である。
は図１に示したＡ／Ｄ変換器中の各スイッチのＯＮ／Ｏ
ＦＦ動作のタイミングを示すタイムチャートである。な
お、基本的な動作は実施の形態１の場合と同様である。
【００４２】第１のＡ／Ｄ入力をＡ／Ｄ変換する場合、
まず逐次近似レジスタ７内の第１のＡ／Ｄレジスタ１６
にセットされている前回のＡ／Ｄ変換結果の値に基づい
た電圧でコンデンサ１を充電する。そのとき、図４にハ
ッチングで示すように、比較器６のスイッチ５をスイッ
チ４と同時にＯＮさせる。この第１のＡ／Ｄレジスタ１
６の値に相当する電圧でコンデンサ１を充電するときの
動作において、スイッチ４と同時にスイッチ５をＯＮに
することにより、入力切り換え回路１４から比較器６へ
のラインＬ４の配線領域も充電することができる。な
お、そのとき入力切り換え回路１４ではスイッチ１２，
１３を双方ともＯＦＦ状態としておく。これによって、
コンデンサ１の充電とともに、ラインＬ４の配線領域な
どにおける寄生容量の充電がおこなわれる。その後、比
較器６のスイッチ４をＯＦＦさせ、入力切り換え回路１
４のスイッチ１２をＯＮさせて、実施の形態１の場合と
同様に、第１のＡ／Ｄ入力のＡ／Ｄ変換をおこなう。
まず逐次近似レジスタ７内の第１のＡ／Ｄレジスタ１６
にセットされている前回のＡ／Ｄ変換結果の値に基づい
た電圧でコンデンサ１を充電する。そのとき、図４にハ
ッチングで示すように、比較器６のスイッチ５をスイッ
チ４と同時にＯＮさせる。この第１のＡ／Ｄレジスタ１
６の値に相当する電圧でコンデンサ１を充電するときの
動作において、スイッチ４と同時にスイッチ５をＯＮに
することにより、入力切り換え回路１４から比較器６へ
のラインＬ４の配線領域も充電することができる。な
お、そのとき入力切り換え回路１４ではスイッチ１２，
１３を双方ともＯＦＦ状態としておく。これによって、
コンデンサ１の充電とともに、ラインＬ４の配線領域な
どにおける寄生容量の充電がおこなわれる。その後、比
較器６のスイッチ４をＯＦＦさせ、入力切り換え回路１
４のスイッチ１２をＯＮさせて、実施の形態１の場合と
同様に、第１のＡ／Ｄ入力のＡ／Ｄ変換をおこなう。
【００４３】第１のＡ／Ｄ入力の変換終了後、それと同
様にして第２のＡ／Ｄ入力の変換をおこなう。この場合
も、比較器６のスイッチ５をスイッチ４と同時にＯＮさ
せるとともに、入力切り換え回路１４のスイッチ１２，
１３をＯＦＦさせ、コンデンサ１とラインＬ４の配線領
域等の寄生容量とを充電する。その後、比較器６のスイ
ッチ４をＯＦＦさせ、入力切り換え回路１４のスイッチ
１３をＯＮさせて、実施の形態１と同様に、第２のＡ／
Ｄ入力のＡ／Ｄ変換をおこなう。なお、それ以降は上記
と同様の動作により、第１のＡ／Ｄ入力と第２のＡ／Ｄ
入力のＡ／Ｄ変換が交互におこなわれる。
様にして第２のＡ／Ｄ入力の変換をおこなう。この場合
も、比較器６のスイッチ５をスイッチ４と同時にＯＮさ
せるとともに、入力切り換え回路１４のスイッチ１２，
１３をＯＦＦさせ、コンデンサ１とラインＬ４の配線領
域等の寄生容量とを充電する。その後、比較器６のスイ
ッチ４をＯＦＦさせ、入力切り換え回路１４のスイッチ
１３をＯＮさせて、実施の形態１と同様に、第２のＡ／
Ｄ入力のＡ／Ｄ変換をおこなう。なお、それ以降は上記
と同様の動作により、第１のＡ／Ｄ入力と第２のＡ／Ｄ
入力のＡ／Ｄ変換が交互におこなわれる。
【００４４】以上のように、この実施の形態３によれ
ば、コンデンサ１を充電する際に寄生容量も含めて同時
に充電しているため、入力切り換え回路１４から比較器
６へのラインＬ４の配線領域がＡ／Ｄ入力に近い電圧に
なり、入力端子１０と１１の切り換え時におけるノイズ
を削減することが可能となって、Ａ／Ｄ変換精度を上げ
ることができるという効果が得られる。
ば、コンデンサ１を充電する際に寄生容量も含めて同時
に充電しているため、入力切り換え回路１４から比較器
６へのラインＬ４の配線領域がＡ／Ｄ入力に近い電圧に
なり、入力端子１０と１１の切り換え時におけるノイズ
を削減することが可能となって、Ａ／Ｄ変換精度を上げ
ることができるという効果が得られる。
【００４５】実施の形態４．また、上記各実施の形態に
おいては、コンデンサ１を充電してからＡ／Ｄ変換を開
始するまでの時間については特に配慮していなかった
が、入力切り換え回路１４から比較器６へのラインＬ４
の電圧が安定した後にＡ／Ｄ変換を開始すれば、Ａ／Ｄ
変換精度をさらに向上させることができる。なお、この
実施の形態４におけるＡ／Ｄ変換器も、実施の形態１の
場合と同様に、図１に示すように構成されている。
おいては、コンデンサ１を充電してからＡ／Ｄ変換を開
始するまでの時間については特に配慮していなかった
が、入力切り換え回路１４から比較器６へのラインＬ４
の電圧が安定した後にＡ／Ｄ変換を開始すれば、Ａ／Ｄ
変換精度をさらに向上させることができる。なお、この
実施の形態４におけるＡ／Ｄ変換器も、実施の形態１の
場合と同様に、図１に示すように構成されている。
【００４６】次に動作について説明する。ここで、図５
はこの実施の形態４におけるＡ／Ｄ変換器のＡ／Ｄ変換
動作のタイミングを示すタイムチャートである。なお、
基本的な動作は実施の形態１の場合と同様である。
はこの実施の形態４におけるＡ／Ｄ変換器のＡ／Ｄ変換
動作のタイミングを示すタイムチャートである。なお、
基本的な動作は実施の形態１の場合と同様である。
【００４７】図１に示すブロック図において、入力切り
換え回路１４ではスイッチ１２をＯＮ、スイッチ１３を
ＯＦＦとし、比較器６ではスイッチ５，３をＯＮ、スイ
ッチ４をＯＦＦとする。これによって、コンデンサ１は
第１のＡ／Ｄ入力によって充電される。ここで、図５に
示すように、コンデンサ１を第１のＡ／Ｄ入力の電圧で
充電した直後においては、入力切り換え回路１４から比
較器６へのラインＬ４にノイズが残る。そのため、この
ラインＬ４の電圧が安定した後にＡ／Ｄ変換を開始す
る。すなわち、ラインＬ４の電圧が安定するまでの時間
ｔ１が経過した後、Ａ／Ｄ変換の動作に入る。なお、こ
の時間ｔ１の遅延制御についてはＡ／Ｄ制御回路１５で
おこなう。
換え回路１４ではスイッチ１２をＯＮ、スイッチ１３を
ＯＦＦとし、比較器６ではスイッチ５，３をＯＮ、スイ
ッチ４をＯＦＦとする。これによって、コンデンサ１は
第１のＡ／Ｄ入力によって充電される。ここで、図５に
示すように、コンデンサ１を第１のＡ／Ｄ入力の電圧で
充電した直後においては、入力切り換え回路１４から比
較器６へのラインＬ４にノイズが残る。そのため、この
ラインＬ４の電圧が安定した後にＡ／Ｄ変換を開始す
る。すなわち、ラインＬ４の電圧が安定するまでの時間
ｔ１が経過した後、Ａ／Ｄ変換の動作に入る。なお、こ
の時間ｔ１の遅延制御についてはＡ／Ｄ制御回路１５で
おこなう。
【００４８】第１のＡ／Ｄ入力のＡ／Ｄ変換が終了する
と、入力切り換え回路１４ではスイッチ１２をＯＦＦ、
スイッチ１３をＯＮに切り換える。そのとき、比較器６
では前述の場合と同様に、スイッチ５，３をＯＮ、スイ
ッチ４をＯＦＦとする。これによって、コンデンサ１は
第２のＡ／Ｄ入力によって充電される。ここでも、コン
デンサ１を充電した直後においては、ラインＬ４にノイ
ズが残るため、ラインＬ４の電圧が安定するまでの時間
ｔ２が経過するまで待って、Ａ／Ｄ変換の動作に入る。
なお、この時間ｔ２の遅延制御も時間ｔ１の場合と同様
に、Ａ／Ｄ制御回路１５によっておこなわれる。
と、入力切り換え回路１４ではスイッチ１２をＯＦＦ、
スイッチ１３をＯＮに切り換える。そのとき、比較器６
では前述の場合と同様に、スイッチ５，３をＯＮ、スイ
ッチ４をＯＦＦとする。これによって、コンデンサ１は
第２のＡ／Ｄ入力によって充電される。ここでも、コン
デンサ１を充電した直後においては、ラインＬ４にノイ
ズが残るため、ラインＬ４の電圧が安定するまでの時間
ｔ２が経過するまで待って、Ａ／Ｄ変換の動作に入る。
なお、この時間ｔ２の遅延制御も時間ｔ１の場合と同様
に、Ａ／Ｄ制御回路１５によっておこなわれる。
【００４９】以上のように、この実施の形態４によれ
ば、ラインＬ４の電圧が安定してからＡ／Ｄ変換をおこ
なっているので、ラインＬ４に残ったノイズをＡ／Ｄ変
換することがなくなり、Ａ／Ｄ変換の精度をより向上さ
せることができるという効果が得られる。
ば、ラインＬ４の電圧が安定してからＡ／Ｄ変換をおこ
なっているので、ラインＬ４に残ったノイズをＡ／Ｄ変
換することがなくなり、Ａ／Ｄ変換の精度をより向上さ
せることができるという効果が得られる。
【００５０】実施の形態５．なお、上記実施の形態４で
は、Ａ／Ｄ制御回路１５による遅延制御を、時間ｔ１，
ｔ２を固定しておこなう場合について説明したが、この
時間ｔ１，ｔ２を外部より設定可能としてもよい。図６
はそのようなこの発明の実施の形態５によるＡ／Ｄ変換
器の、時間ｔ１，ｔ２の設定部分を示すブロック図であ
る。図において、１５は時間ｔ１，ｔ２の遅延制御をお
こなうＡ／Ｄ制御回路であり、２０は当該Ａ／Ｄ変換器
の外部（例えばマイクロコンピュータ等）より時間ｔ１
が設定される時間調整レジスタとしてのｔ１制御レジス
タ、２１は同じく時間ｔ２が設定される時間調整レジス
タとしてのｔ２制御レジスタである。
は、Ａ／Ｄ制御回路１５による遅延制御を、時間ｔ１，
ｔ２を固定しておこなう場合について説明したが、この
時間ｔ１，ｔ２を外部より設定可能としてもよい。図６
はそのようなこの発明の実施の形態５によるＡ／Ｄ変換
器の、時間ｔ１，ｔ２の設定部分を示すブロック図であ
る。図において、１５は時間ｔ１，ｔ２の遅延制御をお
こなうＡ／Ｄ制御回路であり、２０は当該Ａ／Ｄ変換器
の外部（例えばマイクロコンピュータ等）より時間ｔ１
が設定される時間調整レジスタとしてのｔ１制御レジス
タ、２１は同じく時間ｔ２が設定される時間調整レジス
タとしてのｔ２制御レジスタである。
【００５１】次に動作について説明する。ここで、ｔ１
制御レジスタ２０およびｔ２制御レジスタ２１はマイク
ロコンピュータのデータバス、アドレスバス、コントロ
ールバスに接続され、それぞれにマイクロコンピュータ
のアドレスが割り当てられている。Ａ／Ｄ変換器がＡ／
Ｄ変換の動作を開始する前に、マイクロコンピュータは
アドレスバスよりアドレスを指定したｔ１制御レジスタ
２０に、データバスより第１のＡ／Ｄ入力のＡ／Ｄ変換
時に電圧が安定するまでに要する時間ｔ１をセットす
る。また、マイクロコンピュータは同時に、アドレスバ
スでアドレスを指定したｔ２制御レジスタ２１に、デー
タバスより第２のＡ／Ｄ入力のＡ／Ｄ変換時に電圧が安
定するまでに要する時間ｔ２をセットする。なお、この
時間ｔ１，ｔ２としては、チップ外部の配線やフレーム
の違いなども含めた、当該Ａ／Ｄ変換器の電圧安定まで
の所要時間がセットされる。
制御レジスタ２０およびｔ２制御レジスタ２１はマイク
ロコンピュータのデータバス、アドレスバス、コントロ
ールバスに接続され、それぞれにマイクロコンピュータ
のアドレスが割り当てられている。Ａ／Ｄ変換器がＡ／
Ｄ変換の動作を開始する前に、マイクロコンピュータは
アドレスバスよりアドレスを指定したｔ１制御レジスタ
２０に、データバスより第１のＡ／Ｄ入力のＡ／Ｄ変換
時に電圧が安定するまでに要する時間ｔ１をセットす
る。また、マイクロコンピュータは同時に、アドレスバ
スでアドレスを指定したｔ２制御レジスタ２１に、デー
タバスより第２のＡ／Ｄ入力のＡ／Ｄ変換時に電圧が安
定するまでに要する時間ｔ２をセットする。なお、この
時間ｔ１，ｔ２としては、チップ外部の配線やフレーム
の違いなども含めた、当該Ａ／Ｄ変換器の電圧安定まで
の所要時間がセットされる。
【００５２】Ａ／Ｄ制御回路１５は第１のＡ／Ｄ入力の
Ａ／Ｄ変換の開始に先立って、このｔ１制御レジスタ２
０にセットされている時間ｔ１を読み込み、それに基づ
く遅延制御によって、Ａ／Ｄ変換器の電圧が安定した後
に当該第１のＡ／Ｄ入力のＡ／Ｄ変換を開始する。第１
のＡ／Ｄ入力のＡ／Ｄ変換が終了すると同様に、第２の
Ａ／Ｄ入力のＡ／Ｄ変換の開始に先立って、ｔ２制御レ
ジスタ２１にセットされている時間ｔ２を読み込み、そ
れに基づく遅延制御によってＡ／Ｄ変換器の電圧が安定
した後、当該第２のＡ／Ｄ入力のＡ／Ｄ変換を開始す
る。
Ａ／Ｄ変換の開始に先立って、このｔ１制御レジスタ２
０にセットされている時間ｔ１を読み込み、それに基づ
く遅延制御によって、Ａ／Ｄ変換器の電圧が安定した後
に当該第１のＡ／Ｄ入力のＡ／Ｄ変換を開始する。第１
のＡ／Ｄ入力のＡ／Ｄ変換が終了すると同様に、第２の
Ａ／Ｄ入力のＡ／Ｄ変換の開始に先立って、ｔ２制御レ
ジスタ２１にセットされている時間ｔ２を読み込み、そ
れに基づく遅延制御によってＡ／Ｄ変換器の電圧が安定
した後、当該第２のＡ／Ｄ入力のＡ／Ｄ変換を開始す
る。
【００５３】以上のように、この実施の形態５によれ
ば、チップ外部の配線やフレーム等の違いによるノイズ
の遅延にも対応できるようになり、より多くの条件に対
応してＡ／Ｄ変換の精度を向上させることが可能になる
という効果が得られる。
ば、チップ外部の配線やフレーム等の違いによるノイズ
の遅延にも対応できるようになり、より多くの条件に対
応してＡ／Ｄ変換の精度を向上させることが可能になる
という効果が得られる。
【００５４】実施の形態６．なお、実施の形態３では、
デコーダ９からの比較電圧によってコンデンサ１を充電
する際に、ラインＬ４の配線領域の寄生容量も充電する
ことによって、入力端子切り換え時のノイズを低減する
ものについて説明したが、Ａ／Ｄ変換の動作に入る前
に、デコーダ９からコンデンサ１までのラインＬ３，Ｌ
１の配線領域の寄生容量を充電した後にＡ／Ｄ変換を開
始するようにしてもよい。なお、この実施の形態６にお
けるＡ／Ｄ変換器も、実施の形態１の場合と同様に、図
１に示すように構成されている。
デコーダ９からの比較電圧によってコンデンサ１を充電
する際に、ラインＬ４の配線領域の寄生容量も充電する
ことによって、入力端子切り換え時のノイズを低減する
ものについて説明したが、Ａ／Ｄ変換の動作に入る前
に、デコーダ９からコンデンサ１までのラインＬ３，Ｌ
１の配線領域の寄生容量を充電した後にＡ／Ｄ変換を開
始するようにしてもよい。なお、この実施の形態６にお
けるＡ／Ｄ変換器も、実施の形態１の場合と同様に、図
１に示すように構成されている。
【００５５】次に動作について説明する。ここで、図７
は図１に示したＡ／Ｄ変換器中の各スイッチのＯＮ／Ｏ
ＦＦ動作のタイミングを示すタイムチャートである。な
お、基本的な動作は実施の形態１の場合と同様である。
は図１に示したＡ／Ｄ変換器中の各スイッチのＯＮ／Ｏ
ＦＦ動作のタイミングを示すタイムチャートである。な
お、基本的な動作は実施の形態１の場合と同様である。
【００５６】図１に示すブロック図において、第１のＡ
／Ｄ入力のＡ／Ｄ変換動作に入る前に、逐次近似レジス
タ７のスイッチ１８をＯＮ、スイッチ１９をＯＦＦと
し、比較器６のスイッチ４をＯＮ、スイッチ５，３をＯ
ＦＦとする。これにより、ラインＬ３によるデコーダ９
からスイッチ４までの配線領域、およびラインＬ１によ
るスイッチ４からコンデンサ１間での配線領域は、第１
のＡ／Ｄレジスタ１６にセットされた初期値（８０Ｈ）
に応じてデコーダ９より出力される１／２ＶＲＥＦの電
圧でその寄生容量が充電される。このようにして寄生容
量が充電された後、比較器６のスイッチ４をＯＦＦ、ス
イッチ５をＯＮ、スイッチ３をＯＮに切り換え、入力切
り換え回路１４のスイッチ１２をＯＮにして、第１のＡ
／Ｄ入力のＡ／Ｄ変換を開始する。この第１のＡ／Ｄ入
力の通常のＡ／Ｄ変換動作に入るとき、第１のＡ／Ｄ入
力の電圧とラインＬ１の電位との差は少ないので、コン
デンサ１が第１のＡ／Ｄ入力の電圧で充電されている最
中のノイズを減少させることが可能となる。
／Ｄ入力のＡ／Ｄ変換動作に入る前に、逐次近似レジス
タ７のスイッチ１８をＯＮ、スイッチ１９をＯＦＦと
し、比較器６のスイッチ４をＯＮ、スイッチ５，３をＯ
ＦＦとする。これにより、ラインＬ３によるデコーダ９
からスイッチ４までの配線領域、およびラインＬ１によ
るスイッチ４からコンデンサ１間での配線領域は、第１
のＡ／Ｄレジスタ１６にセットされた初期値（８０Ｈ）
に応じてデコーダ９より出力される１／２ＶＲＥＦの電
圧でその寄生容量が充電される。このようにして寄生容
量が充電された後、比較器６のスイッチ４をＯＦＦ、ス
イッチ５をＯＮ、スイッチ３をＯＮに切り換え、入力切
り換え回路１４のスイッチ１２をＯＮにして、第１のＡ
／Ｄ入力のＡ／Ｄ変換を開始する。この第１のＡ／Ｄ入
力の通常のＡ／Ｄ変換動作に入るとき、第１のＡ／Ｄ入
力の電圧とラインＬ１の電位との差は少ないので、コン
デンサ１が第１のＡ／Ｄ入力の電圧で充電されている最
中のノイズを減少させることが可能となる。
【００５７】第１のＡ／Ｄ入力のＡ／Ｄ変換が終了する
と、第２のＡ／Ｄ入力のＡ／Ｄ変換動作に入る前にスイ
ッチ１９，４をＯＮにし、ラインＬ３、Ｌ１の配線領域
の寄生容量を充電した後、スイッチ４をＯＦＦ、スイッ
チ５，３をＯＮ、スイッチ１３をＯＮにして、第２のＡ
／Ｄ入力のＡ／Ｄ変換を開始する。このように、通常の
Ａ／Ｄ変換動作に入る前に、ラインＬ３、Ｌ１は第２の
Ａ／Ｄレジスタ１７の初期値（８０Ｈ）に応じた１／２
ＶＲＥＦの電圧で寄生容量が充電され、Ａ／Ｄ変換の通
常動作に入るとき、第２のＡ／Ｄ入力の電圧とラインＬ
１の電位差は小さくなり、コンデンサ１が第２のＡ／Ｄ
入力の電圧で充電されている最中のノイズを減少させる
ことができる。
と、第２のＡ／Ｄ入力のＡ／Ｄ変換動作に入る前にスイ
ッチ１９，４をＯＮにし、ラインＬ３、Ｌ１の配線領域
の寄生容量を充電した後、スイッチ４をＯＦＦ、スイッ
チ５，３をＯＮ、スイッチ１３をＯＮにして、第２のＡ
／Ｄ入力のＡ／Ｄ変換を開始する。このように、通常の
Ａ／Ｄ変換動作に入る前に、ラインＬ３、Ｌ１は第２の
Ａ／Ｄレジスタ１７の初期値（８０Ｈ）に応じた１／２
ＶＲＥＦの電圧で寄生容量が充電され、Ａ／Ｄ変換の通
常動作に入るとき、第２のＡ／Ｄ入力の電圧とラインＬ
１の電位差は小さくなり、コンデンサ１が第２のＡ／Ｄ
入力の電圧で充電されている最中のノイズを減少させる
ことができる。
【００５８】以上のように、この実施の形態６によれ
ば、ラインＬ１，Ｌ３の電圧がＡ／Ｄ入力の電圧に近い
電圧になるので、入力端子１０と１１を切り換えるとき
のノイズを少なくすることが可能となり、Ａ／Ｄ変換の
精度を向上させることができるという効果が得られる。
ば、ラインＬ１，Ｌ３の電圧がＡ／Ｄ入力の電圧に近い
電圧になるので、入力端子１０と１１を切り換えるとき
のノイズを少なくすることが可能となり、Ａ／Ｄ変換の
精度を向上させることができるという効果が得られる。
【００５９】実施の形態７．また、上記実施の形態３お
よび実施の形態４では、ラインＬ２、もしくはラインＬ
３とＬ１の寄生容量をあらかじめ充電しておく場合につ
いて説明したが、インピーダンスの高い配線を指定し
て、その配線のみを事前に充電しておくようにしてもよ
い。なお、この実施の形態７におけるＡ／Ｄ変換器も、
実施の形態１の場合と同様に、図１に示すように構成さ
れている。
よび実施の形態４では、ラインＬ２、もしくはラインＬ
３とＬ１の寄生容量をあらかじめ充電しておく場合につ
いて説明したが、インピーダンスの高い配線を指定し
て、その配線のみを事前に充電しておくようにしてもよ
い。なお、この実施の形態７におけるＡ／Ｄ変換器も、
実施の形態１の場合と同様に、図１に示すように構成さ
れている。
【００６０】図８はこの実施の形態７において、充電す
る配線を指定するための配線切り換えレジスタのビット
構成を示す説明図である。図において、２２はｂ０〜ｂ
７の８ビットで構成された配線切り換えレジスタであ
り、各ビットは逐次近似レジスタ７、比較器６、入力切
り換え回路１４の各スイッチにそれぞれ対応付けられ、
そのスイッチのＯＮ／ＯＦＦを指定するデータがセット
されている。図示の例によれば、ビットｂ０はスイッチ
１８、ビットｂ１はスイッチ１９、ビットｂ２はスイッ
チ４、ビットｂ３はスイッチ５、ビットｂ４はスイッチ
３、ビットｂ５はスイッチ１２、ビットｂ６はスイッチ
１３にそれぞれ対応付けられ、ビットｂ７は未使用とな
っている。
る配線を指定するための配線切り換えレジスタのビット
構成を示す説明図である。図において、２２はｂ０〜ｂ
７の８ビットで構成された配線切り換えレジスタであ
り、各ビットは逐次近似レジスタ７、比較器６、入力切
り換え回路１４の各スイッチにそれぞれ対応付けられ、
そのスイッチのＯＮ／ＯＦＦを指定するデータがセット
されている。図示の例によれば、ビットｂ０はスイッチ
１８、ビットｂ１はスイッチ１９、ビットｂ２はスイッ
チ４、ビットｂ３はスイッチ５、ビットｂ４はスイッチ
３、ビットｂ５はスイッチ１２、ビットｂ６はスイッチ
１３にそれぞれ対応付けられ、ビットｂ７は未使用とな
っている。
【００６１】次に動作について説明する。図１のブロッ
ク図において、Ａ／Ｄ変換の動作に入る前に、インピー
ダンスが高い配線だけを事前に充電しておく。どの配線
を充電するのかは、配線切り換えレジスタ２２の内容に
よって各スイッチのＯＮ／ＯＦＦを制御することによっ
て切り換えられるようにする。なお、この配線切り換え
レジスタ２２へのデータのセットは、実施の形態５にお
けるｔ１制御レジスタ２０およびｔ２制御レジスタ２１
のデータセットの場合と同様に、配線切り換えレジスタ
２２にマイクロコンピュータのアドレスを割り当ててお
き、マイクロコンピュータよりそのアドレスを指定し
て、８ビットのデータをセットするなどの方法によって
実現することができる。
ク図において、Ａ／Ｄ変換の動作に入る前に、インピー
ダンスが高い配線だけを事前に充電しておく。どの配線
を充電するのかは、配線切り換えレジスタ２２の内容に
よって各スイッチのＯＮ／ＯＦＦを制御することによっ
て切り換えられるようにする。なお、この配線切り換え
レジスタ２２へのデータのセットは、実施の形態５にお
けるｔ１制御レジスタ２０およびｔ２制御レジスタ２１
のデータセットの場合と同様に、配線切り換えレジスタ
２２にマイクロコンピュータのアドレスを割り当ててお
き、マイクロコンピュータよりそのアドレスを指定し
て、８ビットのデータをセットするなどの方法によって
実現することができる。
【００６２】Ａ／Ｄ制御回路１５はこの配線切り換えレ
ジスタ２２にセットされたデータを読み込んで各スイッ
チのＯＮ／ＯＦＦを制御する。ここで、例えば配線切り
換えレジスタ２２のビットｂ０、ｂ２およびｂ３に
“１”、ビットｂ１，ｂ４、ｂ５およびｂ６に“０”が
それぞれセットされているものとする。このようなデー
タを読み込んだＡ／Ｄ制御回路１５は、スイッチ１８，
３，５をＯＮ状態、スイッチ１９，３，１２，１３をＯ
ＦＦ状態とする。これにより、実施の形態３で説明した
場合と同様に、ラインＬ２を第１のＡ／Ｄレジスタ１６
の内容に基づく比較電圧によって事前に充電しておくこ
とができる。なお、その他の基本的な動作は実施の形態
１の場合と同様である。
ジスタ２２にセットされたデータを読み込んで各スイッ
チのＯＮ／ＯＦＦを制御する。ここで、例えば配線切り
換えレジスタ２２のビットｂ０、ｂ２およびｂ３に
“１”、ビットｂ１，ｂ４、ｂ５およびｂ６に“０”が
それぞれセットされているものとする。このようなデー
タを読み込んだＡ／Ｄ制御回路１５は、スイッチ１８，
３，５をＯＮ状態、スイッチ１９，３，１２，１３をＯ
ＦＦ状態とする。これにより、実施の形態３で説明した
場合と同様に、ラインＬ２を第１のＡ／Ｄレジスタ１６
の内容に基づく比較電圧によって事前に充電しておくこ
とができる。なお、その他の基本的な動作は実施の形態
１の場合と同様である。
【００６３】以上のように、この実施の形態７によれ
ば、Ａ／Ｄ変換に入る前に任意に各配線を充電しておく
ことが可能となって、インピーダンスの低い入力はＡ／
Ｄ変換実行時間を早くし、インピーダンスの高い配線は
精度向上のための充電時間をおくことができるようにな
るため、Ａ／Ｄ変換の変換スピードおよび変換精度の適
正化が図れるという効果が得られる。
ば、Ａ／Ｄ変換に入る前に任意に各配線を充電しておく
ことが可能となって、インピーダンスの低い入力はＡ／
Ｄ変換実行時間を早くし、インピーダンスの高い配線は
精度向上のための充電時間をおくことができるようにな
るため、Ａ／Ｄ変換の変換スピードおよび変換精度の適
正化が図れるという効果が得られる。
【００６４】
【発明の効果】以上のように、この発明によれば、比較
器内のコンデンサを、Ａ／Ｄ入力に対応して用意された
Ａ／Ｄレジスタが保持している値に基づく電圧で一旦充
電した後、当該Ａ／Ｄ入力のＡ／Ｄ変換を制御するよう
に構成したので、入力切り換え時のノイズが小さくな
り、Ａ／Ｄ変換の精度を向上させることが可能なＡ／Ｄ
変換器が得られるという効果がある。
器内のコンデンサを、Ａ／Ｄ入力に対応して用意された
Ａ／Ｄレジスタが保持している値に基づく電圧で一旦充
電した後、当該Ａ／Ｄ入力のＡ／Ｄ変換を制御するよう
に構成したので、入力切り換え時のノイズが小さくな
り、Ａ／Ｄ変換の精度を向上させることが可能なＡ／Ｄ
変換器が得られるという効果がある。
【００６５】この発明によれば、Ａ／Ｄレジスタが保持
している前回のＡ／Ｄ変換値に対応した電圧でコンデン
サを一旦充電した後、今回のＡ／Ｄ変換をおこなうよう
に構成したので、Ａ／Ｄ入力とコンデンサの電位差が小
さくなり、入力切り換え直後のノイズが低減されるた
め、Ａ／Ｄ変換の精度を上げることが可能になるという
効果がある。
している前回のＡ／Ｄ変換値に対応した電圧でコンデン
サを一旦充電した後、今回のＡ／Ｄ変換をおこなうよう
に構成したので、Ａ／Ｄ入力とコンデンサの電位差が小
さくなり、入力切り換え直後のノイズが低減されるた
め、Ａ／Ｄ変換の精度を上げることが可能になるという
効果がある。
【００６６】この発明によれば、コンデンサを基準電圧
の１／２の電圧で一旦充電してから初回のＡ／Ｄ変換を
おこなうように構成したので、Ａ／Ｄ入力とコンデンサ
の電位差が最大でも基準電圧の１／２に抑えられ、入力
切り換え時のノイズが小さくなって、Ａ／Ｄ変換の精度
を向上させることができるという効果がある。
の１／２の電圧で一旦充電してから初回のＡ／Ｄ変換を
おこなうように構成したので、Ａ／Ｄ入力とコンデンサ
の電位差が最大でも基準電圧の１／２に抑えられ、入力
切り換え時のノイズが小さくなって、Ａ／Ｄ変換の精度
を向上させることができるという効果がある。
【００６７】この発明によれば、コンデンサ充電の際に
寄生容量の充電もおこなうように構成したので、入力切
り換え時のノイズが小さくなり、Ａ／Ｄ変換の精度を向
上させることができるという効果がある。
寄生容量の充電もおこなうように構成したので、入力切
り換え時のノイズが小さくなり、Ａ／Ｄ変換の精度を向
上させることができるという効果がある。
【００６８】この発明によれば、コンデンサを充電して
から所定時間が経過した後、Ａ／Ｄ変換を開始するよう
に構成したので、回路内の電圧が安定した状態でＡ／Ｄ
変換がおこなわれるため、ノイズがＡ／Ｄ変換されるこ
とがなくなり、Ａ／Ｄ変換の精度をより向上させること
ができるという効果がある。
から所定時間が経過した後、Ａ／Ｄ変換を開始するよう
に構成したので、回路内の電圧が安定した状態でＡ／Ｄ
変換がおこなわれるため、ノイズがＡ／Ｄ変換されるこ
とがなくなり、Ａ／Ｄ変換の精度をより向上させること
ができるという効果がある。
【００６９】この発明によれば、Ａ／Ｄ変換開始までの
所定の時間を時間調整レジスタにセットするように構成
したので、Ａ／Ｄ変換開始までの時間を自由に設定する
ことができ、チップ外部の配線等の差異によるノイズの
遅延に対応可能となって、より多くの条件に対応してＡ
／Ｄ変換の精度を向上させることができるという効果が
ある。
所定の時間を時間調整レジスタにセットするように構成
したので、Ａ／Ｄ変換開始までの時間を自由に設定する
ことができ、チップ外部の配線等の差異によるノイズの
遅延に対応可能となって、より多くの条件に対応してＡ
／Ｄ変換の精度を向上させることができるという効果が
ある。
【００７０】この発明によれば、寄生容量充電後にＡ／
Ｄ変換を開始するように構成したので、配線中の電圧と
Ａ／Ｄ入力の電圧との差が小さくなって、入力切り換え
時のノイズを低減することができ、Ａ／Ｄ変換の精度を
向上させることが可能になるという効果がある。
Ｄ変換を開始するように構成したので、配線中の電圧と
Ａ／Ｄ入力の電圧との差が小さくなって、入力切り換え
時のノイズを低減することができ、Ａ／Ｄ変換の精度を
向上させることが可能になるという効果がある。
【００７１】この発明によれば、各スイッチを、配線切
り換えレジスタの内容に従って制御し、それによって決
定される配線を充電した後、Ａ／Ｄ変換を開始するよう
に構成したので、インピーダンスの高い配線は事前に充
電しておき、インピーダンスの低い配線はＡ／Ｄ変換の
実行時間を短縮することで、Ａ／Ｄ変換のスピードおよ
び変換精度の適正化が図れるという効果がある。
り換えレジスタの内容に従って制御し、それによって決
定される配線を充電した後、Ａ／Ｄ変換を開始するよう
に構成したので、インピーダンスの高い配線は事前に充
電しておき、インピーダンスの低い配線はＡ／Ｄ変換の
実行時間を短縮することで、Ａ／Ｄ変換のスピードおよ
び変換精度の適正化が図れるという効果がある。
【図１】 この発明の実施の形態１によるＡ／Ｄ変換器
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】 この発明の実施の形態１における各スイッチ
のＯＮ／ＯＦＦ動作のタイミングを示すタイムチャート
である。
のＯＮ／ＯＦＦ動作のタイミングを示すタイムチャート
である。
【図３】 この発明の実施の形態２における各スイッチ
のＯＮ／ＯＦＦ動作のタイミングを示すタイムチャート
である。
のＯＮ／ＯＦＦ動作のタイミングを示すタイムチャート
である。
【図４】 この発明の実施の形態３における各スイッチ
のＯＮ／ＯＦＦ動作のタイミングを示すタイムチャート
である。
のＯＮ／ＯＦＦ動作のタイミングを示すタイムチャート
である。
【図５】 この発明の実施の形態４におけるＡ／Ｄ変換
動作のタイミングを示すタイムチャートである。
動作のタイミングを示すタイムチャートである。
【図６】 この発明の実施の形態５における時間調整レ
ジスタの配置を示すブロック図である。
ジスタの配置を示すブロック図である。
【図７】 この発明の実施の形態６における各スイッチ
のＯＮ／ＯＦＦ動作のタイミングを示すタイムチャート
である。
のＯＮ／ＯＦＦ動作のタイミングを示すタイムチャート
である。
【図８】 この発明の実施の形態７における配線切り換
えレジスタを示す説明図である。
えレジスタを示す説明図である。
【図９】 従来のＡ／Ｄ変換器の構成を示すブロック図
である。
である。
１ コンデンサ、２ インバータ、３，４，５，１２，
１３，１８，１９ スイッチ、６ 比較器、７ 逐次近
似レジスタ、８ ラダー抵抗、９ デコーダ、１０，１
１ 入力端子、１４ 入力切り換え回路、１５ Ａ／Ｄ
制御回路、１６第１のＡ／Ｄレジスタ、１７ 第２のＡ
／Ｄレジスタ、２０ ｔ１制御レジスタ（時間調整レジ
スタ）、２１ ｔ２制御レジスタ（時間調整レジス
タ）、２２配線切り換えレジスタ。
１３，１８，１９ スイッチ、６ 比較器、７ 逐次近
似レジスタ、８ ラダー抵抗、９ デコーダ、１０，１
１ 入力端子、１４ 入力切り換え回路、１５ Ａ／Ｄ
制御回路、１６第１のＡ／Ｄレジスタ、１７ 第２のＡ
／Ｄレジスタ、２０ ｔ１制御レジスタ（時間調整レジ
スタ）、２１ ｔ２制御レジスタ（時間調整レジス
タ）、２２配線切り換えレジスタ。
フロントページの続き Ｆターム(参考） 5J022 AA02 AB05 BA02 BA10 CA10 CB01 CB04 CD03 CE02 CE08 CF01 CF08 CG01 5J055 AX25 AX63 BX03 BX05 CX24 EY03 EZ10 EZ24 FX19 FX27 FX32 FX38 GX02
Claims (8)
- 【請求項１】 複数のＡ／Ｄ入力を順番に切り換えて、
その１つを出力する入力切り換え回路と、 前記入力切り換え回路の出力するＡ／Ｄ入力の電圧を一
定時間保持するコンデンサを有し、当該電圧を比較電圧
と比較する比較器と、 前記Ａ／Ｄ入力のそれぞれに対応して用意されたＡ／Ｄ
レジスタを有し、前記比較器の比較結果に基づくＡ／Ｄ
変換値を保持する逐次近似レジスタと、 前記逐次近似レジスタの保持する値をＤ／Ａ変換した前
記比較電圧を出力するデコーダと、 前記入力切り換え回路、比較回路、および逐次近似レジ
スタを制御し、前記比較器内のコンデンサを、Ａ／Ｄ変
換されるＡ／Ｄ入力に対応する前記Ａ／Ｄレジスタが保
持している値に基づく電圧で一旦充電した後、当該Ａ／
Ｄ入力のＡ／Ｄ変換を制御するＡ／Ｄ制御回路とを備え
たＡ／Ｄ変換器。 - 【請求項２】 逐次近似レジスタの各Ａ／Ｄレジスタ
に、それに対応付けられたＡ／Ｄ入力の前回のＡ／Ｄ変
換値を保持させておき、 Ａ／Ｄ制御回路が、比較器内のコンデンサを、前記Ａ／
Ｄ入力の前回のＡ／Ｄ変換値に対応した電圧で一旦充電
した後、当該Ａ／Ｄ入力の今回のＡ／Ｄ変換を制御する
ことを特徴とする請求項１記載のＡ／Ｄ変換器。 - 【請求項３】 逐次近似レジスタの各Ａ／Ｄレジスタ
に、比較電圧を作成するための基準電圧の１／２の電圧
の値をあらかじめ保持させておき、 Ａ／Ｄ制御回路が、比較器内のコンデンサを、前記基準
電圧の１／２の電圧で一旦充電した後、当該Ａ／Ｄ入力
の初回のＡ／Ｄ変換を制御することを特徴とする請求項
１記載のＡ／Ｄ変換器。 - 【請求項４】 Ａ／Ｄ制御回路が、デコーダからの比較
電圧によって比較器内のコンデンサを充電する際に、当
該電圧によって寄生容量の充電もおこなわせることを特
徴とする請求項１記載のＡ／Ｄ変換器。 - 【請求項５】 Ａ／Ｄ制御回路が、入力切り換え回路よ
り出力されたＡ／Ｄ入力の電圧で比較器内のコンデンサ
を充電した後、所定の時間が経過してから、当該Ａ／Ｄ
入力のＡ／Ｄ変換を開始させることを特徴とする請求項
１記載のＡ／Ｄ変換器。 - 【請求項６】 入力切り換え回路より出力されたＡ／Ｄ
入力の電圧で比較器内のコンデンサを充電してから、当
該Ａ／Ｄ入力のＡ／Ｄ変換を開始させるまでの所定の時
間がセットされる時間調整レジスタを設け、 Ａ／Ｄ制御回路が、前記Ａ／Ｄ入力の電圧で前記コンデ
ンサを充電した後、前記時間調整レジスタから読み込ん
だ所定の時間が経過してから、当該Ａ／Ｄ入力のＡ／Ｄ
変換を開始させることを特徴とする請求項５記載のＡ／
Ｄ変換器。 - 【請求項７】 Ａ／Ｄ制御回路が、対応するＡ／Ｄレジ
スタに保持された値に基づいた電圧によって寄生容量を
充電した後に、そのＡ／Ｄ入力のＡ／Ｄ変換を開始する
ことを特徴とする請求項１記載のＡ／Ｄ変換器。 - 【請求項８】 入力切り換え回路、比較器、逐次近似レ
ジスタ内の各スイッチのＯＮ／ＯＦＦ状態がセットされ
る配線切り換えレジスタを設け、 Ａ／Ｄ制御回路が、前記配線切り換えレジスタの内容に
従って前記各スイッチのＯＮ／ＯＦＦを制御し、それに
よって決定される配線をあらかじめ充電した後に、Ａ／
Ｄ入力のＡ／Ｄ変換を開始することを特徴とする請求項
１記載のＡ／Ｄ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222655A JP2002043942A (ja) | 2000-07-24 | 2000-07-24 | Ａ／ｄ変換器 |
| US09/760,803 US6583745B2 (en) | 2000-07-24 | 2001-01-17 | A/D converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222655A JP2002043942A (ja) | 2000-07-24 | 2000-07-24 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043942A true JP2002043942A (ja) | 2002-02-08 |
Family
ID=18716870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000222655A Pending JP2002043942A (ja) | 2000-07-24 | 2000-07-24 | Ａ／ｄ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6583745B2 (ja) |
| JP (1) | JP2002043942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074230A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | サンプリング回路 |
| JP2016036131A (ja) * | 2014-07-16 | 2016-03-17 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | アナログ・デジタル変換で使用するための方法および装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258639A (ja) * | 2002-02-27 | 2003-09-12 | Nec Microsystems Ltd | アナログ−ディジタル変換器 |
| JP2004180070A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | データスライス装置 |
| JP2005026805A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 半導体集積回路 |
| DE102005030562B4 (de) * | 2005-06-30 | 2012-04-26 | Infineon Technologies Ag | Sukzessiv approximierender Analog/Digital-Wandler |
| JP4751122B2 (ja) * | 2005-07-28 | 2011-08-17 | 株式会社東芝 | Ａ／ｄ変換器 |
| EP1936810A1 (en) * | 2006-12-22 | 2008-06-25 | Austriamicrosystems AG | Method for analog-to-digital conversion and analog-to-digital converter |
| SE533293C2 (sv) * | 2008-10-10 | 2010-08-17 | Zoran Corp | Analog/digital-omvandlare |
| JP2010193041A (ja) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | Ａ／ｄ変換回路及びサンプルホールドタイミング調整方法 |
| JP5657490B2 (ja) * | 2011-08-29 | 2015-01-21 | 株式会社東芝 | 逐次比較型ａｄ変換器および無線受信機 |
| US9270293B2 (en) * | 2014-06-18 | 2016-02-23 | Texas Instruments Incorporated | System and method for multi channel sampling SAR ADC |
| US9397685B1 (en) * | 2015-07-23 | 2016-07-19 | Texas Instruments Incorporated | Sensor with low power model based feature extractor |
| JP6899287B2 (ja) * | 2017-09-01 | 2021-07-07 | 株式会社日立製作所 | 逐次比較型アナログデジタル変換器 |
| US11619661B1 (en) | 2022-03-18 | 2023-04-04 | Nvidia Corporation | On-die techniques for converting currents to frequencies |
| US11777483B1 (en) * | 2022-03-18 | 2023-10-03 | Nvidia Corporation | On-die techniques for asynchnorously comparing voltages |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55100741A (en) * | 1979-01-26 | 1980-07-31 | Hitachi Ltd | Multi-input comparator |
| JPS5812424A (ja) | 1981-07-15 | 1983-01-24 | Toko Inc | 逐次比較型ａ／ｄ変換器 |
| JPH047914A (ja) | 1990-04-25 | 1992-01-13 | Oki Electric Ind Co Ltd | サンプル・ホールド回路 |
| SE500357C2 (sv) * | 1992-01-31 | 1994-06-06 | Silicon Construction Sweden Ab | Arrangemang för analog/digital-omvandling |
| JP2804402B2 (ja) * | 1992-03-06 | 1998-09-24 | 三菱電機株式会社 | アナログデジタル変換装置 |
| JPH07131349A (ja) * | 1993-11-02 | 1995-05-19 | Mitsubishi Electric Corp | アナログ／デジタル変換器 |
| JPH10145196A (ja) | 1996-11-15 | 1998-05-29 | Matsushita Electric Ind Co Ltd | 電圧比較器 |
| JP3819986B2 (ja) * | 1997-02-24 | 2006-09-13 | 株式会社ルネサステクノロジ | アナログ／ディジタル変換器制御方法 |
| KR100318441B1 (ko) * | 1997-12-30 | 2002-02-19 | 박종섭 | 아날로그-디지털변환장치및그변환방법 |
| JP2000059220A (ja) * | 1998-08-03 | 2000-02-25 | Mitsubishi Electric Corp | アナログ／ディジタル変換器制御方法 |
| JP2000134098A (ja) * | 1998-10-21 | 2000-05-12 | Mitsubishi Electric Corp | Ａｄ変換器 |
| JP4242973B2 (ja) * | 1999-08-06 | 2009-03-25 | 三洋電機株式会社 | 逐次比較型ａｄコンバータ及びそれを組み込んだマイクロコンピュータ |
-
2000
- 2000-07-24 JP JP2000222655A patent/JP2002043942A/ja active Pending
-
2001
- 2001-01-17 US US09/760,803 patent/US6583745B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074230A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | サンプリング回路 |
| JP4530767B2 (ja) * | 2004-08-31 | 2010-08-25 | 三洋電機株式会社 | サンプリング回路 |
| JP2016036131A (ja) * | 2014-07-16 | 2016-03-17 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | アナログ・デジタル変換で使用するための方法および装置 |
| US9590653B2 (en) | 2014-07-16 | 2017-03-07 | Infineon Technologies Ag | Method and device for use in analog-to-digital conversion |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020008654A1 (en) | 2002-01-24 |
| US6583745B2 (en) | 2003-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002043942A (ja) | Ａ／ｄ変換器 | |
| US10312932B2 (en) | Successive approximation analog-to-digital converter | |
| US4745393A (en) | Analog-to-digital converter | |
| US20050184894A1 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
| JP3819986B2 (ja) | アナログ／ディジタル変換器制御方法 | |
| JP2995599B2 (ja) | アナログデジタル変換方法 | |
| GB2079080A (en) | Analogue to digital converter | |
| JP2001267925A (ja) | 逐次比較型ａｄ変換器 | |
| JP2001024509A (ja) | 自己補正方式電荷再配分逐次比較型ａｄ変換器 | |
| JPH07106969A (ja) | アナログ／デジタル変換器 | |
| JP2002314419A (ja) | Ａ／ｄ変換回路 | |
| JP3967535B2 (ja) | アナログ／デジタルコンバータ | |
| JPH01321728A (ja) | アナログ／デジタル変換器の制御方法 | |
| JP3792363B2 (ja) | Ａ／ｄ変換器 | |
| JPH10261962A (ja) | Ａ／ｄコンバータ | |
| JP3331081B2 (ja) | サブレンジング型ａ／ｄ変換器 | |
| JP2844617B2 (ja) | Ｃアレー型ａ／ｄコンバータ | |
| JPH11266156A (ja) | アナログ／ディジタル変換器 | |
| JP3896717B2 (ja) | 逐次比較ａ／ｄ変換器 | |
| JPH05240887A (ja) | チョッパ型コンパレータ | |
| JPH1155087A (ja) | コンパレータ及びａｄ変換回路 | |
| JP2997221B2 (ja) | Ａ／ｄ変換回路 | |
| JPS61242420A (ja) | Ａ／ｄ変換回路 | |
| JPS6411171B2 (ja) | ||
| JP2832947B2 (ja) | 直並列型ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |