DE60125851T2 - Verwendung eines trägerwellenabhängigen Zittersignals für die Analog-Digital-Wandlung - Google Patents

Verwendung eines trägerwellenabhängigen Zittersignals für die Analog-Digital-Wandlung Download PDF

Info

Publication number
DE60125851T2
DE60125851T2 DE60125851T DE60125851T DE60125851T2 DE 60125851 T2 DE60125851 T2 DE 60125851T2 DE 60125851 T DE60125851 T DE 60125851T DE 60125851 T DE60125851 T DE 60125851T DE 60125851 T2 DE60125851 T2 DE 60125851T2
Authority
DE
Germany
Prior art keywords
signal
analog
power level
dither
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60125851T
Other languages
English (en)
Other versions
DE60125851D1 (de
Inventor
Arild T. Bridgewater Kolsrud
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of DE60125851D1 publication Critical patent/DE60125851D1/de
Application granted granted Critical
Publication of DE60125851T2 publication Critical patent/DE60125851T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Description

  • Technisches Gebiet
  • Die folgende Erfindung betrifft allgemein Analog-Digital-Umsetzer und insbesondere eine Technik zur Verbesserung der Genauigkeit eines Analog-Digital-Umsetzers.
  • Allgemeiner Stand der Technik
  • Die digitale Verarbeitung von Analogsignalen wird zu einer immer attraktiveren Alternative zur analogen Verarbeitung, da digitale Hardware immer schneller, ausgereifter und integrierter wird. Außerdem sind digitale Systeme im allgemeinen naturgemäß flexibler und weniger empfindlich gegenüber Zeit- und Temperaturschwankungen als analoge Systeme. Folglich erfolgten große Bemühungen zur Entwicklung von Analog-Digital-Umsetzern (ADCs) zum Transformieren eines Analogsignals in eine digitale Darstellung dieses Signals mit immer besserer Genauigkeit, Geschwindigkeit und Auflösung.
  • Bei der Analog-Digital-Umsetzung erfolgt Amplitudenquantisierung, wobei ein analoges Eingangssignal, das über einen endlichen Amplitudenbereich kontinuierlich variieren kann, mit einer gleichförmigen Abtastrate abgetastet wird, um das analoge Eingangssignal auf eine endliche Anzahl diskreter Amplituden abzubilden. Der Eingangssignal-Dynamikumfang eines ADC wird in eine spezifizierte Anzahl möglicher diskreter Amplituden (d.h. Quantisierungspegel) unterteilt, wobei die Anzahl diskreter Amplitudenpegel die Auflösung des ADC spezifiziert. Zum Beispiel erzeugt ein ADC mit 2m Quantisierungspegeln ein m-Bit-Digitalausgangssignal, wobei der Wert von m die Auflösung des ADC definiert.
  • Eine andere wichtige Eigenschaft eines ADC ist seine Linearität (oder Genauigkeit), die ein Maß der Varianz der ADC-Übertragungsfunktion, d.h. der charakteristischen Abbildung des Eingangssignals auf das entsprechende Ausgangssignal, von einer geraden Linie ist. Nichtlinearität in einer ADC-Übertragungsfunktion führt in der Regel zu Umsetzungsspornen, die fiktive Signale sind, die im Frequenzbereich (z.B. während einer schnellen Fouriertransformations-(FFT-)Analyse) von Signalen mit Diskontinuitäten, die mit Abweichungen von einem rein linearen Ansprechen assoziiert sind, erscheinen. Die meisten existierenden Techniken zur Vergrößerung der Genauigkeit eines ADC verwenden Verfahren des analogen Bereichs, um den Fehler aufgrund der Anwesenheit interner und externer Rauschquellen zu minimieren und die Genauigkeit und Zeit- und Temperaturstabilität der analogen Komponenten in dem ADC zu maximieren.
  • Für viele Anwendungen, wie zum Beispiel Telekommunikation, ist ein geringes Rauschen im stationären Zustand bei Abwesenheit eines Eingangssignals und ein hohes Signal/Rausch-Verhältnis, wenn ein Eingangssignal, das einen oder mehrere Träger enthält, an dem ADC anlegt, wichtig. Es wäre folglich nützlich, einen verbesserten ADC bereitzustellen, der die mit Nichtlinearität der ADC-Übertragungsfunktion assoziierten Umsetzungssporne reduziert.
  • Mit Bezug auf D1: Gomez G.J., "A Dynamic Dither Sigma Delta ADC with 103 dB DR for Audio Applications", Design of Mixed-mode Integrated Circuits And Applications, 1999. Third International Workshop On Puerto Vallarta, Mexico, 26.–28.7.1999, Piscataway, NY, USA, IEEE, 26-07-1999, S. 130–133, XP010376246, ISBN: 0-7803-5588-1, offenbart dies eine integrierte Schaltung (6) mit einem Analog-Digital-Umsetzer (1: ADC) zum Umsetzen eines analogen Eingangssignals ("Vin") in ein digitales Ausgangssignal ("Digitale Ausgabe"), wobei der ADC folgendes umfaßt:
    (a) einen Dithersignalgenerator ("RNG", "Dyn Dith DAC"), der dafür konfiguriert ist, ein analoges Dithersignal ("Dither") zu erzeugen; (b) einen Signalkoppler (2: N1, N2), der dafür konfiguriert ist, das analoge Dithersignal zu dem analogen Eingangssignal zu addieren, um ein gedithertes Analogsignal zu erzeugen; (c) einen Amplitudenquantisierer, (2), der dafür konfiguriert ist, das geditherte Analogsignal zu digitalisieren, um das digitale Ausgangssignal zu erzeugen; und (d) einen Prozessor (1: "Komparator", S. 131, Spalte 2, Absatz 1), der dafür konfiguriert ist, das digitale Ausgangssignal zu analysieren, um ein Steuersignal zur Steuerung der Amplitude des durch den Dithersignalgenerator erzeugten Dithersignals zu erzeugen.
  • Aus US-A-4857927 ist ein Analog-Digital-Umsetzer ( 1) zum Umsetzen eines analogen Eingangssignals ("Eingangssignal") in ein digitales Ausgangssignal ("Ausgangssignal") bekannt, wobei der ADC folgendes umfaßt: (a) einen Dithersignalgenerator (10, 12), der dafür ausgelegt ist, ein analoges Dithersignal zu erzeugen; (b) einen Signalkoppler (14), der dafür ausgelegt ist, das analoge Dithersignal zu dem analogen Eingangssignal zu addieren, um ein gedithertes Analogsignal zu erzeugen; (c) einen Amplitudenquantisierer (16), der dafür ausgelegt ist, das geditherte Analogsignal zu digitalisieren, um das digitale Ausgangssignal zu erzeugen; und (d) einen Prozessor (30), der dafür ausgelegt ist, das digitale Ausgangssignal zu analysieren, um ein Steuersignal ("Steuersignal") zum Steuern der Amplitude des durch den Dithersignalgenerator erzeugtem Dithersignals zu erzeugen.
  • KURZFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Technik zum Vergrößern der Genauigkeit eines ADC. Gemäß Ausführungsformen der vorliegenden Erfindung wird ein analoges Dithersignal vor der Amplitudenquantisierung zu dem analogen Eingangssignal addiert. Das Dithersignal der vorliegenden Erfindung hat eine variable Amplitude, die durch einen Prozessor gesteuert wird, der die quantisierten digitalen Darstellungen des geditherten Eingangssignals analysiert, um die entsprechende Amplitude für das zu dem analogen Eingangssignal zu addierende Dithersignal zu bestimmen. Die Amplitude des Dithersignals basiert auf den Leistungspegeln von einem oder mehreren in dem analogen Eingangssignal vorliegenden Trägern. Das Addieren des Dithersignals verringert unerwünschte Umsetzungssporne, die durch Nichtlinearitäten in der ADC-Übertragungsfunktion verursacht werden.
  • In einer Ausführungsform ist die vorliegende Erfindung ein Analog-Digital-Umsetzer (ADC) zum Umsetzen eines analogen Eingangssignals in ein digitales Ausgangssignal, umfassend: (a) einen Dithersignalgenerator, der dafür ausgelegt ist, ein analoges Dithersignal zu erzeugen; (b) einen Signalkoppler, der dafür ausgelegt ist, das analoge Dithersignal zu dem analogen Eingangssignal zu addieren, um ein gedithertes Analogsignal zu erzeugen; (c) einen Amplitudenquantisierer, der dafür ausgelegt ist, das geditherte Analogsignal zu digitalisieren, um das digitale Ausgangssignal zu erzeugen; und (d) einen Prozessor, der dafür ausgelegt ist, das digitale Ausgangssignal zu analysieren, um ein Steuersignal zum Steuern der Amplitude des durch den Dithersignalgenerator erzeugten Dithersignals zu erzeugen, wobei der Prozessor das Steuersignal auf der Basis eines Maßes des Gesamtmomentanleistungspegels eines oder mehrerer Träger in dem analogen Eingangssignal erzeugt.
  • In einer anderen Ausführungsform ist die vorliegende Erfindung ein Verfahren zum Umsetzen eines analogen Eingangssignals in ein digitales Ausgangssignal, mit den folgenden Schritten: (a) Erzeugen eines analogen Dithersignals; (b) Addieren des analogen Dithersignals zu dem analogen Eingangssignal, um ein gedithertes Analogsignal zu erzeugen; (c) Digitalisieren des geditherten Analogsignals, um das digitale Ausgangssignal zu erzeugen; und (d) Analysieren des digitalen Ausgangssignals, um ein Steuersignal zum Steuern der Amplitude des Dithersignals zu erzeugen, wobei das Steuersignal auf einem Maß des Gesamtmomentanleistungspegels eines oder mehrerer Träger in dem analogen Eingangssignal basiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Aspekte, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung, den angefügten Ansprüchen und den beigefügten Zeichnungen deutlicher. Es zeigen:
  • 1 ein Blockschaltbild eines Analog-Digital-Umsetzers gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 2 ein Flußdiagramm der durch den Prozessor von 1 implementierten Verarbeitungen um das VGA-Steuersignal zu erzeugen, mit dem die Amplitude des Dithersignals gesteuert wird, gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 3A und 3B beispielhafte Testergebnisse, die angeben, wie die vorliegende Erfindung bei der Verringerung von Effekten von Nichtlinearitäten in der ADC-Übertragungsfunktion helfen kann.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Mit Bezug auf 1 umfaßt ein Analog-Digital-Umsetzer (ADC) 100 einen Signalkoppler 101, einen Amplituden quantisierer 103, einen Prozessor 105 und einen Dithersignalgenerator 107. Im allgemeinen setzt der ADC 100 ein analoges Eingangssignal 102 in ein digitales Ausgangssignal 106 um. Insbesondere addiert ein Signalkoppler 101 ein durch den Dithersignalgenerator 107 erzeugtes analoges Dithersignal 114 zu dem analogen Eingangssignal 102. Das resultierende geditherte Analogsignal 104 wird durch den Amplitudenquantisierer 103 quantisiert, um das digitale Ausgangssignal 106 zu erzeugen. Der Prozessor 105 analysiert das digitale Ausgangssignal 106, um ein Steuersignal 108 zu erzeugen, mit dem die Amplitude des durch den Dithersignalgenerator 107 erzeugten analogen Dithersignals 114 gesteuert wird. Der Zweck des Addierens des Dithersignals 114 ist das Sicherstellen, daß das resultierende geditherte Analogsignal 104 ein unkorreliertes Signal ist, so daß das digitale Ausgangssignal 106 verringerte Umsetzungssporne aufgrund von Nichtlinearität in der ADC-Übertragungsfunktion aufweist.
  • Der Signalkoppler 101 kann eine beliebige geeignete Komponente zum Addieren des analogen Dithersignals 114 zu dem analogen Eingangssignal 102 sein, wie zum Beispiel eine passive Komponente wie etwa ein Widerstands- oder Wilkinson-Leistungsteiler oder ein Richtungs- oder Hybridkoppler oder eine aktive Komponente, wie etwa ein Doppelgate-FET oder ein anderer, auf Transistoren basierender Addierer. Der Amplitudenquantisierer 103 kann eine beliebige geeignete Komponente zum Quantisieren eines hochfrequenten Analogsignals sein. Die Abtastfrequenz des Amplitudenquantisierers 103 sollte mindestens zweimal die Hochfrequenzgrenze der ADC-Betriebsbandbreite tragen. Der Prozessor 105 ist ein beliebiger geeigneter digitaler Prozessor, wie zum Beispiel ein digitaler Signalprozessor (DSP) oder ein programmierbarer Logikbaustein (PLD). Bei einer bevorzugten Implementierung wird der ADC 100 als eine einzige integrierte Schaltung implementiert, obwohl auch Implementierungen mit diskreten Elementen möglich sind.
  • Wie in 1 gezeigt, umfaßt der Dithersignalgenerator 107 eine Zufallsrauschquelle 109, einen variablen Verstärker (VGA) 111 und ein Tiefpaßfilter 113. Die Zufallsrauschquelle 109 erzeugt ein analoges Zufallsrauschsignal 110. Abhängig von der Implementierung kann die Zufallsrauschquelle 109 auf einem oder mehreren Pseudozufallsrauschgeneratoren basieren, die durch eine oder mehrere digitale Schaltungen gesteuert werden, um digital erzeugtes Rauschen zu erzeugen, oder kann auf einer analogen Rauschquelle, wie zum Beispiel einer Rauschdiode, basieren. In jedem Fall verstärkt der VGA 111 das analoge Zufallsrauschsignal 110 aus der Zufallsrauschquelle 109, um ein verstärktes analoges Rauschsignal 112 zu erzeugen. Die Verstärkung des VGA 111 wird durch das Steuersignal 108 aus dem Prozessor 105 gesteuert.
  • Das Tiefpaßfilter 113 filtert das verstärkte analoge Rauschsignal 112 aus dem VGR 111, um das in den Signalkoppler 101 einzugebende analoge Dithersignal 114 zu erzeugen. Abhängig von der Implementierung begrenzt das Tiefpaßfilter 113 vorzugsweise die Frequenz des analogen Dithersignals auf einen kleinen Teil des Nyquist-Tons für die Bandbreite des ADC 100. Wenn zum Beispiel der ADC 100 dafür ausgelegt ist, im Bereich von etwa 10–20 MHZ bis zu etwa 500 MHZ (oder höher) zu arbeiten, begrenzt das Tiefpaßfilter 113 die Frequenz des analogen Dithersignals 114 auf weniger als etwa 1 MHZ (d.h. etwa 1/20 bis 1/10 der Niederfrequenzgrenze der ADC-Betriebsbandbreite).
  • Der Prozessor 105 verarbeitet jeden n-ten Wert in dem digitalen Ausgangssignal 106, wobei n eine positive ganze Zahl ist, um die Träger, die in dem analogen Eingangssignal 102 vorliegen, zu identifizieren und zu charakterisieren, um das VGA-Steuersignal 108 zu erzeugen. Die Amplitude des Dithersignals 114 entspricht vorzugsweise der Summe der Leistungspegel des einen bzw. der mehreren in der Betriebsbandbreite des ADC vorliegenden Träger.
  • 2 zeigt ein Flußdiagramm der durch den Prozessor 105 von 1 implementierten Verarbeitung, um das zur Steuerung des VGA 111 verwendete Steuersignal 108 zu erzeugen, gemäß einer Ausführungsform der vorliegenden Erfindung. Der Prozessor 105 tastet das digitale Ausgangssignal 106 ab (Schritt 201 von 2) und wendet eine Fourieranalyse (z.B. eine FFT) auf das abgetastete digitale Ausgangssignal an (Schritt 203). Die aus der FFT resultierenden Niederfrequenz-Bins entsprechen dem Dithersignal 114, während die Hochfrequenz-FFT-Bins dem Eingangssignal 102 entsprechen. Der Prozessor 105 identifiziert jeden Träger in dem Eingangssignal 102 als eine signifikant große Spitze in den Beträgen der in den Hochfrequenz-FFT-Bins geführten Werte (Schritt 205). Diese Identifikation umfaßt eine Identifikation von FFT-Bins, die den Niederfrequenz- und Hochfrequenzgrenzen für jeden Träger entsprechen, z.B. durch Schwellenvergleich der Bin-Betragspegel auf einem spezifizierten Betragspegel oder Prozentsatz des Trägerspitzenbetragspegels.
  • Der Prozessor 105 verwendet die Ergebnisse der FFT-Analyse zur Berechnung der Gesamtmomentanleistungspegel der identifizierten Träger in dem Eingangssignal 102 und des Dithersignals 114 (Schritte 207 bzw. 209). Der Gesamtmomentanträgerleistungspegel ST(t) der Träger in dem Eingangssignal 102 wird durch Gleichung (1) folgendermaßen gegeben:
    Figure 00090001
    dabei ist:
    N die Anzahl verschiedener identifizierter Träger (d.h. die Anzahl signifikant großer Spitzen in den Hochfrequenz-FFT-Bins);
    flow die Niederfrequenzgrenze für den i-ten Träger;
    fhigh die Hochfrequenzgrenze für den i-ten Träger; und
    Si(f) die Amplitude des i-ten Trägers bei der Frequenz f (d.h. der Betrag des Werts in dem entsprechenden FFT-Bin).
  • Ähnlich wird die Gesamtmomentandithersignalleistung D(t) durch Gleichung (2) folgendermaßen gegeben:
    Figure 00090002
    dabei ist:
    fLPF die Grenzfrequenz des Tiefpaßfilters 113; und
    d(f) die Amplitude des Dithersignals 114 bei der Frequenz f (d.h. der Betrag des Werts in dem entsprechenden FFT-Bin).
  • Der Prozessor 105 erzeugt einen Wert für das Steuersignal 108, um die Verstärkung des VGA 111 einzustellen, um zum Beispiel den Gesamtmomentandithersignalleistungspegel D(t) und den Gesamtmomentanträgerleistungspegel ST(t) zu entzerren (Schritt 211). Die Addition eines solchen Dithersignals 114 stellt sicher, daß der Amplitudenquantisierer 103 eine relativ unkorrelierte Signalleistung am Eingang sieht, so daß die Umsetzungssporne, die sich aus Nichtlinearitäten in der ADC-Übertragungsfunktion ergeben, reduziert werden. Durch Wiederholen der Operationen des Prozessors 105 in häufigen Intervallen kann die Amplitude des Dithersignals 114 aktualisiert werden, um die Qualität des ADC-Digitalausgangssignals 1106 aufrechtzuerhalten.
  • 3A und 3B zeigen beispielhafte Testergebnisse, die angeben, wie das Dithersignal der vorliegenden Erfindung bei der Verringerung der Effekte von Nichtlinearität in einer ADC-Übertragungsfunktion helfen kann. 3A zeigt die Analyse der schnellen 32K-Fouriertransformation (FFT) des durch den ADC erzeugten digitalen Ausgangssignals für ein analoges Eingangssignal mit zwei verschiedenen Trägern (bei etwa 3 MHZ und etwa 15 MHZ), ohne irgendein Dithersignal hinzuzuaddieren. 3B zeigt eine 32k-FFT-Analyse des durch einen ADC erzeugten digitalen Ausgangssignals für dasselbe analoge Eingangssignal, wobei vor der Quantisierung ein Dithersignal gemäß der vorliegenden Erfindung addiert wird. Wie in den Figuren gezeigt, beseitigt das Addieren des Dithersignals in 3A ersichtliche Umsetzungssporne, was einer verbesserten Qualität des digitalisierten Ausgangsspektrums wie in 3B gezeigt entspricht.
  • Die vorliegende Erfindung kann in vielfältigen Anwendungen angewandt werden, darunter ADCs für Eingangssignale mit einem oder mehreren HF-Trägern, die unkorrelierte Daten enthalten, wie zum Beispiel TDMA-, GSM- oder CDMA-Anwendungen. Abhängig von der Implementierung kann bei diesen Anwendungen das Dithersignal im Vergleich zu den HF-Trägern eine relativ kleinere Amplitude aufweisen.
  • Es versteht sich, daß die obige Beschreibung die bevorzugte beispielhafte Ausführungsform der Erfindung beschreibt und daß die Erfindung nicht auf die gezeigten spezifischen Formen beschränkt ist. Verschiedene andere Substitutionen, Modifikationen, Änderungen und Auslassungen können an dem Entwurf und an der Anordnung der Elemente der bevorzugten Ausführungsform vorgenommen werden, ohne von der in den angefügten Ansprüchen ausgedrückten Erfindung abzuweichen.

Claims (13)

  1. Analog-Digital-Umsetzer (ADC) (100) zum Umsetzen eines analogen Eingangssignals (102) in ein digitales Ausgangssignal (106), umfassend: (a) einen Dithersignalgenerator (107), der dafür ausgelegt ist, ein analoges Dithersignal (114) zu erzeugen; (b) einen Signalkoppler (101), der dafür ausgelegt ist, das analoge Dithersignal zu dem analogen Eingangssignal zu addieren, um ein gedithertes Analogsignal (104) zu erzeugen; (c) einen Amplitudenquantisierer (103), der dafür ausgelegt ist, das geditherte Analogsignal zu digitalisieren, um das digitale Ausgangssignal zu erzeugen; und (d) einen Prozessor (105), der dafür ausgelegt ist, das digitale Ausgangssignal zu analysieren, um ein Steuersignal (108) zum Steuern der Amplitude des durch den Dithersignalgenerator erzeugten analogen Dithersignals zu erzeugen, wobei der Prozessor das Steuersignal auf der Basis eines Maßes des Gesamtleistungspegels erzeugt, dadurch gekennzeichnet, daß der Prozessor den Leistungspegel jedes einzelnen Trägers in dem analogen Eingangssignal charakterisiert und dann die Leistungspegel des einen bzw. der mehreren einzelnen Träger summiert, um den Gesamtleistungspegel zu erzeugen.
  2. Integrierte Schaltung mit einem Analog-Digital-Umsetzer (ADC) (100) nach Anspruch 1.
  3. Erfindung nach Anspruch 1 oder 2, wobei der Prozessor periodisch das digitale Ausgangssignal neu analysiert, um das Steuersignal zu aktualisieren; und der Dithersignalgenerator folgendes umfaßt: (1) eine Zufallsrauschquelle (109), die dafür ausgelegt ist, ein Zufallsrauschsignal (110) zu erzeugen; (2) einen variablen Verstärker (VGA) (111), der dafür ausgelegt ist, das Zufallsrauschsignal aus der Zufallsrauschquelle auf der Basis des Steuersignals aus dem Prozessor zu verstärken, um das analoge Dithersignal zu erzeugen; und (3) ein Tiefpaßfilter (113), das dafür ausgelegt ist, das analoge Dithersignal vor der Addition mit dem analogen Eingangssignal an dem Signalkoppler zu filtern.
  4. Erfindung nach einem der Ansprüche 1–3, wobei der Prozessor den Leistungspegel jedes einzelnen Trägers folgendermaßen charakterisiert: (i) Transformieren (203) von Abtastwerten des digitalen Ausgangssignals in den Frequenzbereich; (ii) Identifizieren (205) jedes einzelnen Trägers auf der Basis der resultierenden Frequenzbereichsdaten; und (iii) Charakterisieren (207) des Leistungspegels jedes identifizierten einzelnen Trägers auf der Basis der entsprechenden Frequenzbereichsdaten.
  5. Erfindung nach einem der Ansprüche 1–4, wobei der Prozessor das Steuersignal auf der Basis von folgendem erzeugt: (1) des Maßes des Gesamtleistungspegels des einen oder der mehreren Träger in dem analogen Eingangssignal und (2) eines Maßes des Gesamtleistungspegels des analogen Dithersignals.
  6. Erfindung nach Anspruch 5, wobei der Prozessor das Steuersignal folgendermaßen erzeugt: Entzerren (1) des Maßes des Gesamtleistungspegels des einen oder der mehreren Träger in dem analogen Eingangssignal und (2) des Maßes des Gesamtleistungspegels des analogen Dithersignals.
  7. Erfindung nach einem der Ansprüche 1–6, wobei der Prozessor den Leistungspegel eines einzelnen Trägers durch Summieren von Leistungspegeln bei einer Vielzahl von Frequenzen in einem Frequenzbereich für den entsprechenden einzelnen Träger charakterisiert.
  8. Verfahren zum Umsetzen eines analogen Eingangssignals in ein digitales Ausgangssignal, mit den folgenden Schritten: (a) Erzeugen (107) eines analogen Dithersignals (114); (b) Addieren (101) des analogen Dithersignals zu dem analogen Eingangssignal, um ein gedithertes Analogsignal (104) zu erzeugen; (c) Digitalisieren (103) des geditherten Analogsignals, um das digitale Ausgangssignal zu erzeugen; und (d) Analysieren (105) des digitalen Ausgangssignals, um ein Steuersignal (108) zum Steuern der Amplitude des Dithersignals zu erzeugen, wobei das Steuersignal auf einem Maß des Gesamtleistungspegels basiert, dadurch gekennzeichnet, daß Schritt (d) die folgenden Schritte umfaßt: Charakterisieren des Leistungspegels jedes einzelnen Trägers in dem analogen Eingangssignal und dann Summieren der Leistungspegel des einen oder der mehreren einzelnen Träger, um den Gesamtleistungspegel zu erzeugen.
  9. Erfindung nach Anspruch 8, wobei Schritt (d) periodisch wiederholt wird, um das Steuersignal zu aktualisieren; und Schritt (a) die folgenden Schritte umfaßt: (1) Erzeugen (109) eines Zufallsrauschsignals (110); (2) Verstärken (111) des Zufallsrauschsignals auf der Basis des Steuersignals, um das analoge Dithersignal zu erzeugen; und (3) Tiefpaßfiltern (113) des analogen Dithersignals vor der Addition mit dem analogen Eingangssignal.
  10. Erfindung nach einem der Ansprüche 8–9, wobei das Charakterisieren des Leistungspegels jedes einzelnen Trägers folgendes umfaßt: (i) Transformieren (203) von Abtastwerten des digitalen Ausgangssignals in den Frequenzbereich; (ii) Identifizieren (205) jedes einzelnen Trägers auf der Basis der resultierenden Frequenzbereichsdaten; und (iii) Charakterisieren (207) des Leistungspegels jedes identifizierten einzelnen Trägers auf der Basis der entsprechenden Frequenzbereichsdaten.
  11. Erfindung nach einem der Ansprüche 8–10, wobei Schritt (d) umfaßt, das Steuersignal auf der Basis von folgendem zu erzeugen: (1) des Maßes des Gesamtleistungspegels des einen oder der mehreren Träger in dem analogen Eingangssignal und (2) eines Maßes des Gesamtleistungspegels des analogen Dithersignals.
  12. Erfindung nach Anspruch 11, wobei Schritt (d) umfaßt, das Steuersignal durch die folgenden Schritte zu erzeugen: Entzerren (1) des Maßes des Gesamtleistungspegels des einen oder der mehreren Träger in dem analogen Eingangssignal und (2) des Maßes des Gesamtleistungspegels des analogen Dithersignals.
  13. Erfindung nach einem der Ansprüche 8–13, wobei Schritt (d) den folgenden Schritt umfaßt: Charakterisieren des Leistungspegels eines einzelnen Trägers durch Summieren von Leistungspegeln bei einer Vielzahl von Frequenzen in einem Frequenzbereich für den entsprechenden einzelnen Träger.
DE60125851T 2000-03-14 2001-03-05 Verwendung eines trägerwellenabhängigen Zittersignals für die Analog-Digital-Wandlung Expired - Lifetime DE60125851T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/524,152 US6268814B1 (en) 2000-03-14 2000-03-14 Carrier-dependent dithering for analog-to-digital conversion
US524152 2000-03-14

Publications (2)

Publication Number Publication Date
DE60125851D1 DE60125851D1 (de) 2007-02-22
DE60125851T2 true DE60125851T2 (de) 2007-10-11

Family

ID=24087981

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60125851T Expired - Lifetime DE60125851T2 (de) 2000-03-14 2001-03-05 Verwendung eines trägerwellenabhängigen Zittersignals für die Analog-Digital-Wandlung

Country Status (9)

Country Link
US (1) US6268814B1 (de)
EP (1) EP1134898B1 (de)
JP (1) JP3836328B2 (de)
KR (1) KR100787369B1 (de)
CN (1) CN1317880A (de)
AU (1) AU2645401A (de)
BR (1) BR0100945A (de)
CA (1) CA2336728A1 (de)
DE (1) DE60125851T2 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044098A1 (en) * 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
US6331831B1 (en) * 1999-11-12 2001-12-18 At&T Corp. A/D conversion through dithering
US6704673B2 (en) * 2002-08-06 2004-03-09 Agilent Technologies, Inc. System and method for improving linearity and reducing digitization artifacts in a data analysis system
US6906649B2 (en) * 2003-08-06 2005-06-14 Micronetics, Inc Dithering module with diplexer
US20050057381A1 (en) * 2003-08-06 2005-03-17 Micronetics, Inc. Dithering module with diplexer
US6950048B1 (en) * 2004-04-02 2005-09-27 Tektronix, Inc. Dither system for a quantizing device
US7652723B1 (en) 2004-04-19 2010-01-26 Video Accessory Corporation Composite video signal correction unit for video imaging and video recording systems
US6980145B1 (en) * 2004-07-30 2005-12-27 Broadcom Corporation System and method for noise cancellation in a signal processing circuit
US7015851B1 (en) * 2004-10-26 2006-03-21 Agilent Technologies, Inc. Linearizing ADCs using single-bit dither
US7362250B2 (en) * 2005-01-31 2008-04-22 Texas Instruments Incorporated Dynamic dither for sigma-delta converters
US7161511B2 (en) * 2005-06-03 2007-01-09 General Electric Company Linearization system and method
US7460043B2 (en) * 2005-06-03 2008-12-02 General Electric Company Analog-to-digital converter compensation system and method
US7116262B1 (en) * 2005-06-30 2006-10-03 Sigmatel, Inc. System and method to receive data
KR100719370B1 (ko) * 2005-08-03 2007-05-17 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법
US7224299B2 (en) * 2005-09-30 2007-05-29 Nxp, B.V. System and method for adjusting dither in a delta sigma modulator
BRPI0709654A2 (pt) * 2006-03-31 2011-07-19 Nihon Dempa Kogyo Co processador digital
US7554471B2 (en) * 2006-11-01 2009-06-30 Northrop Grumman Corporation System and method for improving linearity of a DAC
US7456773B1 (en) * 2007-06-14 2008-11-25 Qualcomm Incorporated Pseudo-differential class-AB digital-to-analog converter with code dependent DC current
JP4627078B2 (ja) * 2007-10-25 2011-02-09 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及び表示装置
CN101458950B (zh) * 2007-12-14 2011-09-14 安凯(广州)微电子技术有限公司 一种消除模数转换器噪声对数字录音干扰的方法
US7602324B1 (en) * 2009-01-20 2009-10-13 Himax Media Solutions, Inc. A/D converter and method for converting analog signals into digital signals
JP2010199799A (ja) * 2009-02-24 2010-09-09 Renesas Electronics Corp アナログデジタル変換回路
US7973612B2 (en) * 2009-04-26 2011-07-05 Qualcomm Incorporated Supply-regulated phase-locked loop (PLL) and method of using
CN101800560B (zh) * 2010-03-17 2012-10-17 苏州国芯科技有限公司 Flash控制器中BCH编译码的纠错能力扩展方法
US8477053B2 (en) * 2011-06-06 2013-07-02 Analog Devices, Inc. ADC with resolution detector and variable dither
US8723707B2 (en) * 2011-11-14 2014-05-13 Analog Devices, Inc. Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters
DK177939B1 (en) * 2012-12-18 2015-01-19 Miitors Aps A method for linearization of the output of an analog-to-digital converter and measuring instruments using such method
RU2548658C1 (ru) * 2013-10-03 2015-04-20 Акционерное общество "Концерн "Созвездие" Радиоприемное устройство с ключевым управлением амплитудой размывающего сигнала
CN103560800B (zh) * 2013-11-04 2015-12-02 中国电子科技集团公司第四十一研究所 一种提高adc+fpga数字接收系统灵敏度的抖动发生装置及抖动产生方法
US9077363B2 (en) 2013-12-03 2015-07-07 Analog Devices, Inc. Stochastic encoding in analog to digital conversion
CN103634005B (zh) * 2013-12-13 2017-06-06 戴祖渝 一种模数转换器中量化噪声随机化的方法
US9337937B2 (en) * 2014-03-10 2016-05-10 Cisco Technology, Inc. Common mode rejection ratio control for coherent optical receivers
DE102014204518A1 (de) 2014-03-12 2015-09-17 Siemens Aktiengesellschaft Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung
FR3037456B1 (fr) * 2015-06-10 2017-06-02 Thales Sa Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur
DE102016204417A1 (de) * 2016-03-17 2017-09-21 Continental Teves Ag & Co. Ohg Vorrichtung zum Messen einer Messgröße
JP7078347B2 (ja) * 2016-04-01 2022-05-31 株式会社ジェイテクト センサ装置
RU2660660C2 (ru) * 2016-04-11 2018-07-09 Акционерное общество "Концерн "Созвездие" Радиоприёмное устройство с ключевым управлением амплитудой размывающего сигнала
CN106788433B (zh) * 2016-12-13 2019-07-05 山东大学 数字噪声源、数据处理系统及数据处理方法
RU181983U1 (ru) * 2016-12-29 2018-07-31 Открытое акционерное общество "Научно-производственное объединение Ангстрем" Приемное устройство с увеличенным динамическим диапазоном
US10116322B1 (en) 2017-12-01 2018-10-30 Raytheon Company Rail adaptive dither
CN108111759A (zh) * 2017-12-23 2018-06-01 航天恒星科技有限公司 面向面阵ccd光电转换的仿真设计方法
US11652491B2 (en) * 2020-08-07 2023-05-16 Analog Devices International Unlimited Company High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
CN114252160B (zh) * 2020-09-22 2024-03-22 无锡华润上华科技有限公司 模数转换器及热电堆阵列
US11949426B2 (en) * 2020-12-16 2024-04-02 Qualcomm Incorporated Configurable analog-to-digital conversion parameters

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710747A (en) * 1984-03-09 1987-12-01 Fairchild Semiconductor Corporation Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC)
JPS62112221U (de) * 1985-12-27 1987-07-17
JP3168620B2 (ja) * 1991-07-03 2001-05-21 ソニー株式会社 ディジタル／アナログ変換装置
US5189418A (en) * 1992-04-16 1993-02-23 Hewlett-Packard Company Dither error correction
US5940138A (en) * 1992-08-04 1999-08-17 J. Carl Cooper Analog signal process with dither pattern
US5493298A (en) * 1993-03-01 1996-02-20 Hewlett-Packard Company Dithered analog-to-digital converter
US5745061A (en) * 1995-07-28 1998-04-28 Lucent Technologies Inc. Method of improving the stability of a sigma-delta modulator employing dither
US5745274A (en) * 1995-12-27 1998-04-28 Lucent Technologies Inc. Maintenance of optical networks
DE19720548C2 (de) * 1997-05-16 2003-07-10 Rohde & Schwarz Analog/Digital-Wandler
US5963157A (en) * 1997-06-23 1999-10-05 Motorola, Inc. Method and apparatus for the addition and removal of a dither signal
US6016113A (en) * 1997-06-26 2000-01-18 Binder; Yehuda System for enhancing the accuracy of analog-digital-analog conversions

Also Published As

Publication number Publication date
EP1134898B1 (de) 2007-01-10
EP1134898A3 (de) 2004-01-07
KR20010092323A (ko) 2001-10-24
JP3836328B2 (ja) 2006-10-25
US6268814B1 (en) 2001-07-31
EP1134898A2 (de) 2001-09-19
CA2336728A1 (en) 2001-09-14
DE60125851D1 (de) 2007-02-22
AU2645401A (en) 2001-09-20
KR100787369B1 (ko) 2007-12-24
JP2001267922A (ja) 2001-09-28
CN1317880A (zh) 2001-10-17
BR0100945A (pt) 2001-10-30

Similar Documents

Publication Publication Date Title
DE60125851T2 (de) Verwendung eines trägerwellenabhängigen Zittersignals für die Analog-Digital-Wandlung
DE112006002584B4 (de) Digital-Analog-Wandler mit geringer Störung und geringer Verzerrung
DE102011000560A1 (de) Korrektur von Nichtlinearitäten in ADCs
DE10249864A1 (de) Kalibrierungsverfahren für einen Verschachtelungs-A/D-Wandler
DE10021824A1 (de) D/A-Wandlervorrichtung und D/A-Wandlerverfahren
US20030123584A1 (en) Trace video filtering using wavelet de-noising techniques
DE202019100036U1 (de) Überabgetasteter zeitkontinuierlicher Pipeline-ADW mit Spannungsmodussummierung
DE60127865T2 (de) Digital-analog-wandler mit sigma-delta schleife und rückkopplungs-daw-model
DE60132797T2 (de) Rekonstruktion ungleichförmig abgetasteter bandbegrenzter signale
DE102010060183A1 (de) Datenumsetzer mit einem passiven Filter
DE2737056A1 (de) Verfahren und vorrichtung zur optimalen erfassung der daten analytischer instrumente
DE102008052838B4 (de) Abtastfehlerverringerung bei PWM-MASH-Wandlern
DE102005032982B4 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung eines Eingangssignals
DE102007038148A1 (de) Mehrfach-FM-Zittern
DE102014117457B4 (de) Stochastische Codierung bei Analog-Digital-Umsetzung
DE10008699C1 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung eines Signals
DE60205297T2 (de) Verfahren und Vorrichtung zur Erzeugung eines Zufallssignals mit kontrolliertem Histogramm und Spektrum
Binkley et al. Data manipulation and handling
Carbone et al. Effective frequency-domain ADC testing
Kamensky et al. Improvement in spectral properties of quantization noise of harmonic signal using multiresolution quantization
Akujuobi et al. Wavelet-based differential nonlinearity testing of mixed signal system ADCs
Biswal et al. Time frequency analysis and FPGA implementation of modified S-transform for de-noising
DE19809882A1 (de) Vorrichtung zur Signalverarbeitung von zeitdiskreten Werten
DE102018128644A1 (de) Verfahren und Messgerät zum Entfernen von einem ungewollten Signalanteil aus einem Messsignal
EP1397867B1 (de) Verfahren und vorrichtung zur unterdrückung von grenzzyklen bei noise-shaping-filtern

Legal Events

Date Code Title Description
8364 No opposition during term of opposition