JP3836328B2 - Ａｄ変換器を有する集積回路 - Google Patents
Ａｄ変換器を有する集積回路 Download PDFInfo
- Publication number
- JP3836328B2 JP3836328B2 JP2001061238A JP2001061238A JP3836328B2 JP 3836328 B2 JP3836328 B2 JP 3836328B2 JP 2001061238 A JP2001061238 A JP 2001061238A JP 2001061238 A JP2001061238 A JP 2001061238A JP 3836328 B2 JP3836328 B2 JP 3836328B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- power level
- analog input
- dither
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000969 carrier Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 15
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
- H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＡＤコンバータに関し、特にＡＤコンバータの精度を改善する技術に関する。
【０００２】
【従来の技術】
デジタルのハードウェアがより速くより高級かつより集積化されるにつれて、アナログ信号をデジタル的に処理することは、アナログ処理に対するより魅力的な別の手段となりつつある。一般的にデジタルシステムは、アナログシステムよりも本来的によりフレキシブルがあり、時間や温度の変動に対し耐えることができる。その結果、多くの努力がアナログ信号を高精度、高速度、高解像度のデジタル信号に変換するためにＡＤコンバータ（ＡＤＣ）の開発に向けられている。
【０００３】
ＡＤ変換は振幅の量子化し、この量子化においては、アナログ入力信号（有限の振幅範囲内で連続的に変化する）を均一のサンプリングレートでサンプリングして、アナログ入力信号を個々の振幅を有する有限の数にマッピングしている。ＡＤＣの入力信号のダイナミックレンジは、特定の数の個々の振幅（量子化レベル）に分割され、そしてこの個々の振幅レベルの数がＡＤＣの解像度を決定している。例えば、２m の量子化レベルを有するＡＤＣは、ｍビットのデジタル出力信号を生成し、そしてこのｍの値がＡＤＣの解像度を決定する。
【０００４】
ＡＤＣの別の重要な特徴は、線形性（即ち精度）であり、これはＡＤＣの変換関数の直線からの変動の値であり、即ち入力信号を対応する出力信号にマッピングする特性である。ＡＤＣの変換関数の非線形性は、変換スパー（conversion spurs）を発生させ、これは線形応答からずれたことにより引き起こされる不連続性を有する信号の周波数領域（例えば、高速フーリエ変換（ＦＦＴ）解析の間）で現れる擬似信号である。ＡＤＣの精度を上げる既存の技術は、内部および外部のノイズソースの存在に起因するエラーを最小にすること、およびＡＤＣ内のアナログ成分の時間と温度の安定性と精度を最大にする方法に依存している。
【０００５】
多くのアプリケーションにおいては、例えば通信においては、入力信号の存在下における定常状態においてノイズが低いことおよび、キャリア（搬送波）を含む入力信号がＡＤＣに入ったときにＳＮ比が高いことが重要である。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、ＡＤＣ変換関数の非線形性に関連する変換スパーを減らすことのできるＡＤＣを提供することである。さらに本発明は、ＡＤＣの精度を向上させる技術を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一実施例によれば、アナログディザー信号が振幅を量子化するプロセスの前にアナログ入力信号に加えられる。本発明のディザー信号は、プロセッサにより制御される可変の振幅を有する。そしてこのプロセッサがディザーの加えられた入力信号の量子化デジタル表示を解析して、アナログ入力信号に付け加えられるべきディザー信号の振幅を決定している。ディザー信号の振幅は、アナログ入力信号内に存在するキャリアのパワーレベルに依存する。ディザー信号を追加することによりＡＤ変換関数の非線形性に起因する不要な変換スパーを減らすことができる。
【０００８】
本発明の一実施例においては、本発明は請求項１に記載した特徴を有する。即ち、アナログ入力信号をデジタル出力信号に変換するＡＤ変換器を有する集積回路において、前記ＡＤ変換器は、（ａ）アナログディザー信号を生成するディザー信号生成器と、（ｂ）前記アナログディザー信号をアナログ入力信号に加え、ディザー化アナログ信号を生成する信号カプラと、（ｃ）デジタル出力信号を生成するために前記ディザー化アナログ信号をデジタル化する振幅量子化器と、（ｄ）前記ディザー信号生成器により生成されたディザー信号の振幅を制御する制御信号を生成するために、前記デジタル出力信号を解析するプロセッサとからなり、前記プロセッサは、前記アナログ入力信号内の１つあるいは複数のキャリアの全瞬時パワーレベルの測定値に基づいて制御信号を生成する。
【０００９】
本発明の他の実施例によれば、本発明は請求項１３に記載した特徴を有する。即ち、アナログ入力信号をデジタル出力信号に変換する方法において、（ａ）アナログディザー信号を生成するステップと、（ｂ）ディザー化アナログ信号を生成するために前記アナログディザー信号をアナログ入力信号に加えるステップと、（ｃ）デジタル出力信号を生成するために前記ディザー化アナログ信号をデジタル化するステップと、（ｄ）前記ディザー信号の振幅を制御する制御信号を生成するために前記デジタル出力信号を解析するステップとからなり、前記制御信号は、前記アナログ入力信号内の１つあるいは複数のキャリアの全瞬時パワーレベルの測定値に基づいて決定されることを特徴とする。
【００１０】
【発明の実施の形態】
図１において、ＡＤコンバータ１００は信号カプラ１０１と振幅量子化器１０３とプロセッサ１０５とディザー信号生成器１０７とを有する。ＡＤコンバータ１００は、入力信号１０２をデジタル出力信号１０６に変換する。特に信号カプラ１０１はディザー信号生成器１０７により生成されたアナログディザー信号１１４を入力信号１０２に加える。その結果得られたディザー化アナログ信号１０４は振幅量子化器１０３により量子化され、デジタル出力信号１０６を生成する。
【００１１】
プロセッサ１０５はデジタル出力信号１０６を解析して制御信号１０８を生成し、これを用いてディザー信号生成器１０７により生成されるアナログディザー信号１１４の振幅を制御する。アナログディザー信号１１４を加える目的は、その結果得られたディザー化アナログ信号１０４が非相関信号となり、ディザー化アナログ信号１０４はＡＤＣ変換関数の非線形性に起因する変換スパーを低減するようにしている。
【００１２】
信号カプラ１０１は、アナログディザー信号１１４を入力信号１０２に加える素子であり、例えば抵抗性またはウイルキンソンパワーデバイダあるいは方向性カプラあるいはハイブリッドカプラあるいはデュアルゲートＦＥＴのような活性素子あるいは他のトランジスタベースの加算器のような受動型素子である。振幅量子化器１０３は、高周波アナログ信号を量子化する素子である。振幅量子化器１０３をサンプリングする周波数は、ＡＤＣの動作帯域の高周波限界の２倍以上でなければならない。プロセッサ１０５はデジタル信号プロセッサ（ＤＳＰ）あるいはプラマブル論理デバイス（programmable logic device（ＰＬＤ)）のようなデジタルプロセッサである。この実施例おいては、ＡＤコンバータ１００は１つの集積回路で実現されるが、個々の素子を組み合わせることも可能である。
【００１３】
図１において、ディザー信号生成器１０７はランダムノイズソース１０９と可変利得増幅器（ＶＧＡ）１１１とローパスフィルタ１１３とを有する。ランダムノイズソース１０９は、アナログランダムノイズ信号１１０を生成する。実現方法によっては、ランダムノイズソース１０９はデジタル的にノイズを生成するようなデジタル回路により制御される擬似ランダムノイズ生成器あるいはノイズダイオードのようなアナログノイズソースに基づいて形成される。いずれの場合においても、ＶＧＡ１１１はランダムノイズソース１０９からのアナログランダムノイズ信号１１０を増幅して、増幅されたアナログノイズ信号１１２を生成する。ＶＧＡ１１１のゲインは、プロセッサ１０５から制御信号１０８により制御される。
【００１４】
ローパスフィルタ１１３は、ＶＧＡ１１１からのアナログノイズ信号１１２をフィルタ処理してアナログディザー信号１１４を生成し、それを信号カプラ１０１に与える。この構成の実現方法においては、ローパスフィルタ１１３はＡＤコンバータ１００の帯域に対するナイキストトーンの一部であるようなアナログディザー信号の周波数を制限するのが好ましい。例えばＡＤコンバータ１００が１０−２０ＭＨＺから５００ＭＨＺ（あるいはそれ以上）の範囲で動作するよう設計されている場合には、ローパスフィルタ１１３はアナログディザー信号１１４の周波数を１ＭＨＺ以下（即ち、ＡＤＣ動作帯域の低周波限界の１／２０から１／１０）に制限する。
【００１５】
プロセッサ１０５はデジタル出力信号１０６内の各ｎ番目の値を処理して、入力信号１０２内に表れるキャリアの特性を特定して制御信号１０８を生成する。アナログディザー信号１１４の振幅は、ＡＤＣの動作帯域内に存在する１つあるいは複数のキャリアのパワーレベルの和に対応する。
【００１６】
図２は、本発明の一実施例によりＶＧＡ１１１を制御するために用いられる制御信号１０８を生成するために図１のプロセッサ１０５の処理のフローチャートを表す。プロセッサ１０５はデジタル出力信号１０６をサンプリングし（ステップ２０１）、高速フーリエ解析（ＦＦＴ）をこのサンプリングされたデジタル出力信号に対し行う（ステップ２０３）。ＦＦＴから得られた低周波ビン（low-frequency bins）は、アナログディザー信号１１４に対応し、高周波のＦＦＴビンは、入力信号１０２に対応する。
【００１７】
プロセッサ１０５は入力信号１０２内の各キャリアを高周波ＦＦＴビン内に維持される値の大きさのうち比較的大きなピークとして特定する。この特定は、各キャリアに対する低周波限界と高周波限界に対応するＦＦＴビンの特定を含み、これはキャリアピークの振幅レベルのパーセンテージあるいは特定の振幅レベルでのビン振幅レベルをしきい値で処理することにより行われる。
【００１８】
プロセッサ１０５は、ＦＦＴ解析の結果を用いて、入力信号１０２内で特定されたキャリアとアナログディザー信号１１４の全瞬時パワーレベルを計算する（それぞれステップ２０７，２０９）。入力信号１０２内のキャリアの全瞬時キャリアパワーレベルＳT(ｔ）は、次式（１）で与えられる。
【数１】
ここで、Ｎは、特定されたキャリアの数（即ち、高周波ＦＦＴビン内の大きなピークの数）、ｆlow は、ｉ番目のキャリアの低周波限界、ｆhighは、ｉ番目のキャリアの高周波限界、Ｓi（ｆ）は、周波数ｆにおけるｉ番目のキャリアの振幅（即ち、対応するＦＦＴビン内の値の大きさ）である。
【００１９】
同様に、全瞬時ディザー信号パワーＤ（ｔ）は、式（２）で与えられる。
【数２】
ここで、ｆLPF は、ローパスフィルタ１１３のカットオフ周波数、ｄ（ｆ）は、周波数ｆにおけるアナログディザー信号１１４の振幅（即ち、対応するＦＦＴビンの値の大きさ）である。
【００２０】
プロセッサ１０５は、制御信号１０８に対する値を生成してＶＧＡ１１１のゲインを設定する。例えば、全瞬時ディザー信号パワーレベルＤ（ｔ）と、全瞬時キャリアパワーレベルＳT(ｔ）を等しくする（ステップ２１１）。アナログディザー信号１１４を加えることによりローパスフィルタ１１３は、入力点において全く相関しない信号パワーが得られ、その結果ＡＤＣ変換関数の非線形性から得られる変換スパーが低減される。プロセッサ１０５の動作を頻繁に繰り返すことにより、アナログディザー信号１１４の振幅を更新してデジタル出力信号１０６の質を維持する。
【００２１】
図３は、ＡＤＣ変換関数の非線形性の影響を低減するために、本発明のディザー信号がいかに役立っているかを示すテスト結果を示す。図３Ａは、ディザー信号を加えずに２つのキャリア（３ＭＨＺと１５ＭＨＺ）を有するアナログ入力信号に対しＡＤＣにより生成されたデジタル出力信号の３２ｋの高速フーリエ変換（ＦＦＴ）の解析結果を示す。
【００２２】
図３Ｂは、量子化プロセスの前に本発明によりディザー信号が加えられ、同一のアナログ入力信号に対するＡＤＣにより生成されたデジタル出力信号の３２ｋＦＦＴ解析結果を示す。同図に示すように、ディザー信号を追加することにより図３Ａに表れている変換スパーがなくなり、これは図３Ｂに示されたようなデジタル化された出力スペクトラムの品質が改善されていることが分かる。
【００２３】
本発明はＴＤＭＡ，ＧＳＭ，ＣＤＭＡのアプリケーションのような非相関データを含む１つあるいは複数のＲＦキャリアを有する入力信号に対するＡＤＣを含む様々なアプリケーションに適用可能である。実施にあたっては、これらのアプリケーションにおいては、ディザー信号はＲＦキャリアに比較して小さな振幅を有するのがよい。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、ＡＤＣ変換関数の非線形性に関連する変換スパーを減らすことのできるＡＤＣを提供することである。さらに本発明は、ＡＤＣの精度を向上させる技術を提供することである。
【００２５】
特許請求の範囲に記載した発明の構成要件の後の括弧内の符号は、構成要件と実施例と対応づけて発明を容易に理解させる為のものであり、特許請求の範囲の解釈に用いるべきのものではない。
【図面の簡単な説明】
【図１】本発明の一実施例によるＡＤＣのブロック図
【図２】本発明の一実施例によりディザー信号の振幅を制御するために用いられるＶＧＡ制御信号を生成するための図１のプロセッサにより行われる処理のフローチャート図
【図３】本発明がいかにＡＤＣ変換関数の非線形性の影響を取り除くかを表すテスト結果を表す図
【符号の説明】
１００ ＡＤコンバータ
１０１ 信号カプラ
１０２ 入力信号
１０３ 振幅量子化器
１０４ ディザー化アナログ信号
１０５ プロセッサ
１０６ デジタル出力信号
１０７ ディザー信号生成器
１０８ 制御信号
１０９ ランダムノイズソース
１１０ アナログランダムノイズ信号
１１１ 可変利得増幅器
１１２ アナログノイズ信号
１１３ ローパスフィルタ
１１４ アナログディザー信号
２０１ デジタル出力信号をサンプルする
２０３ フーリエ解析を実行する
２０５ 搬送波信号を特定する
２０７ 全瞬時搬送波パワーレベルを計算する
２０９ 全瞬時ディザー信号パワーレベルを計算する
２１１ ディザー信号と搬送波のパワーレベルを等しくするために制御信号を生成する
【発明の属する技術分野】
本発明は、ＡＤコンバータに関し、特にＡＤコンバータの精度を改善する技術に関する。
【０００２】
【従来の技術】
デジタルのハードウェアがより速くより高級かつより集積化されるにつれて、アナログ信号をデジタル的に処理することは、アナログ処理に対するより魅力的な別の手段となりつつある。一般的にデジタルシステムは、アナログシステムよりも本来的によりフレキシブルがあり、時間や温度の変動に対し耐えることができる。その結果、多くの努力がアナログ信号を高精度、高速度、高解像度のデジタル信号に変換するためにＡＤコンバータ（ＡＤＣ）の開発に向けられている。
【０００３】
ＡＤ変換は振幅の量子化し、この量子化においては、アナログ入力信号（有限の振幅範囲内で連続的に変化する）を均一のサンプリングレートでサンプリングして、アナログ入力信号を個々の振幅を有する有限の数にマッピングしている。ＡＤＣの入力信号のダイナミックレンジは、特定の数の個々の振幅（量子化レベル）に分割され、そしてこの個々の振幅レベルの数がＡＤＣの解像度を決定している。例えば、２m の量子化レベルを有するＡＤＣは、ｍビットのデジタル出力信号を生成し、そしてこのｍの値がＡＤＣの解像度を決定する。
【０００４】
ＡＤＣの別の重要な特徴は、線形性（即ち精度）であり、これはＡＤＣの変換関数の直線からの変動の値であり、即ち入力信号を対応する出力信号にマッピングする特性である。ＡＤＣの変換関数の非線形性は、変換スパー（conversion spurs）を発生させ、これは線形応答からずれたことにより引き起こされる不連続性を有する信号の周波数領域（例えば、高速フーリエ変換（ＦＦＴ）解析の間）で現れる擬似信号である。ＡＤＣの精度を上げる既存の技術は、内部および外部のノイズソースの存在に起因するエラーを最小にすること、およびＡＤＣ内のアナログ成分の時間と温度の安定性と精度を最大にする方法に依存している。
【０００５】
多くのアプリケーションにおいては、例えば通信においては、入力信号の存在下における定常状態においてノイズが低いことおよび、キャリア（搬送波）を含む入力信号がＡＤＣに入ったときにＳＮ比が高いことが重要である。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、ＡＤＣ変換関数の非線形性に関連する変換スパーを減らすことのできるＡＤＣを提供することである。さらに本発明は、ＡＤＣの精度を向上させる技術を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一実施例によれば、アナログディザー信号が振幅を量子化するプロセスの前にアナログ入力信号に加えられる。本発明のディザー信号は、プロセッサにより制御される可変の振幅を有する。そしてこのプロセッサがディザーの加えられた入力信号の量子化デジタル表示を解析して、アナログ入力信号に付け加えられるべきディザー信号の振幅を決定している。ディザー信号の振幅は、アナログ入力信号内に存在するキャリアのパワーレベルに依存する。ディザー信号を追加することによりＡＤ変換関数の非線形性に起因する不要な変換スパーを減らすことができる。
【０００８】
本発明の一実施例においては、本発明は請求項１に記載した特徴を有する。即ち、アナログ入力信号をデジタル出力信号に変換するＡＤ変換器を有する集積回路において、前記ＡＤ変換器は、（ａ）アナログディザー信号を生成するディザー信号生成器と、（ｂ）前記アナログディザー信号をアナログ入力信号に加え、ディザー化アナログ信号を生成する信号カプラと、（ｃ）デジタル出力信号を生成するために前記ディザー化アナログ信号をデジタル化する振幅量子化器と、（ｄ）前記ディザー信号生成器により生成されたディザー信号の振幅を制御する制御信号を生成するために、前記デジタル出力信号を解析するプロセッサとからなり、前記プロセッサは、前記アナログ入力信号内の１つあるいは複数のキャリアの全瞬時パワーレベルの測定値に基づいて制御信号を生成する。
【０００９】
本発明の他の実施例によれば、本発明は請求項１３に記載した特徴を有する。即ち、アナログ入力信号をデジタル出力信号に変換する方法において、（ａ）アナログディザー信号を生成するステップと、（ｂ）ディザー化アナログ信号を生成するために前記アナログディザー信号をアナログ入力信号に加えるステップと、（ｃ）デジタル出力信号を生成するために前記ディザー化アナログ信号をデジタル化するステップと、（ｄ）前記ディザー信号の振幅を制御する制御信号を生成するために前記デジタル出力信号を解析するステップとからなり、前記制御信号は、前記アナログ入力信号内の１つあるいは複数のキャリアの全瞬時パワーレベルの測定値に基づいて決定されることを特徴とする。
【００１０】
【発明の実施の形態】
図１において、ＡＤコンバータ１００は信号カプラ１０１と振幅量子化器１０３とプロセッサ１０５とディザー信号生成器１０７とを有する。ＡＤコンバータ１００は、入力信号１０２をデジタル出力信号１０６に変換する。特に信号カプラ１０１はディザー信号生成器１０７により生成されたアナログディザー信号１１４を入力信号１０２に加える。その結果得られたディザー化アナログ信号１０４は振幅量子化器１０３により量子化され、デジタル出力信号１０６を生成する。
【００１１】
プロセッサ１０５はデジタル出力信号１０６を解析して制御信号１０８を生成し、これを用いてディザー信号生成器１０７により生成されるアナログディザー信号１１４の振幅を制御する。アナログディザー信号１１４を加える目的は、その結果得られたディザー化アナログ信号１０４が非相関信号となり、ディザー化アナログ信号１０４はＡＤＣ変換関数の非線形性に起因する変換スパーを低減するようにしている。
【００１２】
信号カプラ１０１は、アナログディザー信号１１４を入力信号１０２に加える素子であり、例えば抵抗性またはウイルキンソンパワーデバイダあるいは方向性カプラあるいはハイブリッドカプラあるいはデュアルゲートＦＥＴのような活性素子あるいは他のトランジスタベースの加算器のような受動型素子である。振幅量子化器１０３は、高周波アナログ信号を量子化する素子である。振幅量子化器１０３をサンプリングする周波数は、ＡＤＣの動作帯域の高周波限界の２倍以上でなければならない。プロセッサ１０５はデジタル信号プロセッサ（ＤＳＰ）あるいはプラマブル論理デバイス（programmable logic device（ＰＬＤ)）のようなデジタルプロセッサである。この実施例おいては、ＡＤコンバータ１００は１つの集積回路で実現されるが、個々の素子を組み合わせることも可能である。
【００１３】
図１において、ディザー信号生成器１０７はランダムノイズソース１０９と可変利得増幅器（ＶＧＡ）１１１とローパスフィルタ１１３とを有する。ランダムノイズソース１０９は、アナログランダムノイズ信号１１０を生成する。実現方法によっては、ランダムノイズソース１０９はデジタル的にノイズを生成するようなデジタル回路により制御される擬似ランダムノイズ生成器あるいはノイズダイオードのようなアナログノイズソースに基づいて形成される。いずれの場合においても、ＶＧＡ１１１はランダムノイズソース１０９からのアナログランダムノイズ信号１１０を増幅して、増幅されたアナログノイズ信号１１２を生成する。ＶＧＡ１１１のゲインは、プロセッサ１０５から制御信号１０８により制御される。
【００１４】
ローパスフィルタ１１３は、ＶＧＡ１１１からのアナログノイズ信号１１２をフィルタ処理してアナログディザー信号１１４を生成し、それを信号カプラ１０１に与える。この構成の実現方法においては、ローパスフィルタ１１３はＡＤコンバータ１００の帯域に対するナイキストトーンの一部であるようなアナログディザー信号の周波数を制限するのが好ましい。例えばＡＤコンバータ１００が１０−２０ＭＨＺから５００ＭＨＺ（あるいはそれ以上）の範囲で動作するよう設計されている場合には、ローパスフィルタ１１３はアナログディザー信号１１４の周波数を１ＭＨＺ以下（即ち、ＡＤＣ動作帯域の低周波限界の１／２０から１／１０）に制限する。
【００１５】
プロセッサ１０５はデジタル出力信号１０６内の各ｎ番目の値を処理して、入力信号１０２内に表れるキャリアの特性を特定して制御信号１０８を生成する。アナログディザー信号１１４の振幅は、ＡＤＣの動作帯域内に存在する１つあるいは複数のキャリアのパワーレベルの和に対応する。
【００１６】
図２は、本発明の一実施例によりＶＧＡ１１１を制御するために用いられる制御信号１０８を生成するために図１のプロセッサ１０５の処理のフローチャートを表す。プロセッサ１０５はデジタル出力信号１０６をサンプリングし（ステップ２０１）、高速フーリエ解析（ＦＦＴ）をこのサンプリングされたデジタル出力信号に対し行う（ステップ２０３）。ＦＦＴから得られた低周波ビン（low-frequency bins）は、アナログディザー信号１１４に対応し、高周波のＦＦＴビンは、入力信号１０２に対応する。
【００１７】
プロセッサ１０５は入力信号１０２内の各キャリアを高周波ＦＦＴビン内に維持される値の大きさのうち比較的大きなピークとして特定する。この特定は、各キャリアに対する低周波限界と高周波限界に対応するＦＦＴビンの特定を含み、これはキャリアピークの振幅レベルのパーセンテージあるいは特定の振幅レベルでのビン振幅レベルをしきい値で処理することにより行われる。
【００１８】
プロセッサ１０５は、ＦＦＴ解析の結果を用いて、入力信号１０２内で特定されたキャリアとアナログディザー信号１１４の全瞬時パワーレベルを計算する（それぞれステップ２０７，２０９）。入力信号１０２内のキャリアの全瞬時キャリアパワーレベルＳT(ｔ）は、次式（１）で与えられる。
【数１】
【００１９】
同様に、全瞬時ディザー信号パワーＤ（ｔ）は、式（２）で与えられる。
【数２】
【００２０】
プロセッサ１０５は、制御信号１０８に対する値を生成してＶＧＡ１１１のゲインを設定する。例えば、全瞬時ディザー信号パワーレベルＤ（ｔ）と、全瞬時キャリアパワーレベルＳT(ｔ）を等しくする（ステップ２１１）。アナログディザー信号１１４を加えることによりローパスフィルタ１１３は、入力点において全く相関しない信号パワーが得られ、その結果ＡＤＣ変換関数の非線形性から得られる変換スパーが低減される。プロセッサ１０５の動作を頻繁に繰り返すことにより、アナログディザー信号１１４の振幅を更新してデジタル出力信号１０６の質を維持する。
【００２１】
図３は、ＡＤＣ変換関数の非線形性の影響を低減するために、本発明のディザー信号がいかに役立っているかを示すテスト結果を示す。図３Ａは、ディザー信号を加えずに２つのキャリア（３ＭＨＺと１５ＭＨＺ）を有するアナログ入力信号に対しＡＤＣにより生成されたデジタル出力信号の３２ｋの高速フーリエ変換（ＦＦＴ）の解析結果を示す。
【００２２】
図３Ｂは、量子化プロセスの前に本発明によりディザー信号が加えられ、同一のアナログ入力信号に対するＡＤＣにより生成されたデジタル出力信号の３２ｋＦＦＴ解析結果を示す。同図に示すように、ディザー信号を追加することにより図３Ａに表れている変換スパーがなくなり、これは図３Ｂに示されたようなデジタル化された出力スペクトラムの品質が改善されていることが分かる。
【００２３】
本発明はＴＤＭＡ，ＧＳＭ，ＣＤＭＡのアプリケーションのような非相関データを含む１つあるいは複数のＲＦキャリアを有する入力信号に対するＡＤＣを含む様々なアプリケーションに適用可能である。実施にあたっては、これらのアプリケーションにおいては、ディザー信号はＲＦキャリアに比較して小さな振幅を有するのがよい。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、ＡＤＣ変換関数の非線形性に関連する変換スパーを減らすことのできるＡＤＣを提供することである。さらに本発明は、ＡＤＣの精度を向上させる技術を提供することである。
【００２５】
特許請求の範囲に記載した発明の構成要件の後の括弧内の符号は、構成要件と実施例と対応づけて発明を容易に理解させる為のものであり、特許請求の範囲の解釈に用いるべきのものではない。
【図面の簡単な説明】
【図１】本発明の一実施例によるＡＤＣのブロック図
【図２】本発明の一実施例によりディザー信号の振幅を制御するために用いられるＶＧＡ制御信号を生成するための図１のプロセッサにより行われる処理のフローチャート図
【図３】本発明がいかにＡＤＣ変換関数の非線形性の影響を取り除くかを表すテスト結果を表す図
【符号の説明】
１００ ＡＤコンバータ
１０１ 信号カプラ
１０２ 入力信号
１０３ 振幅量子化器
１０４ ディザー化アナログ信号
１０５ プロセッサ
１０６ デジタル出力信号
１０７ ディザー信号生成器
１０８ 制御信号
１０９ ランダムノイズソース
１１０ アナログランダムノイズ信号
１１１ 可変利得増幅器
１１２ アナログノイズ信号
１１３ ローパスフィルタ
１１４ アナログディザー信号
２０１ デジタル出力信号をサンプルする
２０３ フーリエ解析を実行する
２０５ 搬送波信号を特定する
２０７ 全瞬時搬送波パワーレベルを計算する
２０９ 全瞬時ディザー信号パワーレベルを計算する
２１１ ディザー信号と搬送波のパワーレベルを等しくするために制御信号を生成する
Claims (10)
- アナログ入力信号をデジタル出力信号に変換するＡＤ変換器を有する集積回路において、
前記ＡＤ変換器は、
（ａ）アナログディザー信号を生成するディザー信号生成器（１０７）、
（ｂ）前記アナログディザー信号をアナログ入力信号に加え、ディザー化アナログ信号を生成する信号カプラ（１０１）、
（ｃ）デジタル出力信号を生成するために前記ディザー化アナログ信号をデジタル化する振幅量子化器（１０３）、及び
（ｄ）前記ディザー信号生成器により生成されたディザー信号の振幅を制御する制御信号を生成するために、前記デジタル出力信号を解析するプロセッサ（１０５）、
からなり、
該プロセッサが、
（１）該アナログ入力信号内の各個々のキャリアのパワーレベルの特徴を特定し、
（２）１以上の該個々のキャリアのパワーレベルを合計して該アナログ入力信号内の該１以上のキャリアの総パワーレベルを生成し、
（３）該アナログ入力信号内の１以上のキャリアの総パワーレベルに基づいて制御信号（１０８）を生成する、集積回路。 - 請求項１記載の集積回路において、
前記プロセッサが該デジタル出力信号を周期的に再度解析して該制御信号を更新するとともに、前記ディザー信号生成器が、
（１）ランダムノイズ信号を生成するランダムノイズソース（１０９）、
（２） 前記ランダムノイズソースからのランダムノイズ信号を、アナログディザー信号を生成するためにプロセッサからの制御信号に基づいて増幅する可変利得増幅器（ＶＧＡ）、及び
（３）前記アナログ入力信号を信号カプラで加える前に、該アナログディザー信号をフィルタ処理するローパスフィルタ（１１３）
からなる集積回路。 - 請求項１記載の集積回路において、前記プロセッサが、
（ i ）デジタル出力信号のサンプルを周波数領域に変換するステップ、
（ ii ）結果として得られた周波数領域データに基づいて各個々のキャリアを識別するステップ、及び
（ iii ）対応する周波数領域データに基づいて各個々のキャリアのパワーレベルの特徴を特定するステップ
によって各個々のキャリアのパワーレベルの特徴を特定する、集積回路。 - 請求項１記載の集積回路において、前記プロセッサが、（１）該アナログ入力信号内の１以上のキャリアの該総パワーレベルの測定値及び（２）該アナログディザー信号の総パワーレベルの測定値に基づいて前記制御信号を生成する、集積回路。
- 請求項４記載の集積回路において、該プロセッサが、（１）該アナログ入力信号内の１以上のキャリアの該総パワーレベルの測定値及び（２）該アナログディザー信号の総パワーレベルの測定値を、等価するステップによって該制御信号を生成する、集積回路。
- 請求項１記載の集積回路において、前記プロセッサが、対応する個々のキャリアに対する周波数範囲内の複数の周波数でパワーレベルを合計することにより個々のキャリアのパワーレベルの特徴を特定する、集積回路。
- アナログ入力信号をデジタル出力信号に変換するＡＤ変換器において、
（ａ）アナログディザー信号を生成するディザー信号生成器、
（ｂ）前記アナログディザー信号をアナログ入力信号に加え、ディザー化アナログ信号を生成する信号カプラ、
（ｃ）デジタル出力信号を生成するために前記ディザー化アナログ信号をデジタル化する振幅量子化器、及び
（ｄ）前記ディザー信号生成器により生成されたディザー信号の振幅を制御する制御信号を生成するために、前記デジタル出力信号を解析するプロセッサ、
からなり、
前記プロセッサが、
（１）該アナログ入力信号内の各個々のキャリアのパワーレベルの特徴を特定し、
（２）１以上の該個々のキャリアのパワーレベルを合計して該アナログ入力信号内の該１以上のキャリアの総パワーレベルを生成し、
（３）該アナログ入力信号内の１以上のキャリアの総パワーレベルに基づいて制御信号を生成する、ＡＤ変換器。 - 請求項７記載のＡＤ変換器において、前記プロセッサが、
（ i ）デジタル出力信号のサンプルを周波数領域に変換するステップ、
（ ii ）結果として得られた周波数領域データに基づいて各個々のキャリアを識別するステップ、及び
（ iii ）対応する周波数領域データに基づいて各個々のキャリアのパワーレベルの特徴を特定するステップ
によって各個々のキャリアのパワーレベルの特徴を特定する、ＡＤ変換器。 - アナログ入力信号をデジタル出力信号に変換する方法において、
（ａ）アナログディザー信号を生成するステップ、
（ｂ）ディザー化アナログ信号を生成するために前記アナログディザー信号をアナログ入力信号に加えるステップ、
（ｃ）デジタル出力信号を生成するために前記ディザー化アナログ信号をデジタル化するステップ、及び
（ｄ）前記ディザー信号の振幅を制御する制御信号を生成するために前記デジタル出力信号を解析するステップ、
からなり、前記制御信号は前記アナログ入力信号内の１以上のキャリアの総パワーレベルに基づくものであり、該アナログ入力信号内の１以上のキャリアの該総パワーレベルが、
（１）該アナログ入力信号内の各個々のキャリアのパワーレベルの特徴を特定するステップ、及び
（２）１以上の該個々のキャリアのパワーレベルを合計して該アナログ入力信号内の該１以上のキャリアの総パワーレベルを生成するステップ
によって生成される方法。 - 請求項９記載の方法において、
（ i ）デジタル出力信号のサンプルを周波数領域に変換するステップ、
（ ii ）結果として得られた周波数領域データに基づいて各個々のキャリアを識別するステップ、及び
（ iii ）対応する周波数領域データに基づいて各個々のキャリアのパワーレベルの特徴を特定するステップ
によって前記各個々のキャリアのパワーレベルの特徴が特定される方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/524,152 US6268814B1 (en) | 2000-03-14 | 2000-03-14 | Carrier-dependent dithering for analog-to-digital conversion |
| US09/524152 | 2000-03-14 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001267922A JP2001267922A (ja) | 2001-09-28 |
| JP2001267922A5 JP2001267922A5 (ja) | 2004-10-14 |
| JP3836328B2 true JP3836328B2 (ja) | 2006-10-25 |
Family
ID=24087981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001061238A Expired - Fee Related JP3836328B2 (ja) | 2000-03-14 | 2001-03-06 | Ａｄ変換器を有する集積回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6268814B1 (ja) |
| EP (1) | EP1134898B1 (ja) |
| JP (1) | JP3836328B2 (ja) |
| KR (1) | KR100787369B1 (ja) |
| CN (1) | CN1317880A (ja) |
| AU (1) | AU2645401A (ja) |
| BR (1) | BR0100945A (ja) |
| CA (1) | CA2336728A1 (ja) |
| DE (1) | DE60125851T2 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044098A1 (en) * | 1999-01-19 | 2000-07-27 | Steensgaard Madsen Jesper | Residue-compensating a / d converter |
| US6331831B1 (en) * | 1999-11-12 | 2001-12-18 | At&T Corp. | A/D conversion through dithering |
| US6704673B2 (en) * | 2002-08-06 | 2004-03-09 | Agilent Technologies, Inc. | System and method for improving linearity and reducing digitization artifacts in a data analysis system |
| US20050057381A1 (en) * | 2003-08-06 | 2005-03-17 | Micronetics, Inc. | Dithering module with diplexer |
| US6906649B2 (en) * | 2003-08-06 | 2005-06-14 | Micronetics, Inc | Dithering module with diplexer |
| US6950048B1 (en) * | 2004-04-02 | 2005-09-27 | Tektronix, Inc. | Dither system for a quantizing device |
| US7652723B1 (en) | 2004-04-19 | 2010-01-26 | Video Accessory Corporation | Composite video signal correction unit for video imaging and video recording systems |
| US6980145B1 (en) * | 2004-07-30 | 2005-12-27 | Broadcom Corporation | System and method for noise cancellation in a signal processing circuit |
| US7015851B1 (en) * | 2004-10-26 | 2006-03-21 | Agilent Technologies, Inc. | Linearizing ADCs using single-bit dither |
| US7362250B2 (en) * | 2005-01-31 | 2008-04-22 | Texas Instruments Incorporated | Dynamic dither for sigma-delta converters |
| US7161511B2 (en) * | 2005-06-03 | 2007-01-09 | General Electric Company | Linearization system and method |
| US7460043B2 (en) * | 2005-06-03 | 2008-12-02 | General Electric Company | Analog-to-digital converter compensation system and method |
| US7116262B1 (en) * | 2005-06-30 | 2006-10-03 | Sigmatel, Inc. | System and method to receive data |
| KR100719370B1 (ko) * | 2005-08-03 | 2007-05-17 | 삼성전자주식회사 | 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법 |
| US7224299B2 (en) * | 2005-09-30 | 2007-05-29 | Nxp, B.V. | System and method for adjusting dither in a delta sigma modulator |
| BRPI0709654A2 (pt) * | 2006-03-31 | 2011-07-19 | Nihon Dempa Kogyo Co | processador digital |
| US7554471B2 (en) * | 2006-11-01 | 2009-06-30 | Northrop Grumman Corporation | System and method for improving linearity of a DAC |
| US7456773B1 (en) * | 2007-06-14 | 2008-11-25 | Qualcomm Incorporated | Pseudo-differential class-AB digital-to-analog converter with code dependent DC current |
| JP4627078B2 (ja) * | 2007-10-25 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | デジタルアナログ変換回路とデータドライバ及び表示装置 |
| CN101458950B (zh) * | 2007-12-14 | 2011-09-14 | 安凯(广州)微电子技术有限公司 | 一种消除模数转换器噪声对数字录音干扰的方法 |
| US7602324B1 (en) * | 2009-01-20 | 2009-10-13 | Himax Media Solutions, Inc. | A/D converter and method for converting analog signals into digital signals |
| JP2010199799A (ja) * | 2009-02-24 | 2010-09-09 | Renesas Electronics Corp | アナログデジタル変換回路 |
| US7973612B2 (en) * | 2009-04-26 | 2011-07-05 | Qualcomm Incorporated | Supply-regulated phase-locked loop (PLL) and method of using |
| CN101800560B (zh) * | 2010-03-17 | 2012-10-17 | 苏州国芯科技有限公司 | Flash控制器中BCH编译码的纠错能力扩展方法 |
| US8477053B2 (en) * | 2011-06-06 | 2013-07-02 | Analog Devices, Inc. | ADC with resolution detector and variable dither |
| US8723707B2 (en) * | 2011-11-14 | 2014-05-13 | Analog Devices, Inc. | Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters |
| DK177939B1 (en) * | 2012-12-18 | 2015-01-19 | Miitors Aps | A method for linearization of the output of an analog-to-digital converter and measuring instruments using such method |
| RU2548658C1 (ru) * | 2013-10-03 | 2015-04-20 | Акционерное общество "Концерн "Созвездие" | Радиоприемное устройство с ключевым управлением амплитудой размывающего сигнала |
| CN103560800B (zh) * | 2013-11-04 | 2015-12-02 | 中国电子科技集团公司第四十一研究所 | 一种提高adc+fpga数字接收系统灵敏度的抖动发生装置及抖动产生方法 |
| US9077363B2 (en) | 2013-12-03 | 2015-07-07 | Analog Devices, Inc. | Stochastic encoding in analog to digital conversion |
| CN103634005B (zh) * | 2013-12-13 | 2017-06-06 | 戴祖渝 | 一种模数转换器中量化噪声随机化的方法 |
| US9337937B2 (en) * | 2014-03-10 | 2016-05-10 | Cisco Technology, Inc. | Common mode rejection ratio control for coherent optical receivers |
| DE102014204518A1 (de) | 2014-03-12 | 2015-09-17 | Siemens Aktiengesellschaft | Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung |
| FR3037456B1 (fr) * | 2015-06-10 | 2017-06-02 | Thales Sa | Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur |
| DE102016204417A1 (de) * | 2016-03-17 | 2017-09-21 | Continental Teves Ag & Co. Ohg | Vorrichtung zum Messen einer Messgröße |
| JP7078347B2 (ja) * | 2016-04-01 | 2022-05-31 | 株式会社ジェイテクト | センサ装置 |
| RU2660660C2 (ru) * | 2016-04-11 | 2018-07-09 | Акционерное общество "Концерн "Созвездие" | Радиоприёмное устройство с ключевым управлением амплитудой размывающего сигнала |
| CN106788433B (zh) * | 2016-12-13 | 2019-07-05 | 山东大学 | 数字噪声源、数据处理系统及数据处理方法 |
| RU181983U1 (ru) * | 2016-12-29 | 2018-07-31 | Открытое акционерное общество "Научно-производственное объединение Ангстрем" | Приемное устройство с увеличенным динамическим диапазоном |
| US10116322B1 (en) | 2017-12-01 | 2018-10-30 | Raytheon Company | Rail adaptive dither |
| CN108111759A (zh) * | 2017-12-23 | 2018-06-01 | 航天恒星科技有限公司 | 面向面阵ccd光电转换的仿真设计方法 |
| US11652491B2 (en) * | 2020-08-07 | 2023-05-16 | Analog Devices International Unlimited Company | High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters |
| CN114252160B (zh) * | 2020-09-22 | 2024-03-22 | 无锡华润上华科技有限公司 | 模数转换器及热电堆阵列 |
| US11949426B2 (en) * | 2020-12-16 | 2024-04-02 | Qualcomm Incorporated | Configurable analog-to-digital conversion parameters |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4710747A (en) * | 1984-03-09 | 1987-12-01 | Fairchild Semiconductor Corporation | Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC) |
| JPS62112221U (ja) * | 1985-12-27 | 1987-07-17 | ||
| JP3168620B2 (ja) * | 1991-07-03 | 2001-05-21 | ソニー株式会社 | ディジタル／アナログ変換装置 |
| US5189418A (en) * | 1992-04-16 | 1993-02-23 | Hewlett-Packard Company | Dither error correction |
| US5940138A (en) * | 1992-08-04 | 1999-08-17 | J. Carl Cooper | Analog signal process with dither pattern |
| US5493298A (en) * | 1993-03-01 | 1996-02-20 | Hewlett-Packard Company | Dithered analog-to-digital converter |
| US5745061A (en) * | 1995-07-28 | 1998-04-28 | Lucent Technologies Inc. | Method of improving the stability of a sigma-delta modulator employing dither |
| US5745274A (en) * | 1995-12-27 | 1998-04-28 | Lucent Technologies Inc. | Maintenance of optical networks |
| DE19720548C2 (de) * | 1997-05-16 | 2003-07-10 | Rohde & Schwarz | Analog/Digital-Wandler |
| US5963157A (en) * | 1997-06-23 | 1999-10-05 | Motorola, Inc. | Method and apparatus for the addition and removal of a dither signal |
| US6016113A (en) * | 1997-06-26 | 2000-01-18 | Binder; Yehuda | System for enhancing the accuracy of analog-digital-analog conversions |
-
2000
- 2000-03-14 US US09/524,152 patent/US6268814B1/en not_active Expired - Lifetime
-
2001
- 2001-02-14 CA CA002336728A patent/CA2336728A1/en not_active Abandoned
- 2001-03-05 EP EP01301944A patent/EP1134898B1/en not_active Expired - Lifetime
- 2001-03-05 DE DE60125851T patent/DE60125851T2/de not_active Expired - Lifetime
- 2001-03-06 JP JP2001061238A patent/JP3836328B2/ja not_active Expired - Fee Related
- 2001-03-09 BR BR0100945-1A patent/BR0100945A/pt not_active Application Discontinuation
- 2001-03-09 AU AU26454/01A patent/AU2645401A/en not_active Abandoned
- 2001-03-13 CN CN01111823A patent/CN1317880A/zh active Pending
- 2001-03-14 KR KR1020010013119A patent/KR100787369B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CA2336728A1 (en) | 2001-09-14 |
| US6268814B1 (en) | 2001-07-31 |
| DE60125851D1 (de) | 2007-02-22 |
| CN1317880A (zh) | 2001-10-17 |
| EP1134898B1 (en) | 2007-01-10 |
| DE60125851T2 (de) | 2007-10-11 |
| EP1134898A3 (en) | 2004-01-07 |
| BR0100945A (pt) | 2001-10-30 |
| KR100787369B1 (ko) | 2007-12-24 |
| JP2001267922A (ja) | 2001-09-28 |
| EP1134898A2 (en) | 2001-09-19 |
| AU2645401A (en) | 2001-09-20 |
| KR20010092323A (ko) | 2001-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3836328B2 (ja) | Ａｄ変換器を有する集積回路 | |
| Balestrieri et al. | A state of the art on ADC error compensation methods | |
| Vogel | The impact of combined channel mismatch effects in time-interleaved ADCs | |
| Walden | Analog-to-digital converter survey and analysis | |
| Walden | Performance trends for analog to digital converters | |
| Kester | Mixed-signal and DSP design techniques | |
| US11652491B2 (en) | High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters | |
| Eielsen et al. | Improving digital-to-analog converter linearity by large high-frequency dithering | |
| US8212699B1 (en) | System and method for extending the overload range of a sigma delta ADC system by providing over-range quantization levels | |
| US9071260B2 (en) | Method and related device for generating a digital output signal corresponding to an analog input signal | |
| Kerzérho et al. | Fast digital post-processing technique for integral nonlinearity correction of analog-to-digital converters: Validation on a 12-bit folding-and-interpolating analog-to-digital converter | |
| Belcher | ADC standard IEC 60748-4-3: Precision measurement of alternative ENOB without a sine wave | |
| US20200162088A1 (en) | Device, System and Method for Digital-to-Analogue Conversion | |
| EP2913931A1 (en) | Converter | |
| US10348321B2 (en) | Digital analog dither adjustment | |
| Adamo et al. | Measuring the static characteristic of dithered A/D converters | |
| JPWO2002033427A1 (ja) | ノイズ測定装置、方法、記録媒体 | |
| Ghittori et al. | Analysis of the ideal SFDR limit for an N bit digital-to-analog converter | |
| Hofner | Defining and testing dynamic ADC parameters | |
| Leis | Computationally efficient synchronous demodulation using sigma-delta approach | |
| Otsu et al. | High-Precision Evaluation System Using High-Order Digital Δ∑ Modulator for Digital Audio System | |
| Devices | Mixed-signal and DSP design techniques | |
| Trivedi et al. | The signal to noise and distortion ratio for sigma delta ADC for SDR 3G/4G mobile receivers | |
| CN116865755A (zh) | 一种应用于具有前端采保结构的流水线adc线性化校准电路及校准方法 | |
| Michaeli et al. | Parameters of band pass ΣΔ-ADC and the comparison with the standard ones |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |