DE3718937C2

DE3718937C2 - Bipolarer A/D-Wandler mit automatischer Offsetkompensation

Info

Publication number: DE3718937C2
Application number: DE3718937A
Authority: DE
Inventors: Jun Takayama; Takeshi Ninomiya
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-06-07
Filing date: 1987-06-05
Publication date: 1995-07-27
Anticipated expiration: 2007-06-06
Also published as: GB8712938D0; JPS62289016A; FR2599913A1; DE3718937A1; KR880001114A; GB2191354A; FR2599913B1; JPH0758907B2; GB2191354B; KR950010397B1; US4766417A

Description

Die Erfindung betrifft einen bipolaren A/D-Wandler mit automatischer Offset kompensation gemäß dem Oberbegriff des Anspruches 1, insbesondere einen A/D-Wandler, der den Offsetfehler zwischen einem spezifischen Code eines Di gitalausganges und der dem Digitalcode entsprechenden Analogspannung be seitigt.

Bipolare A/D-Wandler haben Ein-/Ausgangscharakteristiken, die im Idealfall symmetrisch um den Nullpunkt liegen. Konventionelle bipolare A/D-Wandler haben jedoch einen sogenannten Offsetfehler, bei dem die analoge Eingangs spannung nicht 0 V ist, wenn die digitale Ausgangsspannung den Wert Null (0 - - - 0) hat. Zur Beseitigung des Offsetfehlers wie zum Beispiel des Offset-Binär oder 2′-Komplement, werden die durch 0 und 1 dargestellten MSB's oder Vorzeichen- Bits eines Binärkodes, integriert, so daß sich der bei konventionellen A/D- Wandlern übliche Mittelwert des Offsetfehlers ergibt.

Bei einem bekannten Verfahren zur Offset-Kompensation (DE 30 41 417 C2) setzt ein A/D-Wandler ein analoges Eingangssignal in einen digitalen Ausgangswert um. Über eine negative Rückkopplung wird eine Kompensationsspannung dem Eingangssignal überlagert. In der Rückkopplung ist ein Integrierglied vorhanden, dem eine positive oder negative Bezugsspannung - je nach Vorzeichenbit - zugeführt wird. Die integrierten Bezugsspannungen werden anschließend dem Eingang zugeführt.

Die oben beschriebenen Verfahren kann zur Kompensation eines solchen Offset fehlers auf nahezu Null verwendet werden, der durch einen im Wandler vorhan denen Komparator oder durch einen Offset der Referenzspannung verursacht wird. Es ist jedoch schwierig, Offsetfehler von ¹/₂ LSB auf nahezu Null zu kom pensieren, die entsprechend der Höhe eines Quantisierungsschrittes verursacht werden.

Der Erfindung liegt die Aufgabe zugrunde, einen bipolaren A/D-Wandler mit au tomatischer Offsetkompensation zu schaffen, der die beschriebenen Nachteile des Standes der Technik vermeidet, indem er den Offsetfehler in einem Höchst maß kompensiert.

Die erfindungsgemäße Lösung dieser Aufgabe ist im Patentanspruch 1 angege ben. Die Unteransprüche haben vorteilhafte Weiterbildungen des Erfindungsge dankens zum Inhalt.

Ein erfindungsgemäßer bipolarer A/D-Wandler mit automatischer Offsetkom pensation enthält einen A/D-Wandlerschaltkreis und einen Rückkopplungs schaltkreis, der automatisch einen Offsetfehler zwischen einem spezifischen Pegel einer analogen Eingangsspannung und einem spezifischen Ausgangscode eines digitalen Ausgangswertes entsprechend der analogen Eingangsspannung kompensiert. Entsprechend der Erfindung kann der A/D-Wandlerschaltkreis analoge Eingangsspannungen, die ein Restrauschen von mehr als einem LSB enthalten, in einem digitalen Ausgangswert umsetzen. Zusätzlich kann der Rückkopplungsschaltkreis eine Kompensationsspannung zur analogen Ein gangsspannung addieren, so daß die Wahrscheinlichkeiten des Auftretens von Codes, die größer oder kleiner als eine spezifische Codeausgangsspannung sind, entsprechend einem digitalen Ausgangswert gleich groß sind.

Entsprechend einer bevorzugten Ausführungsform der Erfindung ist der spezi fische Pegel der Nullwertcode der analogen Eingangsspannung und der spezifi sche Ausgangscode der Null-Code. Zusätzlich ist der Rückkopplungsschaltkreis mit einem Integrator versehen, der die MSB's der Ausgangscodes mit Ausnahme des Nullwertcodes integriert, über den der integrierte Ausgang zu der analogen Eingangsspannung zurückgeführt wird. Der Rückkopplungsschaltkreis ist mit Hystereseschaltkreis versehen werden, bei dem die Übergangswerte bei +1 LSB entsprechend einem Bit mehr als der Nullwertcode und bei -1 LSB entsprechend einem Bit weniger als der Nullwertcode liegen, sowie einem Integrator, der die von dem Hystereseschaltkreis erzeugten Ausgangssignale integriert, so daß der integrierte Ausgang zu der analogen Eingangsspannung zurückgeführt wird.

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Zeichnung. Es zeigt

Fig. 1 ein schematisches Blockschaltbild einer bevorzugten Ausführungsform eines erfindungsgemäßen A/D-Wandlers mit automatischer Offsetkompensation;

Fig. 2 das Blockschaltbild einer bevorzugten Ausführungsform eines in dem Wandler nach Fig. 1 verwendeten Rückkopplungsschaltkreises;

Fig. 3(A) den Graph der Eingangs-/Ausgangscharakteristik des Schaltkreises nach Fig. 1;

Fig. 3(B) ein Ausgangs-Zeitdiagramm des Schaltkreises nach Fig. 1;

Fig. 4 das Blockschaltbild einer anderen bevorzugten Ausführungsform eines in dem Wandler nach Fig. 1 verwendeten Rückkopplungsschaltkreises;

Fig. 5 die Wahrheitstabelle der Zustände des Schaltkreises nach Fig. 4;

Fig. 6 den Graph der Hystereseschleife des in Fig. 4 gezeigten logischen Schaltkreises;

Fig. 7 den Graph der A/D-Wandlercharakteristik des in Fig. 4 gezeigten Rückkopplungsschaltkreises;

Fig. 8(A) den Graph der A/D-Wandlercharakteristik eines A/D-Wandlers nach dem Stand der Technik; und

Fig. 8(B) das Zeitdiagramm der Ausgangsdaten eines A/D-Wandlers nach dem Stand der Technik.

Der in Fig. 1 gezeigte A/D-Wandler enthält einen Addierer 1, einen A/D-Wand lerschaltkreis 2 und einen Rückkopplungsschaltkreis 3. Eine Eingangsspan nung wird dem A/D-Wandlerschaltkreis 2 über den Addierer 1 zur Erzeugung von digitalen Ausgangssignalen zugeführt. Die digitalen Ausgangssignale ge langen zu dem Rückkopplungsschaltkreis 3, um dem Addierer 1 eine Offset kompensationsspannung zuzuführen. Falls nötig, wird ein DITHER-Signal (Rauschen) eines Generators 4 an den Addierer 1 angelegt, um der Eingangs spannung überlagert zu werden, so daß der Offsetkompensationsschaltkreis si cher anspricht. Wenn jedoch in der Eingangsspannung ein gewisses Restrau schen vorhanden ist, ist die Überlagerung eines DITHER-Signals nicht erfor derlich. Der A/D-Wandlerschaltkreis 2 kann irgendein konventioneller Wand ler sein. Falls notwendig, kann dieser mit einem sample-and-hold Schaltkreis, einem anti-aliasing-Filter usw. versehen werden.

Der Rückkopplungsschaltkreis 3 koppelt einen Mittelwert, der durch die über einen längeren Zeitraum abgetasteten positiven und negativen Bits des Binär kods des Digitalausganges gebildet wird, zum Eingang des Addierers 1 zurück, so daß die Wahrscheinlichkeiten des Auftretens von positiven und negativen Codes gleich sind und der Mittelwert Null wird. In diesem Fall wird die lange Zeitperiode wesentlich länger als die Periode der geringsten Frequenz eines analogen Eingangssignales.

Binär-Offset oder 2′-Komplement oder eine Kombination davon, die im allge meinen als Ausgangscode des A/D-Wandlerschaltkreises 2 verwendet werden, haben nur einen Nullwertcode. Deshalb existiert, wie in dem Ein-/Ausgangs graph der Fig. 3(A) gezeigt, eine tote Zone in einem Bereich (der schrägen Linie) entsprechend dem Nullwertcode des digitalen Ausganges in bezug auf die Offset kompensation. Der Rückkopplungsschaltkreis 3 steuert die Eingangsgleich spannung so, daß die Wahrscheinlichkeiten des Auftretens von positiven und negativen Codes auf beiden Seiten der toten Zone gleich groß sind. Deshalb kann, da die positiven und negativen Codes nicht erzeugt werden, wenn der Ein gangspegel genau Null ist, die Lage des Ursprunges der Linie S (punktierte Linie) der Wandlercharakteristik innerhalb eines Quantisierungsschrittes (±¹/₂ LSB) entsprechend der toten Zone bestimmt werden.

In den Fällen, in denen gleichzeitig das Eingangssignal Null und das Restrau schen größer als die tote Zone ist, werden ständig einige Codes (+1 LSB, -1 LSB), die nicht dem Nullwert entsprechen, erzeugt. Da der Rückkopplungsschaltkreis 3 so arbeitet, daß der Betrag der Codes über und unter der Nullinie gleich ist, ist das System stabil, wenn der Ursprung der Linie S der Wandlercharakteristik wie in Fig. 3(A) gezeigt, mit dem Nullwert der Eingangsspannung (Offsetfehler = 0) übereinstimmt. In diesem Fall werden +1 LSB, 0, -1 LSB der digitalen Aus gangswerte wie in Fig. 3(B) gezeigt, abwechselnd erzeugt. Der Langzeit- Mittel wert von +1 LSB = 1 und -1 LSB = -1 ist Null. Wenn ein Wertepaar vergrößert wird, wird zur Kompensation eine Gleichspannung an den Addierer 1 mittels des Rückkopplungsschaltkreises 3 angelegt.

Wenn das in einem analogen Eingangssignal vorhandene Restrauschen zum Beispiel innerhalb des Bereiches ±¹/₂ LSB liegt, kann wie in (Fig. 3(A) gezeigt, mittels des Generators 4 ein Gaußsches DITHER-Rauschen angelegt werden. Da außerdem in Konsumgeräten und solchen für Audio- oder Videoanwendungen Quantisierungspegel für mehr als 8 Bits (256 Pegel) vorgesehen sind, kann ange nommen werden, daß das in Betracht kommende Restrauschen außerhalb des Bereiches von -¹/₂ LSB bis +¹/₂ LSB liegt.

Außerdem kann die oben beschriebene tote Zone auch durch eine Hysteresecha rakteristik ersetzt werden.

Die bevorzugte Ausführungsform eines Rückkopplungsschaltkreises 3 nach Fig. 1 ist in Fig. 2 gezeigt. Das zum Beispiel als Ausgangscode des A/D-Wandler schaltkreises 2 dienende 2′-Komplement wird unten erläutert. Das MSB (Vor zeichenbit) wird über einen Inverter 6, einen Widerstand 7 und einen Schalter 8 einem integrierenden Schaltkreis 11 zugeführt, der aus einem Operationsver stärker 9 und einem Rückkopplungskondensator 10 besteht. Der Schaltungs ausgang wird als Fehlersignal relativ zu der am Pluseingang des Operationsver stärkers 9 anliegenden Referenzspannung E wie in Fig. 1 gezeigt, an den Addie rer 1 angelegt, so daß er als DC-Vorspannung dient.

Wenn bei einer Eingangsspannung von 0 V die Wahrscheinlichkeiten des Auf tretens des MSB = "0" (positiv) und des MSB = "1" (negativ) gleich sind, ist der in tegrierte Wert etwa halb so groß wie die Versorgungsspannung und gleich der Re ferenzspannung E, so daß der Fehlerausgang Null ist. In diesem Fall ist der Ein gangs-Nullpegel gleich dem Nullwert des Ausgangscodes, so daß kein Offsetfeh ler vorhanden ist. Wenn zum Beispiel das MSB = "0" (positiv) vergrößert wird, verkleinert sich der Fehlerausgang, so daß die dem A/D-Wandlerschaltkreis 2 zugeführte Eingangsspannung verringert wird. Folglich wird die Schleifenope ration so ausgeführt, daß das MSB = "1" (negativ) vergrößert wird.

Die Ausgangssignale des A/D-Wandlerschaltkreises 2 werden mit Ausnahme des MSB einem NOR-Gatter 12 zugeführt. Wenn alle Ausgangssignale Null sind, wird das Ausgangssignal des NOR-Gatters 12 "1", so daß der Schalter 8 geöffnet wird. In diesem Fall dient das MSB ("0") nicht als Eingang für die integrierende Schaltung. Demzufolge tritt, wie in Fig. 3(A) gezeigt, eine tote Zone entspre chend ±¹/₂ LSB auf.

Auch dann, wenn die Eingangsspannung im wesentlichen Null ist und ein diese tote Zone überschreitendes Rauschen enthält, werden wie in Fig. 3(B) gezeigt, +1, 0, -1, 0 und +1-Werte als Ausgangscode in dieser Reihenfolge angelegt. Folglich befindet sich der Schalter 8 nicht ununterbrochen in geöffnetem Zustand, son dern öffnet und schließt abwechselnd. Deshalb wird eine Rückkopplungsschlei fe verwendet, die den Vorspannungswert so einstellt, daß die Wahrscheinlich keiten des Auftretens von positiven bzw. negativen Werten im wesentlichen 50% sind.

Fig. 4 zeigt eine andere bevorzugte Ausführungsform des in Fig. 1 gezeigten Rückkopplungsschaltkreises 3, dessen Rückkopplungscharakteristik eine Hy sterese aufweist. Das als Ausgangscode des A/D-Wandlerschaltkreises 2 dienen de 2′-Komplement wird ähnlich dem in Fig. 3 gezeigten verwendet. Ein ODER- Gatter 13 erfaßt, ob eines der Bits, die kleiner sind als das MSB (2 SB bis LSB) eine "1" enthält, um ein UND-Gatter 14 zu öffnen. Wenn das MSB abwechselnd "1" und "0" wird, wird das MSB = "0" zu "1" mittels eines Inverters 15 umgewan delt und dem J-Eingangsanschluß eines Flip-Flop Schaltkreises 16 (FF 16) zum Setzen dieses Schaltkreises zugeführt. Das MSB = "1" wird direkt dem K-Ein gangsanschluß zum Rücksetzen des FF 16 zugeführt. Demzufolge werden dem "1" und "0" Zustand entsprechende Signale vom Q-Ausgangsanschluß entspre chend dem MSB abwechselnd ausgegeben. Diese Signale gelangen ähnlich wie in Fig. 2 über den Inverter 6 und den Widerstand 7 zu dem integrierenden Schaltkreis 11, wodurch ein Fehlerausgangssignal erzeugt wird, das zur Ein gangsspannung zurückgeführt wird. Die Eingangstaktpulse f_s des A/D-Wand lerschaltkreises sind Abtast-Taktimpulse.

Wenn der Ausgangscode Null ist, sind die 2 SB bis LSB "0". Folglich wird der zur Öffnung des UND-Gatters 14 dienende Ausgang des ODER-Gatters "0", so daß das FF 16 nicht gesetzt wird, wenn das MSB = "0" ist. Zusätzlich wird, da der K-Ein gangsanschluß "0" ist, das FF 16 nicht zurückgesetzt.

Fig. 5 zeigt die Wahrheitstabelle des logischen Schaltkreises der Fig. 4. Gemäß dieser Tabelle wird der Q-Ausgang des FF 16 nicht invertiert, wenn der Aus gangscode sich von einem positiven Wert auf Null oder von einem negativen Wert auf Null ändert, sondern bleibt im gleichen Zustand wie vorher (Q_-1). Der Q-Ausgang wird zum ersten Mal invertiert, wenn der Ausgangscode beim Um schalten ins positive oder ins negative jeweils den Nullwert durchläuft. Folg lich hat der integrierte Eingangswert eine wie in Fig. 6 gezeigte Hysteresecha rakteristik im Verhältnis zur Eingangsspannung und der dem Bereich des Ein gangswertes ±¹/₂ LSB entsprechende Ausgangscode Null wird als positiver oder negativer Code betrachtet. Wenn der Ausgangscode Null als positiv angesehen wird, ist die Ein-/Ausgangscharakteristik des A/D-Wandlerschaltkreises mit einem Offset von -¹/₂ LSB versehen, was durch die Linie A in Fig. 7 angedeutet ist. Im umgekehrten Fall, d. h. wenn der Ausgangscode Null als negativ betrach tet wird, ist die Ein-/Ausgangscharakteristik mit einem Offset von +¹/₂ LSB versehen, was durch die Linie B in Fig. 7 angedeutet ist.

In den Fällen, in denen das Rauschen den ±¹/₂ LSB umfassenden Bereich in Fig. 6 überschreitet, wenn die Eingangsspannung im wesentlichen Null ist, wer den "1" und "0" abwechselnd erzeugt und dienen als integrierter Eingang, so daß der rückgekoppelte Fehler Null ist. Folglich entspricht in bezug auf die Wand lercharakteristik der Nullpunkt des Einganges dem Nullwert des Ausganges, wie es durch Linie C in Fig. 7 angedeutet ist, so daß der Offset zu Null gemacht wird. Wenn ein Offsetfehler auftritt, wird eine Integration mit Vorspannung in Richtung auf "1" oder "0" ausgeführt, so daß die Offset-kompensierende DC-Vor spannung mittels des Rückkopplungsschaltkreises 3 addiert wird.

Wenn in der Eingangsspannung ein DC-Offset enthalten ist, d. h. wenn der digi tale Ausgang relativ zu der Linie, in der die Eingangsspannung Null ist, asym metrisch liegt, kann außerdem entsprechend der Erfindung der Arbeitspunkt des A/D-Wandlers entsprechend dem DC-Offset in einen anderen als den Null punkt verschoben werden, wodurch der dynamische Bereich des A/D-Wandlers effektiv ausgenutzt werden kann. In diesem Fall wird mittels eines spezifischen Codes des A/D-Wandlerausganges entsprechend dem DC-Offset des analogen Einganges der Rückkopplungsschaltkreis 3 so betrieben, daß die Wahrschein lichkeit, mit der Codespannungen erzeugt werden, die größer sind als der spezi fische Code, gleich der Wahrscheinlichkeit ist, mit der Codespannungen erzeugt werden, die kleiner sind als der spezifische Code. Der spezifische Code kann ähnlich wie in Fig. 3 gezeigt, tote Zonen und Hysteresecharakteristiken aufwei sen.

Aufgrund der Erfindung ist es möglich, den entsprechend der Quantisierungspe gel erzeugten Offsetfehler von ¹/₂ LSB auf Null zu reduzieren, d. h., daß wenn der bipolare A/D-Wandler mit automatischer Offsetkompensation entsprechend der Erfindung nicht verwendet wird, ein Offset im Ursprung von +¹/₂ LSB selbst dann auftritt, wenn die Beziehung zwischen der Eingangsspannung und dem quantisierten Ausgangspegel so festgelegt ist, daß das Verhältnis wie durch die punktierte Linie des Ein-Ausgangsgraph der Fig. 8(A) angedeutet, symmetrisch um den Ursprung liegt. In diesem Fall werden, wenn die Eingangsspannung 0 V ist, die Ausgangsdaten abwechselnd 0 und -1 LSB, wie in Fig. 8(B) gezeigt. Folg lich ist, entsprechend dem Binär-Offset, dem 2′-Komplement usw. jedes Vorzei chenbit MSB positiv oder negativ, selbst dann, wenn der Code den Wert Null hat, so daß zur Schaffung gleicher Wahrscheinlichkeiten für Nullwerte und ne gative oder positive 1 LSB wie in Fig. 8(B) gezeigt, eine DC-Rückkopplung durch geführt wird. Als Ergebnis verbleibt ein ¹/₂ LSB entsprechender Offsetfehler. Mit der Erfindung ist es möglich, einen solchen ¹/₂ LSB-Offsetfehler zu Null zu machen.

Claims

1. Bipolarer A/D-Wandler, der automatisch einen Offsetfehler zwischen einem spezifischen Pegel einer analogen Eingangsspannung und einem spezifischen Ausgangscode eines digitalen Ausgangswertes entsprechend der analogen Eingangsspannung kompensiert, mit

- einem A/D-Wandlerschaltkreis (2) zur Umsetzung einer analogen Eingangsspannung, deren Restrauschen größer sein darf als 1 LSB (Bit der niedrigsten Stelle), in einen digitalen Ausgangswert; und
- einem Rückkopplungsschaltkreis (3), der eine Kompensationsspannung zu der analogen Eingangsspannung addiert, so daß die Wahrscheinlichkeiten des Auftretens von Codes, die größer und/oder kleiner als der spezifische Ausgangscode des digitalen Ausgangswertes sind, entsprechend dem digitalen Ausgangswert gleichgroß werden.

dadurch gekennzeichnet, daß der Rückkopplungsschaltkreis einen Hystereseschaltkreis (13, 14, 15, 16) aufweist, bei dem im wesentlichen gleich große Übergangswerte erzeugt werden, die größer und/oder kleiner als der spezifische Ausgangscode des digitalen Ausgangswertes sind, um ein Ausgangssignal auf die analoge Eingangsspannung zu führen.

2. Bipolarer A/D-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der spezifische Pegel ein Nullpegel der analogen Eingangsspannung und der spezifische Ausgangscode ein Nullwertcode ist.

3. Bipolarer A/D-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der Rückkopplungschaltkreis (3) einen Integrator (11) aufweist, der die Vorzeichenbits (MSB's = Bit der höchsten Stelle) der Ausgangscodes mit Ausnahme des Nullwertcodes integriert, und den integrierten Ausgang zu der analogen Eingangsspannung zurückführt.

4. Bipolarer A/D-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der Übergangspunkt des Hystereseschaltkreises bei +1 LSB und -1 LSB liegt, was mehr bzw. weniger als der spezifische Ausgangscode ist.

5. Bipolarer A/D-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Hystereseschaltkreis ein Flip-Flop (16) aufweist, dessen Setz-Eingang (J) mit dem Ausgang eines UND- Gatters (14) verbunden ist, dessen Eingänge einerseits mit einem Invertierer (15), der das Vorzeichenbit (MSB) des Ausgangscodes invertiert, und andererseits mit dem Ausgang eines ODER-Gatters (13) verbunden sind, an dessen Eingänge die restlichen Bits (LSB . . . 2 SB) des Ausgangscodes anliegen, und dessen Rücksetz-Eingang (K) direkt durch das Vorzeichenbit (MSB) des Ausgangscodes angesteuert wird.

6. Bipolarer A/D-Wandler nach Anspruch 5, dadurch gekennzeichnet, daß der Ausgang des Flip-Flops (16) mit dem Eingang des Integrators verbunden ist, wodurch die Flip-Flop- Ausgangssignale integriert und die integrierten Ausgangssignale zu der analogen Eingangsspannung zurückgeführt werden.