FR2599913A1 - Circuit convertisseur analogique/numerique bipolaire a compensation de decalage automatique - Google Patents

Abstract

CE CIRCUIT COMPORTE UN CONVERTISSEUR AN 2 ET UN CIRCUIT DE RETROACTION 3 ET IL ASSURE LA COMPENSATION AUTOMATIQUE D'ERREURS DE DECALAGE ENTRE UN NIVEAU SPECIFIQUE D'UNE TENSION ANALOGIQUE D'ENTREE ET UN CODE SORTIE SPECIFIQUE D'UNE VALEUR NUMERIQUE DE SORTIE CORRESPONDANT A LA TENSION ANALOGIQUE D'ENTREE. LE CONVERTISSEUR AN 2 EST CAPABLE DE CONVERTIR EGALEMENT DES TENSIONS ANALOGIQUES D'ENTREE COMPORTANT DU BRUIT RESIDUEL SUPERIEUR A 1LSB (BIT LE MOINS SIGNIFICATIF) EST UNE VALEUR NUMERIQUE DE SORTIE. LE CIRCUIT DE RETROACTION 3 EST CAPABLE D'AJOUTER UNE TENSION DE COMPENSATION A LA TENSION ANALOGIQUE D'ENTREE AFIN D'EGALISER LES POSSIBILITES DE PRODUCTION DE CODES AYANT DES TENSIONS SUPERIEURES RESPECTIVEMENT INFERIEURES A UN CODE SORTIE SPECIFIQUE D'UNE VALEUR NUMERIQUE DE SORTIE, CONFORMEMENT A CETTE VALEUR.

Description

La présente invention concerne un circuit convertisseur

analogique/numérique (A/N) bipolaire à compensation de décalage automatique. Plus particulièrement, l'invention concerne un circuit convertisseur A/N capable de supprimer une erreur de décalage entre 05 un code spécifique d'un signal de sortie numérique et une tension

analogique correspondant au signal de sortie numérique.

Un convertisseur A/N bipolaire possède une caractéristique entrée-sortie qui est théoriquement symétrique par rapport à l'origine. Cependant, les convertisseurs A/N bipolaires classiques 10 présentent ce que l'on appelle une erreur de décalage ou de déviation, qui fait que la tension analogique d'entrée n'est pas de 0 V lorsque Le signal de sortie numérique possède la valeur zéro (0 ------0). Afin d'éliminer cette erreur de décalage, les bits les plus significatifs (MSB pour most significant bits) ou bits de 15 signe de codes binaires, exprimés par 0 et 1, tels que le code

binaire décalé ou code "complément à 2", sont intégrés dans le but d'éliminer l'erreur de décalage, sur une moyenne, dans les convertisseurs A/N bipolaires classiques.

La méthode indiquée ci-dessus convient pour compenser une 20 erreur de décalage, provoquée par un comparateur dans un convertisseur ou par un décalage d'une tension de référence, en ramenant l'erreur à une valeur voisine de zéro. Cependant, il est difficile de compenser parfaitement une erreur de décalage d'un demi-bit le moins significatif (1/2 LSB pour least significant bit) qui est 25 provoquée en fonction de la hauteur de l'opération de quantification, en la ramenant à une valeur voisine de zéro.

Le but principal de l'invention est donc d'éliminer

l'inconvénient mentionné ci-dessus des systèmes de l'art antérieur et de procurer un circuit convertisseur A/N bipolaire à compensa30 tion de décalage automatique, qui soit capable de compenser parfaitement les erreurs de décalage.

Pour atteindre ce but et d'autres buts encore, un circuit convertisseur A/N bipolaire à compensation de décalage automatique comporte, selon l'invention, un convertisseur A/N et un circuit de 35 rétroaction et il compense automatiquement l'erreur de décalage entre un niveau spécifique d'une tension analogique d'entrée et un code sortie spécifique de la valeur numérique de sortie correspondant à la tension analogique d'entrée. Selon l'invention, le convertisseur A/N est également capable de convertir en une valeur 05 numérique de sortie des tensions analogiques d'entrée qui contiennent du bruit résiduel supérieur à 1LSB. De plus, le circuit de rétroaction peut ajouter une tension de compensation à La tension analogique d'entrée, de manière à égaliser les possibilités de production de codes supérieurs et de codes inférieurs à une tension 10 de code sortie spécifique, conformément à une valeur numérique de sortie. Selon le mode de réalisation préféré de l'invention, le niveau spécifique est le code "valeur zéro" de la tension analogique d'entrée et le code sortie spécifique est le code zéro. De 15 plus, le circuit de rétroaction est pourvu d'un intégrateur qui effectue l'intégration des MSB ou bits les plus significatifs des codes sortie, à l'exception du code valeur zéro, le signal de sortie obtenu par l'intégration étant réappliqué à la tension analogique d'entrée. En variante, le circuit de rétroaction peut être 20 pourvu aussi d'un circuit à hystérésis, dans lequel des points de

transition sont disposés à +1LSB, correspondant à 1 bit supérieur au code valeur zéro, et à -1LSB, correspondant à 1 bit inférieur au code valeur zéro, ainsi que d'un intégrateur qui effectue l'intégration du signal de sortie délivré par le circuit à hystérésis et 25 qui réapplique le signal de sortie obtenu à la suite de l'intégration à la tension analogique d'entrée.

D'autres caractéristiques et avantages de l'invention

ressortiront plus clairement de la description qui va suivre d'un mode de réalisation préféré mais nullement limitatif, ainsi que des 30 dessins annexes, sur lesquels:

- la figure 1 est le schéma synoptique du mode de réalisation préféré d'un circuit convertisseur A/N à compensation de décalage automatique selon l'invention; - La figure 2 est Le schéma du mode de réalisation préféré d'un circuit de rétroaction utilisé dans le circuit convertisseur de La figure 1; - La figure 3(A) est un graphique montrant la caractéris05 tique entree-sortie du circuit de la figure 1; - la figure 3(B) est le diagramme de temps du signal de sortie du circuit de La figure 1; - la figure 4 est Le schéma d'un autre mode de réalisation préféré d'un circuit de rétroaction utiLisable dans le circuit con10 vertisseur de la figure 1; la figure 5 montre une table de vérité du circuit de la figure 4; - la figure 6 est un graphique illustrant la caractéristique d'hystérésis du circuit Logique de La figure 4; - la figure 7 est un graohique illustrant La caractéristique de conversion A/N du circuit de rétroaction de La figure 4; et - les figures 8(A) et 8(B) sont des représentations

correspondant à celles des figures 3(A) es 3(B), mais s'appliquant 20 à L'art antérieur.

Le circuit convertisseur A/N représenté sur La figure 1 comporte un additionneur 1, un convertisseur A/N 2 et un circuit de rétroaction 3. Une tension d'entrée est appLiquée au convertisseur 2, à travers L'additionneur 1, en vue de l'obtention de signaux 25 numériques à la sortie. Ces signaux de sortie sont appliqués au circuit de rétroaction 3, destiné à fournir une tension de compensation de décaLage à l'additionneur 1. Si nécessaire, des signaux de tremblement (bruit) sont fournis à l'additionneur 1 par un générateur de trembLement 4, en vue de leur superposition à la tension 30 d'entrée, afin que Le système de compensation de décalage puisse

fonctionner de manière stable. Cependant, si La tension d'entrée contient du bruit résiduel, La superposition du signal de trembLement n'est pas nécessaire.

Le convertisseur A/N 2 peut être constitué par différents 35 convertisseurs conventionnels. Si nécessaire, le cornvertisseur 2

peut contenir un circuit échantiLLonneur-bloqueur, un filtre antierreur, et ainsi de suite.

Le circuit de rétroaction 3 renvoie à L'entrée de L'additionneur 1 une valeur moyenne, formée par des codes positifs et 05 négatifs dans Les codes binaires du signal numérique de sortie, échantillonné pendant une longue période, de manière que les probabilités de production des codes positifs et des codes négatifs soient égales entre elles, de sorte que La moyenne peut être égale à zéro. Dans ce cas, la longue période de temps précitée est beau10 coup plus longue que la période de La fréquence la plus basse du

signal analogique d'entrée.

Un code binaire décaLé ou un code complément à 2, ou leur combinaison, qui est généralement utilisée comme code sortie d'un convertisseur tel que le convertisseur A/N 2, présente seulement un 15 code valeur zéro. Pour cette raison, comme représenté dans le graphique entrée-sortie de la figure 3(A), il existe une zone morte à un endroit (le segment de ligne oblique) conformément au code valeur zéro du signal numérique de sortie, pour ce qui concerne la compensation du décalage. Le circuit de rétroaction 3 agit sur la 20 tension continue d'entrée de manière que les probabilités de production de codes positifs et de codes négatifs des deux côtés de- La zone morte soient égales entre elles. Par conséquent, comme des codes positifs et négatifs ne sont pas produits lorsque le niveau d'entrée est parfaitement égal à zéro, la position de l'origine de 25 la ligne caractéristique de conversion S (ligne en tireté) peut

être déterminée dans l'opération de quantification ( 1/2LSB), conformément à la zone morte.

Dans les cas o le bruit résiduel est supérieur à la zone morte quand le signal d'entrée est zéro, certains codes (+1LSB, 30 -1LSB),autres que le code valeur zéro, sont produits de façon continue. Etant donné que le circuit de rétroaction 3 agit de manière que la quantité de codes supérieurs à la valeur zéro et la quantité de codes inférieurs à la valeur zéro soient égales, le système est stable lorsque l'origine de la ligne caractéristique de conversion 35 S coïncide avec le niveau zéro de la tension d'entrée (l'erreur de décalage est nuLLe), comme représenté sur la figure 3(A). Dans ce cas, les valeurs numériques de sortie +iLSB, 0, -1LSB sont produites successivement et de façon alternante, comme représenté sur la figure 3(B). La moyenne à long terme de +1LSB = 1 et - 1LSB = 05 -1 est zéro. Si ces deux valeurs sont augmentées, le circuit de rétroaction 3 applique un courant continu à l'additionneur 1 afin

de compenser cette augmentation.

Au cas o le bruit résiduel contenu dans les signaux analogiques d'entrée est inférieur à +1/2LSB, le générateur 4 peut 10 fournir un bruit de tremblement gaussien, comme représenté sur la

figure 3(A). De plus, comme les niveaux de quantification sont supérieurs à 8 bits (niveau 256) dans les appareils audio ou vidéo pour le public et les professionnels, les bruits résiduels à traiter peuvent être considérés comme se trouvant en dehors de la 15 plage de -1/2LSB à + 1/2LSB.

De plus, une caractéristique d'hystérésis peut être prévue

à la place de la zone morte précitee.

La figure 2 représente le mode de réalisation préféré du circuit de rétroaction 3 visible sur la figure 1. Dans la descrip20 tion qui va suivre, le code complément à 2 est pris à titre

d'exemple comme code sortie du convertisseur A/N 2. Le MSB (bit de signe) de ce code est appliqué à un circuit d'intégration 11, lequel comporte un amplificateur opérationnel 9 et un condensateur de rétroaction 10, au moyen d'un inverseur 6, d'une résistance 7 et 25 d'un interrupteur 8. Le signal de sortie obtenu à la suite de l'intégration est fourni à l'additionneur 1, visible sur la figure 1, sous la forme d'un signal d'erreur par rapport à la tension de référence E appliquée à l'entrée + de l'amplificateur opérationnel 9, ledit signal de sortie servant de polarisation à courant 30 continu.

Si les probabilités que MSB = "0" (positif) et que MSB = "1" (négatif) sont égales entre elles, lorsque la tension d'entrée est nulle, la valeur intégrée correspond à peu près à la moitié de la tension d'alimentation et est égale à la tension de référence E, 35 de sorte que le signal d'erreur formant le signal de sortie est

zéro. Dans ce cas, le niveau d'entrée zéro est égal à la valeur zéro du code sortie, de sorte qu'il n'y a pas d'erreur de décalage.

Par exemple, lorsque MSB = "O" (positif) est accru, le signal d'erreur obtenu en sortie est réduit, si bien que la tension 05 appliquée à l'entrée du convertisseur A/N 2 est également diminuée.

De ce fait, la boucle fonctionne de manière à augmenter MSB = "1" (négatif). Les codes sortie, autres que le MSB, du convertisseur A/N 2, sont appliqués à une porte NOR 12, en vue de la détection 10 si oui ou non tous les codes sortie sont zéro. Si cela est le cas,

la sortie de la porte NOR 12 passe à "1", de sorte que l'interrupteur 8 est ouvert. Autrement dit, lorsque tous les codes sortie sont zéro, le MSB ("0") ne sert pas de signal d'entrée intégré.

Donc, il existe une zone morte correspondant à +1/2LSB, comme 15 représenté sur la figure 3(A).

Même si la tension d'entrée est essentiellement nulle, au

cas o elle contient un bruit dépassant ladite zone morte, une valeur successivement positive, zéro, négative, zéro puis positive est appliquée dans cet ordre au code sortie, comme représenté sur 20 la figure 3(B). L'interrupteur 8 ne reste donc pas ouvert en permanence, mais s'ouvre et se ferme alternativement. On obtient ainsi une action de la boucle de rétroaction qui ajuste la valeur de polarisation de manière que les probabilités de production de codes positifs et de codes négatifs représentent essentiellement 50 % 25 dans les deux cas.

La figure 4 représente un autre mode de réalisation préféré du circuit de rétroaction 3 visible sur la figure 1, dont la caractéristique de rétroaction est affectée d'hystérésis. Le code complément à 2 sert de code sortie du convertisseur A/N 2, 30 comme dans l'exemple de la figure 3. Une porte OU 13 détecte si oui ou non des bits inférieurs au MSB (2 bits significatifs ou 2SB jusqu'au bit le moins significatif) présentent le niveau "1" pour l'ouverture d'une porte ET 14. Lorsque le MSB devient alternativement "1" et "O", le MSB = "O" est changé en "1" a moyen 35 d'un inverseur 15, en vue de l'alimentation de la borne d'entrée J d'un circuit basculeur 16 pour la mise à 1 de ce circuit. Le MSB = "1" est fourni directement à la borne d'entrée K pour La remise à l'état initial du circuit basculeur 16. Par conséquent, des signaux correspondant à "1" et "0" sont délivrés en alternance par la borne 05 de sortie Q, suivant le MSB. Ces signaux sont appliqués au circuit

d'intégration 11 par l'inverseur 6 et la résistance 7, comme dans l'exemple selon la figure 3, de sorte qu'on obtient en sortie un signal d'erreur qui est réappliqué en retour à la tension d'entrée.

Les impulsions d'horloge f à l'entrée du convertisseur A/N sont s

des impulsions d'horloge d'échantillonnage.

Lorsque le code sortie est zéro, 2SB a LSB (2 bits significatifs jusqu'au bit le moins significatif) sont "O'". Donc, puisque La sortie de la porte OU passe à "0", ce qui ouvre la porte ET 14, le basculeur 16 n'est pas mis à 1, même si MSB = '^.

De plus, étant donné que la borne d'entrée K est à "0", le

basculeur 16 n'est pas ramené à l'état initial.

La figure 5 montre une table de vérité du circuit logique de la figure 4, o J, K et Q correspondent aux bornes du basculeur 16. Comme on:peut le voir dans cette table, lorsque le code sortie 20 passe de positif à zéro ou-lorsqu'il passe de négatif à zéro, le signal de sortie Q du basculeur 16 n'est pas inversé et reste à l'état antérieur (Q-1). Une inversion sur cette sortie Q se produit seulement lorsque le code sortie devient positif en pasant par zéro ou lorsqu'il devient négatif en passant par zéro. De ce fait, la valeur d'entrée intégrée présente une caractéristique d'hystérésis par rapport à la tension d'entrée, comme représenté sur la figure 6, et le code sortie zéro correspondant à la gamme de valeurs d'entrée 1/2LSB est considéré comme un code positif ou comme un code négatif. Au cas o le code sortie zéro est considéré comme un 30 code positif, la caractéristique entrée-sortie du convertisseur A/N

est décalée de la quantité -1/2LSB, comme indiqué par la ligne A sur la figure 7. Inversement, lorsque le code sortie zéro est considéré comme un code négatif, la caractéristique entrée-sortie est décalée d'une quantité. 1/2LSB, comme indiqué par la ligne B 35 sur la figure 7.

Dans les cas o La tension d'entrée est essentiellement nulle, mais contient un bruit supérieur à la gamme d'entrée définie par +1/2LSB, voir figure 6, "1" et "0" sont produits alternativement en tant que valeur d'entrée intégrée, de sorte que l'erreur 05 pour la contre-réaction est nuLLe. Par conséquent, pour ce qui concerne la caractéristique de conversion, le point zéro du signal d'entrée correspond à la valeur zéro du signal de sortie, comme indiqué par la ligne C sur la figure 7, correspondant à un décalage à zéro. Lorsqu'une erreur de décalage est produite, une intégration 10 avec une polarisation vers "1" ou "0" est effectuée, si bien que Le circuit de rétroaction 3 ajoute une polarisation à courant continu

de compensation de décalage.

De pLus, selon l'invention, dans le cas o la tension d'entrée contient une fraction continue de décalage, c'est-à-dire 15 au cas o le signal numérique de sortie est dissymétrique par rapport à La ligne o la tension d'entrée est nulle, Le point de fonctionnement du convertisseur A/N peut être déplacé à un point autre que zéro, suivant la fraction continue de décalage, permettant ainsi l'utilisation effective de toute la gamme dynamique du 20 convertisseur A/N. Dans ce cas, le circuit de rétroaction 3 est actionné, au moyen d'un code spécifique du signal de sortie obtenu après la conversion A/N et correspondant à la fraction continue de décalage du signal analogique d'entrée, de telle manière que la probabilité de production d'une tension de code supérieure au code 25 spécifique est rendue égale à la probabilité de production d'une

tension de code inférieure au code spécifique. Ce dernier peut avoir des caractéristiques de zone morte sembLables à celles visibles sur la figure 3 et il peut aussi avoir des caractéristiques d'hystérésis.

Conformément à l'invention, il est possible de ramener complètement à zéro une erreur de décalage de 1/2LSB provoquée suivant la hauteur du niveau de quantification. Plus précisément, si l'on n'utilise pas un circuit convertisseur A/N bipolaire à compensation de décalage automatique suivant l'invention, il se 35 produit un décalage, par rapport à l'origine, de +1/2LSB, même si la relation entre la tension d'entrée et le niveau de quantification en sortie est ajustée pour être symétrique par raport à l'origine, comme indiqué par la ligne en traits mixtes du graphique entrée-sortie de la figure 8(A). Dans ce cas, lorsque la tension 05 d'entrée est O V, l'information recueillie en sortie passe alternativement de O à -1LSB, comme représenté sur la figure 8(B). Dans une telle situation, suivant le code utilisé, un code binaire décalé, le code complément à 2 et ainsi de suite, tout bit de signe MSB est positif ou négatif, même si le code est de valeur zéro, de 10 sorte que la rétroaction pour la composante continue s'effectue dans le sens de l'égalisation des possibilités d'obtention d'une valeur zéro, de 1LSB négatif ou de 1LSB positif, comme représenté sur la figure 8(B). Le résultat est que l'erreur de décalage correspondant à 1/2LSB reste. Or, suivant l'invention, il est 15 possible de ramener une telle erreur de décalage de 1/2 LSB

complètement à zéro.

L'invention n'est pas limitée aux formes de réalisation

décrites et l'homme de l'art pourra y apporter diverses modifications, sans pour autant en sortir de son cadre.

Claims (4)

REVENDICATIONS

1. Circuit convertisseur analogique/numérique bipolaire qui compense automatiquement une erreur de décalage entre un niveau 05 spécifique de tension analogique d'entrée et un code sortie spécifique d'une valeur numérique de sortie correspondant à ladite tension analogique d'entrée, caractérisé en ce qu'il comprend: un convertisseur A/N (2) pourconvertir la tension analogique d'entrée, laquelle peut contenir du bruit résiduel supérieur à 10 1 bit le moins significatif, en une valeur numérique de sortie; et un circuit de rétroaction (3) qui ajoute une tension de compensation à ladite tension analogique d'entrée, de manière à égaliser Les possibilités de production de codes qui sont supérieurs au code sortie spécifique de ladite valeur numérique de 15 sortie, et les possibilités de production de codes qui sont inférieurs à ce code sortie, conformément à la valeur numérique de sortie.

2. Circuit selon la revendication 1, dans lequel le niveau

spécifique est Le niveau zéro de la tension analogique d'entrée et 20 le code sortie spécifique est le code valeur zéro.

3. Circuit selon la revendication 2, dans lequel' le circuit de rétroaction (3) est pourvu d'un intégrateur (11) qui effectue l'intégration des bits les plus significatifs des codes sortie, à l'exception dudit code valeur zéro, et qui applique en retour le signal de sortie obtenu par l'intégration à ladite

tension analogique d'entrée.

4. Circuit selon la revendication 2, dans lequel le circuit de rétroaction (3) est pourvu d'un circuit d'hystérésis (13-16) qui présente des points de transition à +1LSB (bit le moins 30 significatif) et -1LSB, lesquels sont respectivement supérieur et

inférieur audit code valeur zéro, en vue de l'application en retour du signal de sortie obtenu par l'intégration à la tension analogique d'entrée.