DE69910888T2

DE69910888T2 - Stromeffiziente Regelungseinrichtung mit kleiner Verlustspannung, verbesserter Lastregelung und Frequenzgang

Info

Publication number: DE69910888T2
Application number: DE69910888T
Authority: DE
Inventors: Gabriel Alfonso Collin County Rincon-Mora; Marco Collin County Corsi
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1998-05-13
Filing date: 1999-05-12
Publication date: 2004-05-13
Anticipated expiration: 2019-05-13
Also published as: US6188211B1; DE69910888D1; EP0957421B1; EP0957421A2; EP0957421A3

Description

HINTERGRUND DER ERFINDUNG
Diese Erfindung liegt auf dem Gebiet integrierter Schaltkreise und betrifft insbesondere Spannungsregelschaltungen mit einer niedriger Abfallspannung.
Spannungsregelschaltungen, die auf dem Fachgebiet grundlegend sind, sind weitverbreitet verwendete Schaltungen zum Erzeugen einer stabilen Spannung anhand einer sich möglicherweise zeitlich ändernden Eingangsversorgungsspannung über sich ändernde Lastbedingungen. Insbesondere bei Automobilanwendungen und bei batteriebetriebenen Systemen besteht ein hoher Bedarf an Spannungsreglern, die eine rauscharme stabile Ausgangsspannung mit einer minimalen Potentialdifferenz zwischen der Eingangsspannung und der geregelten Ausgangsspannung erzeugen können (die minimale Potentialdifferenz wird als "Abfallspannung" bezeichnet). Typische moderne Spannungsregler mit einer niedrigen Abfallspannung (LDO) haben Abfallspannungen in der Größenordnung von 200 mV.
Moderne tragbare elektronische Systeme, wie drahtlose Telefone, tragbare Computer, Funkrufempfänger und dergleichen stellen auch zusätzliche Anforderungen an die Spannungsregelschaltungen. Wie auf dem Fachgebiet bekannt ist, arbeiten viele moderne integrierte Schaltkreise bei zunehmend niedrigeren Versorgungsspannungen, wobei Versorgungsspannungen von 3,3 V nun bei diesen Systemen üblich sind und innerhalb der nahen Zukunft Versorgungsspannungen von weniger als 1 V erwartet werden. Diese niedrigen Versorgungsspannungen sind wegen ihrer verbesserten Zuverlässigkeit, Energiewirksamkeit und Batterielebensdauer bei tragbaren elektronischen Systemen sehr erwünscht. Weil Spannungsregelschaltungen zusätzlich ständig arbeiten müssen, ist der von diesen Schaltungen gezogene Ruhestrom eine wichtige Eigenschaft, weil sich jede Verringerung dieses Ruhestroms direkt in einer längeren Batterielebensdauer zeigt. Schließlich erfordern die schnellen Schaltzeiten und hohen Frequenzen, bei denen moderne integrierte Schaltkreise arbeiten, wiederum einen ausgezeichneten Frequenzgang auf der Seite der Spannungsregelschaltung.
Ein Beispiel eines modernen LDO-Spannungsreglers ist in Rincon-Mora u. a. "A Low-Voltage, Low Quiescent Current, Low Drop-Out Regulator", Journal of Solid-State Circuits, Band 33, Nr. 1 (IEEE, Januar 1998), S. 36 – 44 beschrieben. Wie darin beschrieben ist, erzeugt eine Stromspiegelschaltung einen erheblichen Verstärkungsstrom, um einen Emitterfolger am Ausgang des Fehlerverstärkers zu unterstützen, wodurch das Anstiegsgeschwindigkeitsverhalten des Reglers verbessert wird, während die Stabilität über den Laststrombereich aufrechterhalten wird. Dabei zieht der Stromspiegel den Störpol am Emitter des Emitterfolgers während Bedingungen eines hohen Laststroms auf eine höhere Frequenz, die der Frequenzerhöhung infolge der erforderlichen Anordnung dieses Pols mit zunehmendem Laststrom entspricht. In Abwesenheit des Stromspiegels und der sich ergebenden Bewegung des Störpols wäre ein stärkerer Ruhestromfluß erforderlich, als er bei Bedingungen einer niedrigen Last notwendig ist, um die Stabilität bei hohen Lastströmen zu gewährleisten. Das Stromspiegelverhältnis wird vorzugsweise verhältnismäßig hoch gehalten, um den Leistungsverbrauch zu minimieren.
Als weiterer Hintergrund ist in der am 19.12.97 eingereichten anhängigen europäischen Anmeldung 97 310 344 (Veröffentlichung 0 851 332) mit dem Titel "A Voltage Regulator", die auf den Erwerber der vorliegenden Anmeldung übertragen wurde, ein weiterer LDO-Spannungsregler beschrieben. Bei diesem Regler ist ein Mitkopplungspfad vom Stromspiegel zu einem Source-Folger bereitgestellt, der durch den Ausgang des Fehlerverstärkers gesteuert wird, wobei die Mitkopplung die Gate-Source-Spannung des Source-Folgers proportional mit der Ausgabevorrichtung moduliert, um beim Source-Folger Änderungen der Ausgangsimpedanz des Reglers zu kompensieren. Bei dieser Schaltung, die in dieser anhängigen Anmeldung beschrieben ist, weist der Mitkopplungspfad ein RC-Netzwerk auf, um das Ansprechen der Mitkopplung in bezug auf die Gegenkopplung, die dem Fehlerverstärker zugeführt wird, zu verlangsamen, um Oszillationen der Schaltung zu verhindern. Natürlich verringert dieses RC-Netzwerk die Bandbreite des Frequenzgangs der Mitkopplung.
KURZZUSAMMENFASSUNG DER ERFINDUNG
Eine Aufgabe der vorliegenden Erfindung besteht daher darin, eine Spannungsregelschaltung bereitzustellen, bei der die Lastregelung, das Einschwingverhalten und die Leistungsausnutzung optimiert werden können.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Spannungsregelschaltung bereitzustellen, bei der die verbesserte Funktionsweise bei einem minimalen Ruhestromfluß, insbesondere unter Bedingungen eines niedrigen Laststroms, erhalten wird.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Spannungsregelschaltung bereitzustellen, die bei einer niedrigen Abfallspannung arbeitet.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Spannungsregelschaltung bereitzustellen, die zur Verwendung bei Anwendungen mit einer niedrigen Versorgungsspannung, beispielsweise bei batteriegespeisten Systemen, geeignet ist.
Diese Aufgaben werden durch den Spannungsregler nach Anspruch 1, das Verfahren zum Erzeugen einer geregelten Ausgangsspannung nach Anspruch 9 und das elektronische System nach Anspruch 10 gelöst.
Andere Aufgaben und Vorteile der vorliegenden Erfindung werden Durchschnittsfachleuten beim Lesen der folgenden Beschreibung unter Hinzuziehung der Zeichnung verständlich werden.
Die vorliegende Erfindung kann in einer Spannungsregelschaltung mit einer niedrigen Abfallspannung (LDO) verwirklicht werden, die einen Fehlerverstärker zum Vergleichen einer vom Ausgang abgeleiteten Spannung mit einer Referenzspannung aufweist und die eine Reihen-Durchgangsschaltvorrichtung durch einen Sowce-Folger ansteuert. Es ist ein Stromspiegel vorgesehen, bei dem ein Spiegelzweig einen Bruchteil des von der Reihen-Durchgangsschaltvorrichtung geleiteten Stroms leitet. Ein erster Mitkopplungspfad, der zwischen den Stromspiegel und den Sowce-Folger geschaltet ist, weist eine RC-Verzögerung auf, die die Rückkopplungsschleife stabilisiert. Ein zweiter Mitkopplungspfad, der auch zwischen den Stromspiegel und den Sowce-Folger gekoppelt ist, jedoch reduzierte RC-Merkmale aufweist, entlädt die Streukapazität des Ausgangstransistors, die am Sowce-Folger auftritt, wodurch das Einschwingverhalten des Spannungsreglers verbessert wird.
KURZBESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNG
1 ist ein schematischer Schaltplan einer Spannungsregelschaltung gemäß der bevorzugten Ausführungsform der Erfindung.
Die 2a und 2b sind Zeitablaufdiagramme, in denen die Arbeitsweise der Schaltung aus 1 dargestellt ist.
3 ist eine Frequenzgangdarstellung, in der die relative Verstärkung in Abhängigkeit von der Frequenz der Mitkopplungspfade in der Spannungsregelschaltung gemäß der bevorzugten Ausführungsform der Erfindung gezeigt ist.
4 ist ein Blockschaltplan, in dem ein Beispiel eines elektronischen Systems, insbesondere eines drahtlosen Telefons, dargestellt ist, das die Spannungsregelschaltung aus 1 gemäß der bevorzugten Ausführungsform der Erfindung aufweist.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Mit Bezug auf 1 wird der Aufbau eines Spannungsreglers 10 mit niedriger Abfallspannung (LDO) gemäß der bevorzugten Ausführungsform der Erfindung detailliert beschrieben. Der Aufbau des Spannungsreglers 10 aus 1 ist zur Implementation als Teil eines übergeordneten, größeren integrierten Schaltkreises geeignet oder kann alternativ als ein getrennter, autonomer integrierter Schaltkreis verwirklicht werden. Es wird angenommen, daß Abänderungen des Ausbaus des Spannungsreglers 10 Fachleuten beim Lesen dieser Beschreibung einfallen werden, und es wird weiterhin angenommen, daß diese Abänderungen innerhalb des Schutzumfangs der nachstehend beanspruchten vorliegenden Erfindung liegen.
Die Gesamtfunktion des Spannungsreglers 10 besteht, wie es für Spannungsregelschaltungen auf dem Fachgebiet typisch ist, darin, eine stabile Spannung an seinem Ausgang auf eine Leitung V_OUT zu geben, wobei die Ausgangsspannung von einer Eingangs-Versorgungsspannung auf einer Leitung V_IN abgeleitet wird.
Die Last 11 ist an die Leitung V_OUT angeschlossen, und sie gibt in diesem Beispiel andere Schaltungsanordnungen in dem elektronischen System (oder in manchen Fällen auf demselben integrierten Schaltkreis) an, die auf der Grundlage der stabilen geregelten Spannung auf der Leitung Vom arbeiten. Wie es auf dem Fachgebiet typisch ist, ist ein externer Kondensator Co (mit einem zugeordneten äquivalenten Reihenwiderstand, der durch einen Widerstand ESR dargestellt ist) extern an den Spannungsregler 10 angeschlossen, um den Frequenzgang der Schaltung festzulegen. Wie es auf dem Fachgebiet typisch ist, wird dem Spannungsregler 10 auf einer Leitung V_REF eine Referenzspannung, typischerweise von einer Referenzspannungs-Generatorschaltung in der Art einer Bandlücken-Referenzspannungsschaltung, zugeführt, die beim Aufrechterhalten einer stabilen Ausgangsspannung auf der Leitung V_OUT verwendet wird.
Gemäß der als Beispiel dienenden Ausführungsform aus 1 empfängt ein Fehlerverstärker 38 die Referenzspannung auf der Leitung V_REF an einem ersten Eingang. Ein zweiter Eingang des Fehlerverstärkers 38 empfängt auf einer Leitung VFB eine vom Ausgang des Spannungsreglers 10 erzeugte Rückkopplungsspannung. In diesem Beispiel wird die Leitung V_REF vom invertierenden Eingang des Fehlerverstärkers 38 empfangen, während der nichtinvertierende Eingang des Fehlerverstärkers 38 die Rückkopplungsspannung auf der Leitung V_FB empfängt. Natürlich ist die spezifische Polarität der Eingänge, die die Rückkopplungsspan nung und die Referenzspannung empfangen, nicht wesentlich, solange der Fehlerverstärker 38 ein Ausgangssignal auf der Grundlage der Differenz zwischen diesen zwei Spannungen erzeugt und solange der Rest des Spannungsreglers 10 die Polarität des Differenzsignals versteht. Mit anderen Worten weist die Gesamtschleife, die durch den Spannungsregler 10 verläuft, eine Gegenkopplung auf.
Gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung kann der Fehlerverstärker 38 als ein herkömmlicher Differenzverstärker implementiert sein, wobei vorzugsweise eine Stromspiegellast vorgesehen ist, die den gewünschten Niederspannungsbetrieb ermöglicht. Beispiele geeigneter Verwirklichungen des Fehlerverstärkers 38 sind in Rincon-Mora u. a. "A Low-Voltage, Low Quiescent Current, Low Drop-Out Regulator", Journal of Solid-State Circuits, Band 33, Nr. 1 (IEEE, Januar 1998), S. 36–44 beschrieben. Der Fehlerverstärker 38 hat typischerweise eine verhältnismäßig niedrige Verstärkung, um die Stabilität zu gewährleisten und den Ruhestrom zu minimieren.
Die Ausgabe des Fehlerverstärkers wird an den Gate-Anschluß eines n-Kanal-Metall-Oxid-Halbleiter-(NMOS)-Transistors 24 angelegt, dessen Drain-Anschluß die Eingangsspannung auf der Leitung V_IN empfängt und dessen Source-Anschluß, abgesehen von anderen Elementen, an die Gate-Anschlüsse von p-Kanal-Metall-Oxid-Halbleiter-(PMOS)-Transistoren 12, 14, die in einer Stromspiegelanordnung zusammengeschaltet sind, angeschlossen ist. Der NMOS-Transistor 24 dient auf diese Weise als eine Source-Folgerstufe am Ausgang des Fehlerverstärkers 38. Der PMOS-Transistor 12 ist ein verhältnismäßig großes Bauelement zum Erzeugen der geregelten Ausgangsspannung V_OUT an seinem Ausgang. Gemäß der in 1 dargestellten bevorzugten Ausführungsform der vorliegenden Erfindung isoliert der Source-Folger-Anschluß des Transistors 24 im wesentlichen die verhältnismäßig große Gate-Kapazität des großen PMOS-Ausgangstransistors 12 vom Ausgang des Fehlerverstärkers 38 (der eine verhältnismäßig große resistive Komponente in seiner Ausgangsimpedanz aufweist), und er sorgt für eine niedrige Eingangskapazität am Ausgang des Fehlerverstärkers 38 und eine verhältnismäßig niedrige Ausgangsimpedanz am Transistor 12. Weiter hin dient der Transistor 24 als eine Source-Folgerstufe der Klasse "A", die einen ausreichend großen Spannungshub an ihrem Source-Anschluß (bis zu einem Schwellenspannungsabfall von der Leitung Vom) bereitstellt, um den PMOS-Ausgangstransistor 12, zumindest bis tief in den Bereich unterhalb seines Schwellenwerts, sperren zu können. Dabei ist der NMOS-Transistor 24 vorzugsweise ein "natürlicher n-Kanal-Transistor" (also ohne eine Schwellenwert-Einstellungsimplantation), so daß er eine verhältnismäßig niedrige Schwellenspannung aufweist, wodurch ermöglicht wird, daß seine Sowce-Spannung bis sehr dicht an die Spannung auf der Leitung V_IN ansteigt.
Im Ausgangszweig des Spannungsreglers 10 empfängt der Source-Anschluß des PMOS-Transistors 12 die Eingangsspannung V_IN, und sein Drain-Anschluß steuert die Ausgangsspannung auf der Leitung V_OUT. Wie vorstehend erwähnt wurde, wird der Gate-Anschluß des Transistors 12 vom Source-Anschluß des NMOS-Transistors 24, ansprechend auf die Ausgabe des Fehlerverstärkers 38, gesteuert. Die Gegenkopplung für den Fehlerverstärker 38 wird auf der Leitung V_FB durch einen Widerstandsteiler aus den Widerständen 40, 42 erzeugt, welche vorzugsweise verhältnismäßig hohe Widerstandswerte aufweisen, um den dadurch fließenden Ruhestrom zu minimieren, wobei die Leitung VFB vom Schaltungspunkt zwischen den Widerständen 40, 42 ausgeht und an den nichtinvertierenden Eingang des Fehlerverstärkers 38 angeschlossen ist.
Wie vorstehend erwähnt wurde, ist der PMOS-Transistor 14 im Spannungsregler 10 bereitgestellt, um den Ausgangsstrom durch den PMOS-Ausgangstransistor 12 zu spiegeln, und sein Source-Anschluß empfängt daher die Eingangsspannung auf der Leitung V_IN, und sein Gate-Anschluß wird durch die Source-Folgerstufe des Transistors 24 gesteuert. Zum Minimieren des Ruhestroms ist die Steuerfähigkeit des Spiegel-PMOS-Transistors 14 vorzugsweise viel kleiner als diejenige des Ausgangs-PMOS-Transistors 12, beispielsweise in der Größenordnung von 1000mal kleiner. Wenngleich die Ströme durch die Transistoren 12, 14 zueinander spiegelbildlich sind, ist der durch den Spiegeltransistor 14 flie ßende Strom daher viel kleiner als der durch den Ausgangstransistor 12 fließende Strom.
Die Emitter der Bipolar-PNP-Transistoren 16, 18 sind an die jeweiligen Drain-Anschlüsse der PMOS-Transistoren 12, 14 angeschlossen. Die Basen der Transistoren 16, 18 sind zusammengeschaltet und an den Kollektor des Transistors 16 angeschlossen, und die Kollektoren der Transistoren 16, 18 sind weiterhin an die jeweiligen Drain-Anschlüsse der NMOS-Transistoren 20, 22 angeschlossen, deren Source-Anschlüsse auf Masse liegen. Die Gate-Anschlüsse der Transistoren 20, 22 sind zusammengeschaltet und an den Drain-Anschluß des Transistors 22 angeschlossen. Die Schaltung aus den Transistoren 16, 18, 20, 22 ist bereitgestellt, um die Drain-Source-Spannungen der Transistoren 12, 14 aneinander anzugleichen und auf diese Weise angesichts des sehr großen (beispielsweise 1000 : 1) Ansteuerverhältnisses zwischen diesen Transistoren eine geeignete Stromspiegelung aufrechtzuerhalten. Weil der Spannungsregler 10 vorzugsweise eine niedrige Abfallspannung (LDO) aufweist, dient die Schaltung, die die Bipolartransistoren 16, 18 enthält, auch dazu, die Drain-Source-Spannungen der Transistoren 12, 14 selbst in einem "Abfallspannungszustand" (beispielsweise wenn zu Beginn oder infolge einer erschöpften Batterie V_IN ≈ V_OUT ist) zueinander gleich zu halten, um den Strom zu minimieren, der ansonsten durch den kleinen Spiegel-PMOS-Transistor 14 geleitet werden müßte.
Wie in 1 dargestellt ist, ist der Source-Anschluß des NMOS-Source-Folgertransistors 24 an die Stromquelle 34 angeschlossen, die Strom vom Source-Anschluß des Transistors 24 an Masse ableitet. Die Stromquelle 34 ist in herkömmlicher Weise, beispielsweise durch einen NMOS-Transistor, dessen Gate-Anschluß durch eine Referenzspannung vorgespannt ist, implementiert. Die Stromquelle 34 ist vorzugsweise ein sehr kleines Bauelement, oder sie ist so vorgespannt, daß sie einen sehr geringen Strom leitet, um den Ruhestrom durch den Pfad des NMOS-Transistors 24 und der Stromquelle 34 zu minimieren, während noch ein ausreichender Strom geleitet wird, um den Spannungsregler 10 unter Bedingungen eines niedrigen Laststroms zu stabilisieren.
Ähnlich wie bei der in der anhängigen Anmeldung 08/992 706 beschriebenen Schaltung weist der Spannungsregler 10 ein erstes Mitkopplungsnetzwerk auf, das einen NMOS-Transistor 28 enthält, dessen Source-Drain-Pfad parallel zur Stromquelle 34 geschaltet ist, und dessen Gate-Anschluß über einen Reihenwiderstand 32 und einen Nebenschlußkondensator 30 durch den Schaltungspunkt am Drain-Anschluß des Transistors 22 (und an den Gate-Anschlüssen der Transistoren 20, 22) gesteuert wird. Die Ansteuerung des NMOS-Transistors 28 ist vorzugsweise größer als diejenige der NMOS-Transistoren 20 und 22, so daß im Fall eines erhöhten Stroms durch den PMOS-Ausgangstransistor 12 (durch die Transistoren 14, 18, 22 gespiegelt) der Transistor 28 durchschaltet und die Gate-Source-Spannung des NMOS-Transistors 24 um einen Betrag ändert, der in etwa der Änderung der Gate-Source-Spannung des PMOS-Transistors 12 gleicht oder größer ist als diese. Diese Arbeitsweise neigt zum Ausheben der Lastregelwirkung, wie nachstehend in näheren Einzelheiten beschrieben wird. Die Rate, mit der der Transistor 28 durchschaltet, um diese Funktion auszuführen, wird entsprechend den Werten des Transistors 32 und des Kondensators 30 gesteuert, um eine Oszillation zu verhindern.
Gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung weist der Spannungsregler 10 weiterhin einen zweiten Rückkopplungspfad des NMOS-Transistors 35 auf, dessen Source-Drain-Pfad auch parallel zur Stromquelle 34 verläuft. Gemäß dieser Ausführungsform der Erfindung ist die RC-Verzögerung am Gate-Anschluß des Transistors 35 viel kleiner als diejenige, die vom Widerstand 32 und vom Kondensator 30 erzeugt wird. In diesem Beispiel ist der Gate-Anschluß des Transistors 35 direkt an den Drain-Anschluß des NMOS-Transistors 22 angeschlossen und damit mit den Gate-Anschlüssen der Transistoren 20, 22 zusammengeschaltet. Daher beeinflussen nur die Gate-Streukapazität des Transistors 35 selbst und der Reihenwiderstand der Verbindung mit dem Gate-Anschluß des Transistors 35 die Schaltzeit des Transistors 35, und der Transistor 35 spricht daher verhältnismäßig schnell auf Spannungsänderungen an seinem Gate-Anschluß an.
Gemäß der bevorzugten Ausführungsform der Erfindung ist der Transistor 35 typischerweise verhältnismäßig klein und etwas kleiner als der Transistor 28, wobei dies von dem gewünschten Einschwingverhalten des Spannungsreglers 10 abhängt. In 3 ist der relative Frequenzgang der Transistoren 28, 35 in Abhängigkeit von der Frequenz gemäß der bevorzugten Ausführungsform der Erfindung dargestellt. In 3 zeigen die Kurven G₂₈, G₃₅ die Verstärkung in Abhängigkeit von der Frequenz (beide auf einer logarithmischen Skala) für die jeweiligen Transistoren 28, 35. Bei niedrigen Frequenzen hat der Transistor 28 eine höhere Verstärkung als der Transistor 35, bei höheren Frequenzen hat der Transistor 35 jedoch wegen des Abfalls des Frequenzgangs des Transistors 28 infolge des Kondensators 30 und des Widerstands 32 eine höhere Verstärkung als der Transistor 28. Dementsprechend hat der Transistor 35 eine kleinere Verstärkung, jedoch, im Sinne eines Verstärkers, eine höhere Bandbreite als der Transistor 28. Im allgemeinen ist der Transistor 35 im Spannungsregler 10 gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung enthalten, um einen "Verstärkungsstromweg" (also eine Mitkopplung) am Source-Anschluß des NMOS-Transistors 24 bereitzustellen, der schnell auf transiente Ereignisse ansprechen kann, wodurch das Gesamteinschwingverhalten des Spannungsreglers 10 verbessert wird. Die Transistoren 28 und 35 bieten summierend eine Leitung im Gleichgewichtszustand vom Source-Anschluß des Transistors 24 während Bedingungen eines hohen Laststroms, um die Stabilität aufrechtzuerhalten. Die verhältnismäßig niedrige Verstärkung des Transistors 35 bei niedrigen Frequenzen verhindert eine Oszillation, wenn der Spannungsregler 10 einen Gleichgewichtszustand erreicht (oder zumindest bis der Transistor 28, vom RC-Netzwerk aus dem Widerstand 32 und dem Kondensator 30 gesteuert, auf die Laständerung anspricht).
Wenngleich zwei Transistoren 28, 35 zur Mitkopplung mit einem abweichenden Frequenzgang im Spannungsregler 10 gemäß der bevorzugten Ausführungsform der Erfindung bereitgestellt sind, wird natürlich daran gedacht, daß eine weitere Optimierung des Spannungsreglers 10 erreicht werden kann, indem zusätzliche Bauelemente zur Mitkopplung, die unterschiedliche Frequenzgangmerkmale aufweisen, bereitgestellt werden. Es wird erwartet, daß Durchschnittsfachleute, die diese Beschreibung gelesen haben, leicht in der Lage sind, den Schaltungsvorgang mit zwei oder mehr Bauelementen zur Mitkopplung durch Anpassen des Frequenzgangs und der zugeordneten RC-Verzögerungen zu optimieren.
Wie in der anhängigen Anmeldung 08/992 706 beschrieben ist, verbessert die Mitkopplung, die vom Transistor 28 bereitgestellt wird, die Lastregelung durch Modulieren der Gate-Source-Spannung des Source-Folger-NMOS-Transistors 24 proportional zur Gate-Source-Spannung des Ausgangs-PMOS-Transistors 12. Wie auf dem Fachgebiet bekannt ist, betrifft die Lastregelung den Änderungsbetrag der geregelten Ausgangsspannung auf der Leitung V_OUT über den möglichen Bereich von Lastbedingungen und damit über den möglichen Bereich des vom PMOS-Ausgangstransistor 12 abgegebenen Ausgangsstroms. Die Lastregelung ist in diesem Beispiel eine Funktion der Schleifenverstärkung des Spannungsreglers 10, des Ausgangswiderstands des PMOS-Ausgangstransistors 12 und des systematischen Offsetspannungsverhaltens der Rückkopplungsschleife aus den Widerständen 40, 42 und dem Fehlerverstärker 38. Insbesondere beeinflußt bei dieser Ausführungsform der Erfindung die systematische Offsetspannung in der Rückkopplungsschleife erheblich die Lastregelung, weil die Schleifenverstärkung niedrig gehalten wird, um den gewünschten Frequenzgang zu erreichen, und weil die Gate-Spannung des PMOS-Ausgangstransistors 12, abhängig von seinem Seitenverhältnis und vom Bereich der dadurch fließenden Lastströme, über einen verhältnismäßig großen Bereich (in der Größenordnung von 0,5 Volt) schwankt.
Andererseits schaltet der Transistor 28 wegen des Vorhandenseins des Widerstands 32 und des Kondensators 30 zum Verhindern von Oszillationen nicht schnell genug durch, um, beispielsweise im Fall schneller Änderungen des Laststroms durch die Last 11 oder in der Eingangsspannung auf der Leitung V_IN, ein geeignetes Einschwingverhalten bereitzustellen. Wenngleich der Transistor 35 eine verhältnismäßig niedrige Verstärkung aufweist, kann er schnell auf solche transienten Ereignisse ansprechen, so daß sich die Ausgangsspannung auf der Leitung V_OUT nach solchen Ereignissen schnell einschwingt.
Mit Bezug auf die 2a und 2b wird die Arbeitsweise des Spannungsreglers 10 gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung nun detailliert beschrieben. 2a zeigt das Verhalten der Ausgangsspannung Vom ansprechend auf Änderungen des im Beispiel aus 1 von der Last 11 gezogenen Laststroms I_load, wie in 2b dargestellt ist. In dem Beispiel aus den 2a und 2b tritt ein plötzliches Ansteigen des Laststroms I_load zur Zeit t₁ auf, und es tritt ein plötzlicher Abfall des Laststroms I_load zur Zeit t₂ auf.
Vor der Zeit t₁ aus den 2a und 2b wird ein Laststrom I₀ mit einem verhältnismäßig niedrigen Pegel vom PMOS-Ausgangstransistor 12 durch die Last 11 geführt. Gleichzeitig liegt die Ausgangsspannung auf der Leitung V_OUT auf einem Pegel V₀, der im Gleichgewichtszustand nahe bei der Referenzspannung V_REF liegt. Vor dem Übergang ist die Gate-Source-Spannung am PMOS-Ausgangstransistor 12 verhältnismäßig klein, was erforderlich ist, um einen verhältnismäßig niedrigen Laststrom I₀ zu erzeugen, wobei die Gate-Spannung des Transistors 12 natürlich über den Source-Folger 24 vom Fehlerverstärker 38 gesteuert wird.
Zur Zeit t₁ ändert sich in diesem Beispiel der Zustand der Last 11 so, daß ein zusätzlicher Strom bis zum Strom I₁ erforderlich ist, wie in 2b dargestellt ist. Der zusätzliche Strom (I₁ – I₀) muß natürlich vom PMOS-Ausgangstransistor 12 zugeführt werden. Weil der Gate-Anschluß des Transistors 12 durch den Fehlerverstärker 38 gesteuert wird, ändert sich die Leitung durch den Transistor 12 nicht sofort. Der zusätzliche Laststrombedarf wird auf diese Weise zunächst vom Kondensator C₀ zugeführt, wodurch bewirkt wird, daß die Ausgangsspannung auf der Leitung V_OUT gegen Masse zu fallen beginnt, wie in 2a dargestellt ist. Diese Verringerung der Ausgangsspannung bewirkt eine Verringerung der vom Widerstandsteiler aus den Widerständen 40, 42 erzeugten Rückkopplungsspannung auf der Leitung VF_B. Der Fehlerverstärker 38 verringert daraufhin die Spannung an seinem Ausgang, wodurch die Spannung am Gate-Anschluß des NMOS- Source-Folger-Transistors 24 verringert wird, wodurch ermöglicht wird, daß der Gate-Anschluß des Transistors 12 über die Stromquelle 34 auf Masse entladen wird und damit zusätzlichen Strom leitet.
Die Kapazität der Stromquelle 34 ist jedoch verhältnismäßig begrenzt und liegt beispielsweise in der Größenordnung von 1 μA, um den Ruhestrom zu minimieren. Hierdurch wird angesichts der verhältnismäßig großen Gate-Kapazität des Transistors 12 und des verhältnismäßig kleinen von der Stromquelle 34 geleiteten Stroms die Fähigkeit des Source-Folgers 24 begrenzt, den Ausgangs-PMOS-Transistor 12 schnell von einem Niederstromzustand in einen Hochstromzustand umzuschalten. Gemäß der bevorzugten Ausführungsform der Erfindung wird der erhöhte Strom, der durch den PMOS-Ausgangstransistor 12 geleitet zu werden beginnt, jedoch durch den PMOS-Spiegeltransistor 14 gespiegelt, wobei zu berücksichtigen ist, daß die Drain-Spannungen der Transistoren 12, 14 durch die Arbeitsweise der Schaltung aus den Transistoren 16, 18, 20, 22 verhältnismäßig gleich gehalten werden. Der Spiegelstrom durch den Transistor 14 wird durch den PNP-Transistor 18 und den NMOS-Transistor 22 geleitet, und weil dieser Spiegelstrom zunimmt, steigt die Spannung am Gate-Anschluß des Transistors 35 an, wodurch der Transistor 35 durchgeschaltet wird und ein anderer Strompfad für das Entladen des Gate-Anschlusses des Transistors 12 zur Masse geöffnet wird, wodurch der Betrag der Gate-Source-Spannung des Transistors 12 weiter erhöht wird und sein Stromfluß erhöht wird. Dabei liefert der Transistor 35 ansprechend auf dieses transiente Ereignis eine Mitkopplung für den Betrieb des Spannungsreglers 10, wodurch sein Ansprechen auf die plötzliche Erhöhung des Laststrombedarfs beschleunigt wird. Diese Mitkopplung ist besonders wichtig beim Übergang vom niedrigen Laststrom zu einem höheren Laststrom, wobei umgekehrt der Source-Folger-Transistor 24 beim Übergang vom hohen Laststrom zum niedrigen Laststrom nicht in seiner Stromsteuerung begrenzt ist und daher gut in der Lage ist, den Zustand des PMOS-Ausgangstransistors 12 ohne Mitkopplung umzuschalten.
Weil die Gate-Kapazität des PMOS-Ausgangstransistors 12 über den Transistor 35 und die Stromquelle 34 an Masse entladen wird, liefert der Transistor 12 auf diese Weise einen zusätzlichen Laststrom I_load, ansprechend auf den die Ausgangsspannung auf der Leitung V_OUT ansteigt (wenn der Kondensator Co geladen wird) und vom Fehlerverstärker 38 reflektiert wird. Infolge des Stromflusses durch die Transistoren 14, 18 und 22 bleibt der Transistor 35 während dieses gesamten transienten Ereignisses durchgeschaltet und bleibt auch bis in die Gleichgewichtsbedingung eines hohen Laststroms hinein durchgeschaltet. Die gemessene negative Einschwingspannung V_tran- ist die Spannungsdifferenz zwischen der Anfangsspannung V₀ und der niedrigsten Spitzenspannung, wie in 2a dargestellt ist. Durch das Vorhandensein des zweiten Rückkopplungspfads mit niedriger Verstärkung und schnellem Ansprechen, der aus dem Transistor 35 besteht, wird diese negative Einschwingspannung V_tran- gegenüber derjenigen verringert, die in herkömmlichen Schaltungen erreichbar ist, welche einen ähnlichen Ruhestrom leiten. Das Ausmaß, bis zu dem auf der Spannung auf der Leitung V_OUT eine Welligkeit verbleibt, ist in erster Linie auf die Phasenreserve des Spannungsreglers 10 zurückzuführen.
Der Spannungspegel V₁, auf den sich die Ausgangsspannung auf der Leitung Vom in einer Bedingung eines hohen Laststroms (Laststrom I_load beim Pegel I₁) einschwingt, wird durch die Lastregelfähigkeit des Spannungsreglers 10 bestimmt. Im Spannungsregler 10 kann die Lastregel-Spannungsdifferenz V_LAR folgendermaßen ausgedrückt werden:
wobei A der Leerlaufverstärkung (gegenüber Vorm) entspricht, A₁ der Leerlaufverstärkung des Fehlerverstärkers 38 (also gegenüber dem Gate-Anschluß des Transistors 24) entspricht, R_12-on der Durchschaltwiderstand des Transistors 12 ist und sich die Gate-Source-Spannungsdifferenzen ΔV_gs12, ΔV_gs12 auf die Diffe renzen infolge des transienten Ereignisses beziehen. B betrifft den Rückkopplungsverstärkungsfaktor, der in diesem Beispiel als das Widerstandsteilerverhältnis der Widerstände 40, 42 (also durch
definirt ist. Gemäß der bevorzugten Ausführungsform der Erfindung wird die Lastregel-Spannungsdifferenz V_LAR durch die Arbeitsweise des Transistors 28 unter der Steuerung durch den Widerstand 32 und den Kondensator 30 minimiert, wodurch die differentielle Gate-Source-Spannung ΔV_gs24 des Transistors 24 ansprechend auf ein transientes Ereignis erhöht wird. Tatsächlich wird die differentielle Gate-Source-Spannung ΔV_gs24 vorzugsweise über die differentielle Gate-Source-Spannung ΔV_gs12 hinaus erhöht, um den ersten Term der differentiellen Lastregelspannung VLAR teilweise aufzuheben.
Diese Erhöhung der differentiellen Gate-Source-Spannung ΔV_gs24 tritt im Spannungsregler 10 in erster Linie dadurch auf, daß der Transistor 28 auch an irgendeinem Punkt nach dem anfänglichen Transienten nach der Zeit t₁, und damit an irgendeinem Punkt nach dem Durchschalten des Transistors 35 durchschaltet. Die Verzögerung, mit der der Transistor 28 durchschaltet, wird natürlich entsprechend dem vorstehend mit Bezug auf 3 erörterten Frequenzgang durch das Netzwerk aus dem Widerstand 32 und dem Kondensator 30 gesteuert.
Ein Übergang von einer Bedingung eines hohen Laststroms zu einer Bedingung eines niedrigen Laststroms tritt in diesem Beispiel zur Zeit t₂ in den 2a und 2b auf. Zu einem Zeitpunkt vor der Zeit t₂ und nach dem Einschwingen der Ausgangsspannung auf der Leitung V_OUT veranlaßt der Zustand des Spannungsreglers 10 aus 1 den PMOS-Transistor 12, eine erhebliche Strommenge zu leiten, wobei dieser Strom vom Transistor 14 gespiegelt wird und dieser Spiegelstrom von den Transistoren 18, 22 geleitet wird. Der verhältnismäßig hohe Strom, der durch den Transistor 22 fließt, bewirkt, daß die Transistoren 28, 35 während der Gleichgewichtsbedingung eines hohen Laststroms durchgeschaltet bleiben, wie vorstehend erwähnt wurde.
Nachdem die Last 11 ihren Laststrombedarf zur Zeit t₂ in den 2a und 2b verringert hat, lädt der Strom, der dann vom PMOS-Ausgangstransistor 12 geleitet wird, zunächst den Kondensator Co, wodurch die Spannung auf der Leitung V_OUT erhöht wird. Diese höhere Spannung zeigt sich in der Rückkopplungsspannung auf der Leitung VFB, wodurch wiederum bewirkt wird, daß der Ausgang des Fehlerverstärkers 38 auf einen hohen Wert in Richtung der Eingangsspannung V_IN getrieben wird. Weil die Transistoren 28 und 35 zunächst durchgeschaltet sind, ist die Spannung am Source-Anschluß des Transistors 24 jedoch zunächst verhältnismäßig niedrig, wodurch eine höhere Gate-Source-Spannung für den Transistor 24 erzeugt wird, woraus sich eine starke Gate-Ansteuerung für den Transistor 24 ergibt. Der vom Transistor 24 geleitete Strom sperrt die p-Kanal-Transistoren 12, 14 auf diese Weise schnell, wodurch der Laststrom schnell verringert wird, der von der Spannung auf der Leitung V_IN durch den PMOS-Ausgangstransistor 12 geleitet wird.
Wenn der Strom durch den PMOS-Ausgangstransistor 12 verringert wird, wird auch der Strom durch die Transistoren 14, 18, 22 verringert, und die Transistoren 28, 35 werden gesperrt, wodurch im Hinblick darauf, daß die Stromsenke der Stromquelle 34 verhältnismäßig klein ist, unterstützt wird, daß die Spannung am Source-Anschluß des Transistors 24 zur Spannung auf der Leitung V_IN ansteigt. Wenn der Laststrom durch den PMOS-Transistor 12 abnimmt, schwingt sich die Spannung auf der Leitung Vom schließlich bei ihrem Gleichgewichtspegel mit niedrigem Laststrom bei V₀ ein, wie in 2a dargestellt ist. Die Einschwingspannung V_tran+ entspricht dem Einschwingverhalten des Spannungsreglers 10 bei diesem Übergang.
Ein typisches Beispiel des Spannungsreglers 10 gemäß der bevorzugten Ausführungsform der Erfindung hat eine in der Größenordnung von 40 bis 60 dB liegende Verstärkung für den Fehlerverstärker 38 bei einer Einheitsverstärkungsfrequenz (UGF) von etwa 1 MHz. Es wurde durch Simulation bestimmt, daß unter der Annahme einer externen Kapazität von 10 μF (und unter der Annahme, daß kein äquivalenter Reihenwiderstand ESR vorhanden ist) bei einem Anschlußwiderstand von 63 mΩ mit einer Lastregelspannungsdifferenz von 1 mV ein Impuls im Laststrom I_load von 10 mA bis 100 mA gehandhabt werden kann. Auch in diesem Beispiel betrug die negative Einschwingspannung V_tran- auf der Leitung V_OUT 20 mV, und die positive Einschwingspannung V_tran+ betrug 23 mV. Durch Simulation erreichte diese als Beispiel dienende Schaltung einen Ruhestrom unter der Bedingung eines niedrigen Laststroms von etwa 20 μA .
Gemäß der bevorzugten Ausführungsform der Erfindung ist daher eine Spannungsregelschaltung vorgesehen, die im Gleichgewichtszustand einen sehr niedrigen Ruhestrom zieht, die jedoch ein ausgezeichnetes Einschwingverhalten und auch eine ausgezeichnete Lastregelung bereitstellt. Gemäß der bevorzugten Ausführungsform der Erfindung läßt sich leicht ein Betrieb mit einer niedrigen Abfallspannung (LDO) in der Größenordnung von 100 mV oder darunter erhalten. Die Spannungsregelschaltung gemäß dieser Ausführungsform der Erfindung stellt diese Vorteile auch in einer Schaltung bereit, die wirksam in einem integrierten Schaltkreis gemäß der herkömmlichen Technologie verwirklicht werden kann und die als recht stabil und robust im Betrieb angesehen wird.
Mit Bezug auf 4 wird nun ein Beispiel eines elektronischen Systems mit einem Spannungsregler 10 gemäß der bevorzugten Ausführungsform der Erfindung beschrieben. Das in 4 dargestellte System ist ein drahtloser Telefonhandapparat 100, der ein elektronisches System ist, das vom Spannungsregler 10 besonders profitiert, weil die Einsparung von Batterieleistung und ein Niederspannungsbetrieb bei drahtlosen Telefonen von besonderem Interesse sind. Die vorliegende Erfindung ist auch in anderen elektronischen Systemen vorteilhaft, insbesondere jenen, bei denen LDO-Spannungsregler gemeinhin verwendet werden, um saubere Versorgungsspannungen bereitzustellen, die von Niederspannungsquellen, wie Batterien, erzeugt werden. Beispiele solcher Systeme sind Laptop- oder Notebookcomputer, Personenrufempfänger und Automobilanwendungen. Weiterhin kann die vorliegende Erfindung als ein autonomer Spannungsregler für Mikroprozessor- oder Personalcomputersysteme, insbesondere zum Bereit stellen sauberer Versorgungsspannungen für analoge Schaltungsanordnungen in solchen Systemen, implementiert werden.
Der Handapparat 100 aus 4 weist in herkömmlicher Weise ein Mikrofon M zum Empfangen einer Toneingabe und einen Lautsprecher S zum Ausgeben einer hörbaren Ausgabe auf. Das Mikrofon M und der Lautsprecher S sind an eine Tonschnittstelle 112 angeschlossen, die in diesem Beispiel die empfangenen Signale in digitale Form umwandelt und umgekehrt, wobei dies nach Art eines herkömmlichen Sprachcodierers/-decodierers ("Codecs") erfolgt. In diesem Beispiel wird die am Mikrofon M empfangene Toneingabe einem Filter 114 zugeführt, dessen Ausgabe dem Eingang eines Analog-Digital-Wandlers (ADC) 116 zugeführt wird. Auf der Ausgangsseite werden digitale Signale am Eingang eines Digital-Analog-Wandlers (DAC) 122 empfangen, und die umgewandelten analogen Signale werden dann einem Filter 124 zugeführt, dessen Ausgabe dem Verstärker 125 zur Ausgabe an den Lautsprecher S zugeführt wird.
Der Ausgang der Tonschnittstelle 112 steht in Verbindung mit der Digitalschnittstelle 120, die wiederum über getrennte Busse an eine Mikrosteuereinrichtung 126 und an einen digitalen Signalprozessor (DSP) 130 angeschlossen ist. Die Mikrosteuereinrichtung 126 steuert den allgemeinen Betrieb des Handapparats 100 und ist an Ein-/Ausgabevorrichtungen 128 angeschlossen, welche Vorrichtungen in der Art eines Tastenfelds oder einer Tastatur, einer Benutzeranzeige und Zusatzkarten einschließen. Die Mikrosteuereinrichtung 126 behandelt die Benutzerkommunikation über Ein-/Ausgabevorrichtungen 128 und verwaltet andere Funktionen, wie Verbindungen, Funkressourcen, eine Leistungsquellenüberwachung und dergleichen. Es sei bemerkt, daß Schaltungsanordnungen, die beim allgemeinen Betrieb des Handapparats 100 verwendet werden, wie Spannungsreg-1er, Leistungsquellen, Operationsverstärker, Takt- und Zeitschaltungsanordnungen, Schalter und dergleichen, in 1 aus Klarheitsgründen nicht dargestellt sind, und es wird angenommen, daß Durchschnittsfachleute die Architektur des Handapparats 100 anhand dieser Beschreibung leicht verstehen können.
Im Handapparat 100 gemäß der bevorzugten Ausführungsform der Erfindung ist der DSP 130 auf einer Seite an die Schnittstelle 120 zur Übertragung von Signalen zur Tonschnittstelle 112 (und damit zum Mikrofon M und zum Lautsprecher S) und zur Übertragung von Signalen von dieser angeschlossen und auf der anderen Seite mit einer Funkfrequenz-(RF)-Schaltungsanordnung 140 verbunden, die Funksignale über eine Antenne A sendet und empfängt. Der DSP 30 ist vorzugsweise ein digitaler Festkomma-Signalprozessor, beispielsweise der von Texas Instruments Incorporated erhältliche DSP TMS320C54x, der programmiert wird, um unter der Steuerung der im Programmspeicher 131 gespeicherten Befehle die Signalverarbeitung auszuführen, die zur Telefonie erforderlich ist, wobei diese die Sprachcodierung und Decodierung, die Fehlerkorrektur, die Kanalcodierung und -decodierung, das Entzerren, die Demodulation, die Verschlüsselung und dergleichen einschließt.
Die RF-Schaltungsanordnung 140 überträgt Signale bidirektional zwischen der Antenne A und dem DSP 130. Zur Übertragung weist die RF-Schaltungsanordnung 140 einen Codec 132 auf, der digitale Signale vom DSP 130 empfängt, welche zu übertragende Tonsignale darstellen, und die digitalen Signale in die geeignete Form zur Anwendung auf einen Modulator 134 codiert. Der Modulator 134 erzeugt in Kombination mit einer Synthesizerschaltungsanordnung (nicht dargestellt) modulierte Signale, die den codierten digitalen Tonsignalen entsprechen, und ein Treiber 136 verstärkt die modulierten Signale und sendet sie über die Antenne A. Der Empfang von Signalen von der Antenne A erfolgt über einen Empfänger 138, der ein herkömmlicher RF-Empfänger zum Empfangen und Demodulieren empfangener Funksignale ist, und der Ausgang des Empfängers 138 ist mit dem Codec 132 verbunden, der die empfangenen Signale in digitale Form decodiert, um sie dem DSP 130 zuzuführen und sie schließlich über die Tonschnittstelle 112 zum Lautsprecher S zu übertragen.
Der Handapparat 100 wird von einer Batterie 150 gespeist, die eine wiederaufladbare chemische Zelle des herkömmlichen Typs für drahtlose Telefonhandapparate ist. Die Ausgabe der Batterie 150 wird von einer Leistungsverwaltungseinheit 160 empfangen. Die Leistungsverwaltungseinheit 160 ist in diesem Beispiel als ein einziger integrierter Schaltkreis verwirklicht, und die Funktionen der Leistungsverwaltungseinheit 160 können alternativ weiter mit anderen Funktionen im Handapparat 100 integriert werden oder durch mehr als einen integrierten Schaltkreis verwirklicht werden. Die Leistungsverwaltungseinheit 160 weist eine Gleichspannungs-Gleichspannungs-Wandlerschaltung 162 auf, die in der herkömmlichen Weise aufgebaut ist, um die Spannung von der Batterie 150 in eine oder mehrere gewünschte Betriebsspannungen umzuwandeln, die im Handapparat 100 verwendbar sind. Die Ausgabe des Gleichspannungs-Gleichspannungs-Wandlers 162 ist in 4 als eine Leitung V_IN dargestellt.
Die herkömmliche Gleichspannungs-Gleichspannungs-Wandlerschaltungsanordnung erzeugt typischerweise Versorgungsspannungen, die etwas rauschbehaftet sind und die in gewissem Maße schwanken, so daß im Handapparat 100 die vom Gleichspannungs-Gleichspannungs-Wandler 162 erzeugte Spannung auf der Leitung VIN typischerweise einiges Rauschen und einige Schwankungen aufweist. Weil die digitale Schaltungsanordnung im allgemeinen etwas unempfindlich gegenüber Rauschen und Spannungsschwankungen an ihrer Versorgungsquelle ist, kann die Spannung auf der Leitung V_IN, falls dies erwünscht ist, direkt an digitale Funktionen, wie den DSP 130 und dergleichen innerhalb des Handapparats 100 angelegt werden. Analoge Funktionen benötigen typischerweise eine stetige und rauschfreie Versorgungsspannung, um genau zu arbeiten. Dementsprechend weist die Leistungsverwaltungseinheit 160 in dem Beispiel aus 4 einen oder mehrere LDO-Spannungsregler 10 auf (von denen aus Klarheitsgründen in 4 nur einer dargestellt ist), um eine stabile Ausgangsversorgungsspannung auf der Leitung V_OUT zu erzeugen. Die Leistungsverwaltungseinheit 160 in diesem Beispiel weist auch eine Referenzspannungs-Schaltungsanordnung 164 auf, die anhand der Batteriespannung eine Referenzspannung auf der Leitung V_REF erzeugt, welche vom Spannungsregler 10 (und auch vom Gleichspannungs-Gleichspannungs-Wandler 162) verwendbar ist. Jeder der Spannungsregler 10 ist in der vorstehend in bezug auf 1 beschriebenen Weise aufgebaut und erzeugt eine geregelte Ausgangsspannung auf der Leitung V_OUT. In dem Beispiel aus 4 ist die Leitung V_OUT an den Empfänger 138, den Modulator 134 und den Treiber 136 in der RF-Schaltungsanordnung angeschlossen und speist dabei diese empfindlichen analogen Schaltungen. Zusätzlich kann der integrierte Schaltkreis der Leistungsverwaltungseinheit 160 selbst den Leistungsverstärker 125 aufweisen, der den Lautsprecher S im Handapparat 100 auf der Grundlage der stabilen Ausgangsspannung auf der Leitung V_OUT speist, und weiterhin können die Analogfilter 114, 124 auch durch die stabile Ausgangsspannung auf der Leitung V_OUT vorgespannt werden, falls dies erwünscht ist.
Mit der Aufnahme des LDO-Spannungsreglers 10 in die Leistungsverwaltungseinheit 160 profitiert der Handapparat 100 demgemäß stark vom Bereitstellen einer stabilen Versorgungsspannung für seine Analogfunktionen. Diese Vorteile sind auch bei allen Systemen gemäß der vorliegenden Erfindung verfügbar, bei denen das vorstehend beschriebene Spannungsregelungsverfahren verwendet wird. Diese stabile und geregelte Spannung wird auf eine Weise erzeugt, bei der nur ein geringer Ruhestrom erforderlich ist und bei der ein Niederspannungsbetrieb ausgeführt werden kann, wodurch an Batterielebensdauer gespart wird. Zusätzlich sind das Einschwingverhalten und die Lastregelung, die gemäß der vorliegenden Erfindung erreicht werden, besonders vorteilhaft, um unter Verwendung von Schaltungsanordnungen, die wirksam und einfach in Ausgestaltungen integrierter Schaltkreise implementiert werden können, eine stabile Ausgangsspannung bereitzustellen.
Wenngleich die vorliegende Erfindung gemäß ihren bevorzugten Ausführungsformen beschrieben wurde, ist natürlich vorgesehen, daß Durchschnittsfachleuten beim Lesen dieser Beschreibung anhand der Zeichnung Modifikationen dieser Ausführungsformen und Alternativen einfallen werden, welche die Vorteile dieser Erfindung aufweisen. Es ist vorgesehen, daß diese Modifikationen und Alternativen innerhalb des Schutzumfangs der nachstehend beanspruchten Erfindung liegen.

Claims

Spannungsregelschaltung, welche aufweist: einen Fehlerverstärker mit einem ersten Eingang, der eine Referenzspannung empfängt, und einem zweiten Eingang zum Erzeugen einer Spannung an einem Ausgang ansprechend auf eine Differenz der Spannungen an seinem ersten und zweiten Eingang, einen Source-Folger-Transistor mit einem Gate-Anschluß, der mit dem Ausgang des Fehlerverstärkers gekoppelt ist, einem Drain-Anschluß, an den eine Eingangsspannung angelegt ist, und einem Source-Anschluß, eine Stromquelle, die zwischen den Source-Anschluß des Source-Folger-Transistors und eine Referenzvorspannung geschaltet ist, einen Ausgangszweig, der einen Ausgangs-MOS-Transistor aufweist, dessen Source-Drain-Pfad zwischen die Eingangsspannung und einen Ausgangsschaltungspunkt geschaltet ist und dessen Gate-Anschluß mit dem Source-Anschluß des Source-Folger-Transistors gekoppelt ist, einen Spiegelzweig, der einen MOS-Spiegeltransistor aufweist, dessen Source-Drain-Pfad auf einer Seite auf die Eingangsspannung gelegt ist und dessen Gate-Anschluß mit dem Source-Anschluß des Source-Folger-Transistors gekoppelt ist, einen Gegenkopplungskreis, der mit dem Ausgangsschaltungspunkt und dem zweiten Eingang des Fehlerverstärkers gekoppelt ist, um dem Fehlerverstärker auf der Grundlage der Spannung am Ausgangsschaltungspunkt eine Rückkopplung bereitzustellen, einen ersten Transistor zur Mitkopplung, der einen Leitungspfad aufweist, der parallel zur Stromquelle geschaltet ist und der eine Steuerelektrode aufweist, die mit dem Spiegelzweig gekoppelt ist, ein Verzögerungsnetzwerk, das mit der Steuerelektrode des ersten Transistors zur Mitkopplung gekoppelt ist, um das Ansprechen der Steuerelektrode des ersten Transistors zur Mitkopplung zu verzögern, und einen zweiten Transistor zur Mitkopplung, der einen Leitungspfad aufweist, der parallel zur Stromquelle geschaltet ist und der eine Steuerelektrode aufweist, die mit dem Spiegelzweig gekoppelt ist, wobei der zweite Transistor zur Mitkopplung ein schnelleres Ansprechen aufweist als der erste Transistor zur Mitkopplung.
Spannungsregler nach Anspruch 1, wobei das Verzögerungsnetzwerk aufweist: einen Widerstand, der auf einer Seite an die Steuerelektrode des ersten Transistors zur Mitkopplung angeschlossen ist und der auf einer zweiten Seite an den Spiegelzweig angeschlossen ist, und einen Kondensator, der auf einer Seite an die Steuerelektrode des ersten Transistors zur Mitkopplung angeschlossen ist und der auf einer zweiten Seite an eine feste Spannung gelegt ist.
Spannungsregler nach Anspruch 1, wobei der Ausgangszweig weiter aufweist: einen ersten Bipolartransistor mit einem Kollektor-Emitter-Pfad, der an ein Ende des Ausgangsschaltungspunkts angeschlossen ist, und einer Basis, die an ein anderes Ende des Kollektor-Emitter-Pfads angeschlossen ist, und einen ersten MOS-Transistor mit einem Source-Drain-Pfad, der zwischen den Kollektor-Emitter-Pfad des ersten Bipolartransistors und die Referenzvorspannung geschaltet ist, und einem Gate-Anschluß, wobei der Spiegelzweig weiter aufweist: einen zweiten Bipolartransistor mit einem Kollektor-Emitter-Pfad, der an einem Ende an eine zweite Seite des Source-Drain-Pfads des MOS-Spiegeltransistors angeschlossen ist, und einer Basis, die an die Basis des ersten Bipolartransistors angeschlossen ist, und einen zweiten MOS-Transistor mit einem Source-Drain-Pfad, der zwischen den Kollektor-Emitter-Pfad des zweiten Bipolartransistors und die Referenzvorspannung geschaltet ist, und einem Gate-Anschluß, der an den Gate-Anschluß des ersten MOS-Transistors und den Kollektor-Emitter-Pfad des zweiten Bipolartransistors angeschlossen ist.
Spannungsregler nach Anspruch 3, wobei die Steuerelektrode des ersten Transistors zur Mitkopplung und die Steuerelektrode des zweiten Transistors zur Mitkopplung an einem Schaltungspunkt, der den Source-Drain-Pfad des zweiten MOS-Transistors und den Kollektor-Emitter-Pfad des zweiten Bipolartransistors verbindet, mit dem Spiegelzweig gekoppelt sind.
Spannungsregler nach Anspruch 4, wobei das Verzögerungsnetzwerk aufweist: einen Widerstand, der auf einer Seite an die Steuerelektrode des ersten Transistors zur Mitkopplung angeschlossen ist und der auf einer zweiten Seite an den Schaltungspunkt angeschlossen ist, der den Source-Drain-Pfad des zweiten MOS-Transistors und den Kollektor-Emitter-Pfad des zweiten Bipolartransistors verbindet, und einen Kondensator, der auf einer Seite an die Steuerelektrode des ersten Transistors zur Mitkopplung angeschlossen ist und der auf einer zweiten Seite an eine feste Spannung gelegt ist.
Spannungsregler nach Anspruch 1, wobei der Source-Folger-Transistor und der erste und der zweite Transistor zur Mitkopplung beide n-Kanal-MOS-Transistoren sind.
Spannungsregler nach Anspruch 6, wobei der MOS-Spiegeltransistor und der MOS-Ausgangstransistor jeweils p-Kanal-MOS-Transistoren sind.
Spannungsregler nach Anspruch 1, wobei der Gegenkopplungskreis einen Spannungsteiler aufweist.
Verfahren zum Erzeugen einer geregelten Ausgangsspannung anhand einer Eingangsspannung, welches aufweist: Vergleichen einer Rückkopplungsspannung auf der Grundlage der Ausgangsspannung mit einer Referenzspannung, ansprechend darauf, daß im Vergleichsschritt festgestellt wird, daß die Rückkopplungsspannung niedriger als die Referenzspannung ist, Steuern der Leitung durch einen Source-Folger-Transistor, dessen Drain-Anschluß auf die Eingangsspannung gelegt ist und dessen Source-Anschluß mit dem Gate-Anschluß eines Ausgangstransistors gekoppelt ist, so daß der Ausgangstransistor den Strom erhöht, der durch einen Source-Drain-Pfad geleitet wird, der zwischen die Eingangsspannung und einen Ausgangsschaltungspunkt geschaltet ist, Spiegeln des vom Ausgangstransistor geleiteten Stroms mit einem Spiegeltransistor, ansprechend auf eine Erhöhung des gespiegelten Stroms erfolgendes Durchschalten eines ersten Transistors, der zwischen den Source-Anschluß des Source-Folger-Transistors und eine Referenzvorspannung geschaltet ist, um das Entladen des Gate-Anschlusses des Ausgangstransistors zu unterstützen, und nach dem Durchschaltschritt erfolgendes Durchschalten eines zweiten Transistors, der zwischen den Source-Anschluß des Source-Folger-Transistors und die Referenzvorspannung geschaltet ist.
Elektronisches System, welches aufweist: eine Spannungsquelle, eine Referenzspannungs-Generatorschaltung, eine Last und einen Spannungsregler, welcher aufweist: einen Fehlerverstärker mit einem ersten Eingang, der eine Referenzspannung empfängt, und einem zweiten Eingang zum Erzeugen einer Spannung an einem Ausgang ansprechend auf eine Differenz der Spannungen an seinem ersten und zweiten Eingang, einen Source-Folger-Tra nsistor mit einem Gate-Anschluß, der mit dem Ausgang des Fehlerverstärkers gekoppelt ist, einem Drain-Anschluß, an den eine Eingangsspannung angelegt ist, und einem Source-Anschluß, eine Stromquelle, die zwischen den Source-Anschluß des Source-Folger-Transistors und eine Referenzvorspannung geschaltet ist, einen Ausgangszweig, der einen Ausgangs-MOS-Transistor aufweist, dessen Source-Drain-Pfad zwischen die Eingangsspannung und einen Ausgangsschaltungspunkt geschaltet ist und dessen Gate-Anschluß mit dem Source-Anschluß des Source-Folger-Transistors gekoppelt ist, einen Spiegelzweig, der einen MOS-Spiegeltransistor aufweist, dessen Source-Draln-Pfad auf einer Seite auf die Eingangsspannung gelegt ist und dessen Gate-Anschluß mit dem Source-Anschluß des Source-Folger-Transistors gekoppelt ist, einen Gegenkopplungskreis, die mit dem Ausgangsschaltungspunkt und dem zweiten Eingang des Fehlerverstärkers gekoppelt ist, um dem Fehlerverstärker auf der Grundlage der Spannung am Ausgangsschaltungspunkt eine Rückkopplung bereitzustellen, einen ersten Transistor zur Mitkopplung, der einen Leitungspfad aufweist, der parallel zur Stromquelle geschaltet ist und der eine Steuerelektrode aufweist, die mit dem Spiegelzweig gekoppelt ist, ein Verzögerungsnetzwerk, das mit der Steuerelektrode des ersten Transistors zur Mitkopplung gekoppelt ist, um das Ansprechen der Steuerelektrode des ersten Transistors zur Mitkopplung zu verzögern, und einen zweiten Transistor zur Mitkopplung, der einen Leitungspfad aufweist, der parallel zur Stromquelle geschaltet ist und der eine Steuerelektrode aufweist, die mit dem Spiegelzweig gekoppelt ist, wobei der zweite Transistor zur Mitkopplung ein schnelleres Ansprechen aufweist als der erste Transistor zur Mitkopplung.