DE102014119097B4 - Spannungsregler mit schneller übergangsreaktion - Google Patents

Spannungsregler mit schneller übergangsreaktion Download PDF

Info

Publication number
DE102014119097B4
DE102014119097B4 DE102014119097.1A DE102014119097A DE102014119097B4 DE 102014119097 B4 DE102014119097 B4 DE 102014119097B4 DE 102014119097 A DE102014119097 A DE 102014119097A DE 102014119097 B4 DE102014119097 B4 DE 102014119097B4
Authority
DE
Germany
Prior art keywords
transistor
voltage regulator
current
voltage
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014119097.1A
Other languages
English (en)
Other versions
DE102014119097A1 (de
Inventor
Cristian Zegheru
Liviu-Mihai Radoias
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014119097A1 publication Critical patent/DE102014119097A1/de
Application granted granted Critical
Publication of DE102014119097B4 publication Critical patent/DE102014119097B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

Spannungsregler (10), aufweisend:
- einen ersten Transistor (M1) und einen zweiten Transistor (M2), wobei der erste Transistor (M1) und der zweite Transistor (M2) mit einer Leistungsquelle des Spannungsreglers und einem Ausgang des Spannungsreglers verbunden sind, und wobei der erste Transistor (M1) und der zweite Transistor (M2) eine Strommenge liefern, die zum Beibehalten der Ausgabe des Spannungsreglers (10) auf einem konstanten Ausgangsspannungspegel benötigt ist;
- einen Widerstand (R1), der ein Gate des ersten Transistors (M1) mit einem Gate des zweiten Transistors (M2) verbindet; und
- eine erste Stromquelle (Ip,1) und eine zweite Stromquelle (Ip,2),
- wobei die erste Stromquelle (Ip1,) zum Antreiben des Gates des ersten Transistors (M1) eingerichtet ist und zum Antreiben des Gates des zweiten Transistors (M2) über den Widerstand (R1) eingerichtet ist, und
- wobei die zweite Stromquelle (Ip,2) zum Antreiben des Gates des zweiten Transistors (M2) eingerichtet ist und zum Antreiben des Gates des ersten Transistors (M1) über den Widerstand (R1) eingerichtet ist.

Description

  • Diese Offenbarung betrifft Spannungsregler, und insbesondere Spannungsregler mit schneller Übergangsreaktion.
  • Aus US 2007 / 0 241 731 A1 ist ein Spannungsregler bekannt, bei dem unterschiedlich große Transistoren über einen Widerstand verbunden sind.
  • Spannungsregler sind zum Beibehalten einer Ausgangsspannung auf einem konstanten Spannungspegel über einen Ausgangsimpedanzbereich hinweg ausgelegt. Wenn eine Änderung im Eingang oder Ausgang auftritt (beispielsweise eine Änderung der Last, die durch den Spannungsregler betrieben wird, oder eine Änderung der Quellspannung), korrigiert der Spannungsregler gemäß der Änderung zum Beibehalten der Ausgangsspannung auf dem konstanten Spannungspegel. Wenn beispielsweise eine plötzliche Änderung der Strommenge, die vom Spannungsregler geliefert werden muss, aufgrund einer Änderung der Lastimpedanz auftritt, kann der Ausgangsspannungspegel des Spannungsreglers vorübergehend vom konstanten Ausgangsspannungspegel abweichen, bis der Spannungsregler gemäß der Änderung der Lastimpedanz korrigiert und eine Spannung auf dem konstanten Spannungspegel ausgibt.
  • Eine Aufgabe besteht darin, insbesondere einen Spannungsregler zu verbessern.
  • Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind insbesondere den abhängigen Ansprüchen entnehmbar.
  • Diese hierin vorgeschlagenen Beispiele können insbesondere auf zumindest einer der nachfolgenden Lösungen basieren. Insbesondere können Kombinationen der nachfolgenden Merkmale eingesetzt werden, um ein gewünschtes Ergebnis zu erreichen. Die Merkmale des Verfahrens können mit (einem) beliebigen Merkmal(en) der Vorrichtung, des Geräts oder Systems oder umgekehrt kombiniert werden.
  • Es wird ein Spannungsregler vorgeschlagen, aufweisend:
    • - einen ersten Transistor und einen zweiten Transistor, wobei der erste Transistor und der zweite Transistor mit einer Leistungsquelle des Spannungsreglers und einem Ausgang des Spannungsreglers verbunden sind, und wobei der erste Transistor und der zweite Transistor eine Strommenge liefern, die zum Beibehalten der Ausgabe des Spannungsreglers auf einem konstanten Ausgangsspannungspegel benötigt ist;
    • - einen Widerstand, der ein Gate des ersten Transistors mit einem Gate des zweiten Transistors verbindet; und
    • - eine erste Stromquelle und eine zweite Stromquelle,
      • - wobei die erste Stromquelle zum Antreiben des Gates des ersten Transistors eingerichtet ist und zum Antreiben des Gates des zweiten Transistors über den Widerstand eingerichtet ist, und
      • - wobei die zweite Stromquelle zum Antreiben des Gates des zweiten Transistors eingerichtet ist und zum Antreiben des Gates des ersten Transistors über den Widerstand eingerichtet ist.
  • Es ist eine Weiterbildung, dass der Spannungsregler ferner aufweist:
    • - mehrere zusätzliche Transistoren, die jeder mit der Leistungsquelle des Spannungsreglers und dem Ausgang des Spannungsreglers verbunden sind und die Strommenge liefern, die zum Beibehalten der Ausgabe des Spannungsreglers auf dem konstanten Ausgangsspannungspegel benötigt ist;
    • - mehrere zusätzliche Widerstände, wobei ein Gate von jeglichem der zusätzlichen Transistoren mit einem Gate von jeglichem der anderen zusätzlichen Transistoren und dem ersten und zweiten Transistor über einen oder mehrere der mehreren Widerstände verbunden ist; und
    • - mehrere zusätzliche Stromquellen, die zum Antreiben von Gates von jeweiligen zusätzlichen Transistoren und Gates der anderen zusätzlichen Transistoren über einen oder mehrere der mehreren Widerstände eingerichtet sind.
  • Es ist eine Weiterbildung, dass die erste und zweite Stromquelle, in Reaktion auf eine Änderung der Strommenge, die zum Beibehalten der Ausgabe des Spannungsreglers auf dem konstanten Spannungspegel benötigt ist, zum anfänglichen Laden oder Entladen nur einer parasitären Kapazität des ersten Transistors eingerichtet sind.
  • Es ist eine Weiterbildung, dass sich, in Reaktion auf eine Änderung der Strommenge, die zum Beibehalten der Ausgabe des Spannungsreglers auf dem konstanten Spannungspegel benötigt ist, eine Strommenge, die durch den ersten Transistor fließt, schneller ändert als eine Strommenge, die durch den zweiten Transistor fließt, basierend darauf, dass eine parasitäre Kapazität des ersten Transistors schneller lädt oder entlädt als eine parasitäre Kapazität des zweiten Transistors.
  • Es ist eine Weiterbildung, dass der erste Transistor, in Reaktion auf eine Änderung der Strommenge, die zum Beibehalten der Ausgabe des Spannungsreglers auf dem konstanten Ausgangsspannungspegel benötigt ist, zum Liefern der benötigten Strommenge eingerichtet ist, bis sich eine Strommenge ändert, die durch den zweiten Transistor fließt.
  • Es ist eine Weiterbildung, dass der erste Transistor kleiner als der zweite Transistor ist.
  • Es ist eine Weiterbildung, dass ein Strompegel der ersten Stromquelle proportional zu einer Größe des ersten Transistors ist, und wobei ein Strompegel der Stromquelle proportional zu einer Größe des zweiten Transistors ist.
  • Es ist eine Weiterbildung, dass die zweite Stromquelle zum rechtzeitigen Entladen einer parasitären Kapazität des zweiten Transistors in Reaktion auf eine Verringerung einer Strommenge, die durch den Spannungsregler geliefert werden muss, eingerichtet ist, um eine Überschwingung der Ausgabe des Spannungsreglers zu minimieren.
  • Auch wird die Aufgabe gelöst mittels eines Verfahrens, aufweisend:
    • - in Reaktion auf eine Änderung einer Strommenge, die durch einen Spannungsregler geliefert werden muss, Anpassen einer Strommenge, die durch einen ersten Transistor und einen zweiten Transistor des Spannungsreglers fließt, zum Beibehalten der Ausgabe des Spannungsreglers auf einem konstanten Ausgangsspannungspegel, wobei der erste Transistor und der zweite Transistor mit einer Leistungsquelle des Spannungsreglers und dem Ausgang des Spannungsreglers verbunden sind, und wobei ein Widerstand des Spannungsreglers ein Gate des ersten Transistors mit einem Gate des zweiten Transistors verbindet; und
    • - in Reaktion auf die Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, Laden oder Entladen einer parasitären Kapazität des ersten Transistors mit einer ersten Stromquelle, die mit dem Gate des ersten Transistors verbunden ist, und einer zweiten Stromquelle, die mit dem Gate des ersten Transistors über den Widerstand verbunden ist.
  • Es ist eine Weiterbildung, dass das Laden oder Entladen der parasitären Kapazität das Laden oder Entladen nur der parasitären Kapazität des ersten Transistors in Reaktion auf die Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, umfasst.
  • Es ist eine Weiterbildung, dass das Anpassen der Strommenge, die durch den ersten Transistor und den zweiten Transistor des Spannungsreglers fließt, das schnellere Anpassen einer Strommenge, die durch den ersten Transistor fließt, als einer Strommenge, die durch den zweiten Transistor fließt, umfasst, basierend darauf, dass die parasitäre Kapazität des ersten Transistors schneller lädt oder entlädt als eine parasitäre Kapazität des zweiten Transistors.
  • Es ist eine Weiterbildung, dass das Anpassen der Strommenge, die durch den ersten Transistor und den zweiten Transistor des Spannungsreglers fließt, das Liefern des Stroms mit dem ersten Transistor umfasst, bis sich eine Strommenge ändert, die durch den zweiten Transistor fließt.
  • Es ist eine Weiterbildung, dass der erste Transistor kleiner als der zweite Transistor ist.
  • Es ist eine Weiterbildung, dass ein Strompegel der ersten Stromquelle proportional zu einer Größe des ersten Transistors ist, und wobei ein Strompegel der zweiten Stromquelle proportional zu einer Größe des zweiten Transistors ist.
  • Es ist eine Weiterbildung, dass das Verfahren ferner aufweist:
    • - rechtzeitiges Entladen einer parasitären Kapazität des zweiten Transistors in Reaktion auf eine Verringerung der Strommenge, die durch den Spannungsregler geliefert werden muss, zum Minimieren einer Spannungsüberschwingung in der Ausgabe des Spannungsreglers.
  • Auch wird die obige Aufgabe gelöst mittels eines Spannungsreglers, aufweisend:
    • - in Reaktion auf eine Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, Mittel zum Anpassen einer Strommenge, die durch einen ersten Transistor und einen zweiten Transistor des Spannungsreglers fließt, zum Beibehalten einer Ausgabe des Spannungsreglers auf einem konstanten Ausgangsspannungspegel, wobei der erste Transistor und der zweite Transistor mit einer Leistungsquelle des Spannungsreglers und dem Ausgang des Spannungsreglers verbunden sind, und wobei ein Widerstand des Spannungsreglers ein Gate des ersten Transistors mit einem Gate des zweiten Transistors verbindet; und,
    • - in Reaktion auf die Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, Mittel zum Laden oder Entladen einer parasitären Kapazität des ersten Transistors mit einer ersten Stromquelle, die mit dem Gate des ersten Transistors verbunden ist, und einer zweiten Stromquelle, die mit dem Gate des ersten Transistors über den Widerstand verbunden ist.
  • Es ist eine Weiterbildung, dass das Mittel zum Laden oder Entladen der parasitären Kapazität Mittel zum Laden oder Entladen nur der parasitären Kapazität des ersten Transistors in Reaktion auf die Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, aufweist.
  • Es ist eine Weiterbildung, dass das Mittel zum Anpassen der Strommenge, die durch den ersten Transistor und den zweiten Transistor des Spannungsreglers fließt, Mittel zum schnelleren Anpassen einer Strommenge, die durch den ersten Transistor fließt, als einer Strommenge, die durch den zweiten Transistor fließt, aufweist, basierend darauf, dass die parasitäre Kapazität des ersten Transistors schneller lädt oder entlädt als eine parasitäre Kapazität des zweiten Transistors.
  • Es ist eine Weiterbildung, dass der erste Transistor kleiner als der zweite Transistor ist.
  • Es ist eine Weiterbildung, dass der Spannungsregler ferner aufweist:
    • - Mittel zum rechtzeitigen Entladen einer parasitären Kapazität des zweiten Transistors in Reaktion auf eine Verringerung der Strommenge, die durch den Spannungsregler geliefert werden muss, zum Minimieren einer Spannungsüberschwingung in der Ausgabe des Spannungsreglers.
  • Im Allgemeinen beschreibt die Offenbarung Techniken für einen Spannungsregler mit schneller Übergangsreaktionszeit, der Überschwingen der Ausgangsspannung während der Übergangsreaktionszeit durch Antreiben von Transistoren in einer Leistungsstufe des Spannungsreglers mit separaten Stromquellen reduziert. Übergangsreaktionszeit bezeichnet die Zeitdauer, die der Spannungsregler zum Kompensieren einer Änderung der Ausgabe zum Beibehalten eines konstanten Spannungspegels benötigt. Ein Faktor, der die Übergangsreaktionszeit des Spannungsreglers beeinflusst, ist die parasitäre Kapazität von Transistoren innerhalb einer Leistungsstufe des Spannungsreglers.
  • Die Techniken, die in dieser Offenbarung beschrieben sind, können die parasitäre Kapazität der Transistoren innerhalb einer Leistungsstufe des Spannungsreglers minimieren, die ein Treiber des Spannungsreglers zum anfänglichen Laden oder Entladen in Reaktion auf eine Änderung des Stroms, der geliefert werden muss, benötigt. Beispielsweise kann der Treiber anfangs vorwiegend die parasitäre Kapazität des kleinsten Transistors innerhalb der Leistungsstufe laden oder entladen (beispielsweise die parasitäre Kapazität des kleinsten Transistors laden oder entladen, der der schnellste unter allen Transistoren der Leistungsstufe ist). Dann kann der Treiber im Zeitverlauf die parasitäre Kapazität der anderen Transistoren laden oder entladen. Zudem können die Techniken durch Laden und Entladen von Transistoren mit separaten Stromquellen gewährleisten, dass die parasitären Kapazitäten der Transistoren rechtzeitig geladen oder entladen werden, um die Ausgangsspannungsüberschwingung beim Kompensieren einer Änderung der Strommenge, die geliefert werden muss, zu minimieren.
  • In einem Beispiel richtet sich die Offenbarung an einen Spannungsregler, aufweisend einen ersten Transistor und einen zweiten Transistor, wobei der erste Transistor und der zweite Transistor mit einer Leistungsquelle des Spannungsreglers und einem Ausgang des Spannungsreglers verbunden sind, und wobei der erste Transistor und der zweite Transistor eine Strommenge liefern, die zum Beibehalten der Ausgabe des Spannungsreglers auf einem konstanten Ausgangsspannungspegel benötigt ist, einen Widerstand, der ein Gate des ersten Transistors mit einem Gate des zweiten Transistors verbindet, und eine erste Stromquelle und eine zweite Stromquelle, wobei die erste Stromquelle zum Antreiben des Gates des ersten Transistors und des Gates des zweiten Transistors über den Widerstand eingerichtet ist, und wobei die zweite Stromquelle zum Antreiben des Gates des zweiten Transistors und des Gates des ersten Transistors über den Widerstand eingerichtet ist.
  • In einem anderen Beispiel richtet sich die Offenbarung an ein Verfahren, aufweisend, in Reaktion auf eine Änderung einer Strommenge, die durch einen Spannungsregler geliefert werden muss, Anpassen einer Strommenge, die durch einen ersten Transistor und einen zweiten Transistor des Spannungsreglers fließt, um eine Ausgabe des Spannungsreglers auf einem konstanten Ausgangsspannungspegel beizubehalten, wobei der erste Transistor und der zweite Transistor mit einer Leistungsquelle des Spannungsreglers und mit dem Ausgang des Spannungsreglers verbunden sind, und wobei ein Widerstand des Spannungsreglers ein Gate des ersten Transistors mit einem Gate des zweiten Transistors verbindet, und in Reaktion auf die Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, Laden oder Entladen einer parasitären Kapazität des ersten Transistors mit einer ersten Stromquelle, die mit dem Gate des ersten Transistors verbunden ist, und einer zweiten Stromquelle, die mit dem Gate des ersten Transistors verbunden ist, über den Widerstand.
  • In einem anderen Beispiel richtet sich die Offenbarung an einen Spannungsregler, aufweisend, in Reaktion auf eine Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, Mittel zum Anpassen einer Strommenge, die durch einen ersten Transistor und einen zweiten Transistor des Spannungsreglers fließt, zum Beibehalten einer Ausgabe des Spannungsreglers auf einem konstanten Ausgangsspannungspegel, wobei der erste Transistor und der zweite Transistor mit einer Leistungsquelle des Spannungsreglers und dem Ausgang des Spannungsreglers verbunden sind, und wobei ein Widerstand des Spannungsreglers ein Gate des ersten Transistors mit einem Gate des zweiten Transistors verbindet, und in Reaktion auf die Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, Mittel zum Laden oder Entladen einer parasitären Kapazität des ersten Transistors mit einer ersten Stromquelle, die mit dem Gate des ersten Transistors verbunden ist, und einer zweiten Stromquelle, die mit dem Gate des ersten Transistors verbunden ist, über den Widerstand.
  • Die Details von einem oder mehreren Beispielen, die in dieser Offenbarung beschrieben sind, sind in den beiliegenden Zeichnungen und der untenstehenden Beschreibung aufgeführt. Andere Merkmale, Aufgaben und Vorteile der Techniken gehen aus der Beschreibung und den Zeichnungen und aus den Ansprüchen hervor.
    • 1 ist ein konzeptionelles Blockdiagramm, das einen Beispielabschnitt eines Spannungsreglers darstellt, der einen Treiber und eine Leistungsstufe enthält, gemäß den Techniken, die in dieser Offenbarung beschrieben sind.
    • 2 ist ein Blockdiagramm, das ein detaillierteres Beispiel eines Spannungsreglers zeigt, gemäß den Techniken, die in dieser Offenbarung beschrieben sind.
    • 3 ist ein Blockdiagramm, das ein anderes detaillierteres Beispiel eines Spannungsreglers darstellt, gemäß den Techniken, die in dieser Offenbarung beschrieben sind.
    • 4 ist ein grafisches Diagramm, das eine Ausgangsspannung eines Spannungsreglers im Zeitverlauf in Reaktion auf eine Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, darstellt.
    • 5 ist ein Ablaufdiagramm, das eine Beispielstechnik darstellt, gemäß dieser Offenbarung.
  • In dieser Offenbarung beschriebene Techniken beziehen sich auf Spannungsregler, die zum Ausgeben einer Spannung auf einem konstanten Ausgangsspannungspegel über einen Bereich von Lastimpedanzen eingerichtet sind. Ein Spannungsregler kann innerhalb einer integrierten Schaltung (IC) ausgebildet und an eine Leiterplatte gekoppelt sein. Der Spannungsregler kann als Eingabe eine Bezugsspannung aus einer Bezugsspannungsquelle aufnehmen und eine Spannung, die proportional zur Eingangsbezugsspannung und in zahlreichen Fällen gleich der Eingangsbezugsspannung ist, ausgeben. Jedoch kann, obwohl die Bezugsspannungsquelle nicht zum Beibehalten desselben Ausgangsspannungspegels über einen Bereich von Lastimpedanzen eingerichtet sein kann (d.h., der Bezugsspannungspegel eine Funktion der Lastimpedanz ist), kann der Spannungsregler denselben Ausgangsspannungspegel über einen Bereich von Lastimpedanzen beibehalten (d.h., der Ausgangsspannungspegel ist keine Funktion der Lastimpedanz).
  • Beispielsweise ist, wenn eine Impedanz einer Last, die mit dem Ausgang des Spannungsreglers verbunden ist, auf einem ersten Impedanzpegel oder auf einem zweiten Impedanzpegel ist, ist die Ausgangsspannung des Spannungsreglers auf demselben Spannungspegel. Zum Erhalten der Ausgangsspannung auf demselben Pegel für einen Bereich von Lastimpedanzen kann der Spannungsregler zum Liefern von Strom über einen Bereich von Strompegeln hinweg eingerichtet sein. Nehmen wir beispielsweise an, die Ausgangsspannung des Spannungsreglers beträgt 5 Volt (V). In diesem Beispiel kann der Spannungsregler, wenn die Impedanz der Last 1 kOhm ist, 5 Milliampere (mA) Strom liefern, wenn jedoch die Impedanz der Last 10 kOhm ist, kann der Spannungsregler 0,5 mA Strom liefern.
  • In einigen Beispielen kann sich die Strommenge, die der Spannungsregler liefern muss, ändern, und in einigen Fällen plötzlich ändern. Beispielsweise kann der Spannungsregler mit mehreren Lasten verbunden sein, und eine der Lasten kann getrennt werden, wodurch eine Änderung der Strommenge verursacht ist, die der Spannungsregler liefern muss. Die Änderung der Strommenge, die der Spannungsregler liefern muss, kann bewirken, dass die Ausgangsspannung vom konstanten Ausgangsspannungspegel abweicht. Zum Stabilisieren der Ausgangsspannung zurück auf den Ausgangsspannungspegel kann der Spannungsregler außerdem die Ausgangsspannung oder eine Spannung, die proportional zur Ausgangsspannung ist, als Rückführspannung aufnehmen. Der Spannungsregler kann die Rückführspannung mit der Bezugsspannung vergleichen und Ströme des Spannungsreglers derart anpassen, dass sich die Ausgangsspannung zurück auf den konstanten Ausgangsspannungspegel stabilisiert.
  • Die Zeit, die der Spannungsregler zum Stabilisieren der Ausgangsspannung zurück auf den konstanten Ausgangsspannungspegel benötigt, wird als Übergangsreaktionszeit bezeichnet. Im Allgemeinen ist es vorzuziehen, die Ausgangsspannung verhältnismäßig schnell zurück auf den konstanten Ausgangsspannungspegel zu stabilisieren (d.h., mit einer schnellen Übergangsreaktionszeit). Als ein Beispiel kann eine Übergangsreaktionszeit von unter 300 Mikrosekunden (us) erwünscht sein. Jedoch kann es, auch wenn eine schnelle Übergangsreaktionszeit erwünscht sein kann, außerdem erwünscht sein, die Überschwingung und die Unterschwingung der Ausgangsspannung während der Übergangsreaktionszeit zu minimieren sowie einen Ruhestrom des Spannungsreglers zu minimieren und eine Größe eines Kondensators zu minimieren, der mit dem Ausgang des Spannungsreglers verbunden ist.
  • In einigen Beispielen ist der Ausgang des Spannungsreglers mit einem Kondensator verbunden, und der Kondensator liefert den Strom während der Übergangsreaktionszeit. Wenn die Kapazität des Kondensators verhältnismäßig groß ist, kann eine längere Übergangsreaktionszeit toleriert werden, da der Kondensator dazu imstande ist, den Strom über einen längeren Zeitraum hinweg zu liefern als im Vergleich dazu, wenn die Kapazität des Kondensators verhältnismäßig klein ist. Jedoch sind Kondensatoren mit verhältnismäßig großer Kapazität im Allgemeinen größer, und verhältnismäßig große Kondensatoren erhöhen Kosten und beanspruchen zusätzliche Fläche auf der Leiterplatte, was unerwünscht sein kann.
  • Ruhestrom bezieht sich auf die Strommenge, die der Spannungsregler verbraucht, wenn keine Last am Spannungsregler anliegt. Beispielsweise wird, wenn der Spannungsregler mit Energie versorgt ist und keine Last am Spannungsregler anliegt, die Strommenge, die der Spannungsregler verbraucht, als der Ruhestrom bezeichnet. Der Ruhestrom kann verhältnismäßig klein sein (beispielsweise in der Größenordnung von wenigen Mikroampere (uA)). Anders gesagt ist der Ruhestrom die Strommenge, die der Spannungsregler verbraucht, wenn der Spannungsregler keinen Strom liefert.
  • Zum Verringern der Übergangsreaktionszeit schlagen einige Techniken das Erhöhen des Ruhestroms vor. Das Erhöhen des Ruhestroms kann jedoch unerwünscht sein, da es die Lebensnutzungsdauer der Batterie herabsetzt (beispielsweise entlädt sich die Batterie schneller, wenn sie den höheren Ruhestrompegel liefern muss).
  • Diese Offenbarung beschreibt einen Spannungsregler, der eine schnelle Übergangsreaktionszeit vorsieht, während Spannungsunterschwingungen und -überschwingungen minimiert werden. Zudem beschreibt diese Offenbarung Techniken für die schnelle Übergangsreaktionszeit mit minimaler Spannungsüberschwingung und -unterschwingung, die keine Erhöhung des Ruhestroms oder Erhöhung der Kapazität des Kondensators erfordern, der mit dem Ausgang des Spannungsreglers verbunden ist.
  • Wie detaillierter beschrieben, enthält ein Spannungsregler zwei Abschnitte: einen Treiber und eine Leistungsstufe. Bei den Techniken, die in dieser Offenbarung beschrieben sind, enthält die Leistungsstufe mehrere Transistoren verschiedener Größe, die mit dem Ausgang des Spannungsreglers verbunden sind. Die Gates von jedem der Transistoren können über einen oder mehrere Widerstände mit dem Gate eines anderen Transistors verbunden sein. Beispielsweise kann das Gate eines ersten Transistors über einen ersten Widerstand mit dem Gate eines zweiten Transistors verbunden sein, und das Gate des zweiten Transistors kann über einen zweiten Widerstand mit dem Gate eines dritten Transistors verbunden sein. In diesem Beispiel ist das Gate des ersten Transistors über einen Widerstand (beispielsweise den ersten Widerstand) mit dem Gate des zweiten Transistors verbunden, das Gate des zweiten Transistors über einen Widerstand (beispielsweise den zweiten Widerstand) mit dem Gate des dritten Transistors verbunden und das Gate des ersten Transistors über zwei Widerstände (beispielsweise den ersten und zweiten Widerstand) mit dem Gate des dritten Transistors verbunden.
  • Durch Verbinden der Gates der Transistoren der Leistungsstufe über einen oder mehrere Widerstände können die Widerstände als die Transistoren voneinander entkoppelnd betrachtet werden. Das Entkoppeln der Transistoren voneinander mit den Widerständen kann die Menge parasitärer Kapazität minimieren, die der Treiber zum anfänglichen Laden oder Entladen in Reaktion auf eine Änderung der Strommenge, die der Spannungsregler liefern muss, benötigt.
  • Die parasitäre Kapazität des Transistors ist einer der Faktoren, der die Übergangsreaktionszeit beeinflusst. Ein Beispiel der parasitären Kapazität ist die Gate-Source-Kapazität eines Transistors. Zum Stabilisieren der Ausgangsspannung zurück auf den konstanten Ausgangsspannungspegel kann der Treiber des Spannungsreglers die parasitäre Kapazität laden oder entladen, was Zeit erfordert. Die Ladungs- oder Entladungsrate der parasitären Kapazität ist ein Faktor der Kapazitätsmenge, die durch die parasitäre Kapazität geliefert ist, und die Kapazitätsmenge, die durch die parasitäre Kapazität geliefert ist, ist ein Faktor der Größe des Transistors.
  • Daher ist die Ladungs- oder Entladungsrate der parasitären Kapazität eines Transistors ein Faktor einer Größe des Transistors. Außerdem basiert, da die Gates der Transistoren mit jeweiligen Widerständen verbunden sind, die Ladungs- oder Entladungsrate der parasitären Kapazität eines Transistors außerdem auf den Widerständen, die in Reihe mit den Gates jeweiliger Transistoren verbunden sind.
  • Bei den Techniken, die in dieser Offenbarung beschrieben sind, kann der Treiber des Spannungsreglers direkt das Gate des ersten, kleinsten Transistors antreiben (beispielsweise könnte kein Widerstand vorhanden sein oder ein Widerstand mit minimalem Widerstand, der mit dem Gate des kleinsten Transistors verbunden ist). Es kann jedoch möglich sein, dass der Treiber das Gate des ersten, kleinsten Transistors über einen Widerstand antreibt. Der Treiber des Spannungsreglers kann das Gate des zweiten, nächstgrößeren Transistors über den Widerstand antreiben, der mit dem Gate des zweiten Transistors verbunden ist. Der Treiber des Spannungsreglers kann das Gate des dritten, nächstgrößeren Transistors über den Widerstand antreiben, der mit dem Gate des dritten Transistors verbunden ist und so weiter.
  • Beispielsweise führt der Treiber des Spannungsreglers den Transistoren der Leistungsstufe des Spannungsreglers Strom zu. Dadurch kann, falls eine Änderung der Strommenge vorliegt, die der Spannungsregler liefern muss, der Treiber dann anfangs dazu imstande sein, die parasitäre Kapazität des ersten Transistors verhältnismäßig schnell zu laden oder zu entladen, da der erste Transistor der kleinste Transistor ist und daher die geringste parasitäre Kapazität aufweist. Verhältnismäßig schnelles Laden oder Entladen der parasitären Kapazität des ersten Transistors ermöglicht, dass sich die Strommenge, die durch den ersten Transistor zum Ausgang des Spannungsreglers fließt, zur schnellen Stabilisierung der Ausgangsspannung auf den konstanten Ausgangsspannungspegel verhältnismäßig schnell ändert.
  • Bei den Techniken, die in dieser Offenbarung beschrieben sind, kann die parasitäre Kapazität der anderen Transistoren als dem ersten Transistor wegen der Verbindung der Gates der Transistoren miteinander über einen oder mehrere Widerstände anfangs nicht oder minimal zur parasitären Gesamtkapazität beitragen. Beispielsweise kann die parasitäre Kapazität des zweiten, nächstgrößeren Transistors größer als die parasitäre Kapazität des ersten, kleinsten Transistors sein. Die parasitäre Kapazität des zweiten, nächstgrößeren Transistors kann jedoch anfangs nicht oder minimal zur parasitären Gesamtkapazität beitragen (d.h. zur parasitären Kapazität des ersten, kleinsten Transistors hinzufügen), da der Widerstand, der zwischen den Gates des ersten und zweiten Transistors verbunden ist, die parasitäre Kapazität zumindest anfangs entkoppelt.
  • Im Zeitverlauf kann die parasitäre Kapazität von jedem nachfolgenden Transistor zur parasitären Gesamtkapazität beitragen. Jedoch kann anfangs nur der erste, kleinste Transistor als zur parasitären Gesamtkapazität beitragend erachtet werden. Dadurch können die Techniken die Menge parasitärer Kapazität, die der Treiber des Spannungsreglers laden oder entladen muss, anfangs minimieren, wodurch ermöglicht ist, dass sich die Strommenge, die durch den ersten Transistor fließt, zum Stabilisieren der Ausgangsspannung zurück auf den konstanten Ausgangsspannungspegel verhältnismäßig schnell ändert. Die schnelle Änderung der Strommenge, die durch den ersten Transistor zum Ausgang des Spannungsreglers fließt, kann die Wirkung des Verringerns der Übergangsreaktionszeit aufweisen.
  • Bei den Techniken, die in dieser Offenbarung beschrieben sind, kann der Treiber das Gate von jedem der Transistoren mit separaten Stromquellen antreiben. Anders gesagt werden die Transistoren unabhängig durch den Treiber angetrieben. Wenn beispielsweise N Transistoren in der Leistungsstufe des Spannungsreglers vorhanden sind, kann der Treiber des Spannungsreglers N Stromquellen enthalten, die jede das Gate eines jeweiligen Transistors der N Transistoren antreibt. Der Treiber kann das Gate des ersten, kleinsten Transistors der N Transistoren direkt mit einer ersten Stromquelle der N Stromquellen antreiben und die Gates der restlichen N - 1 Transistoren mit einer jeweiligen der restlichen N - 1 Stromquellen antreiben.
  • Die Benutzung der separaten Stromquellen zum Antreiben jeweiliger Transistoren kann die Überschwingung während der Übergangsreaktionszeit minimieren. Wenn beispielsweise eine einzelne Stromquelle, die als Push-Pull arbeitet, zum Antreiben der Gates der Transistoren benutzt ist, kann die parasitäre Kapazität der späteren Transistoren der Stufe (beispielsweise der letzte, größte Transistor) in dem Falle zu langsam entladen, in dem eine Verringerung der Strommenge vorliegt, die geliefert werden muss. Das zu langsame Entladen der parasitären Kapazität des letzten, größten Transistors kann zur Überschwingung in der Ausgangsspannung führen. Die Benutzung einer separaten Stromquelle zum Antreiben jeden Transistors kann ermöglichen, dass die Transistoren rechtzeitig laden und entladen, wodurch die Überschwingung verringert ist.
  • Dadurch können die Techniken, die in dieser Offenbarung beschrieben sind, die Übergangsreaktionszeit verringern, während die Ausgangsspannungspegelüberschwingung während der Übergangsreaktionszeit minimiert ist. Zudem erfordern die Techniken zum Verringern der Übergangsreaktionszeit mit der minimalen Überschwingung keinerlei Änderung am Ruhestrom oder Änderung am Kondensator, der mit dem Ausgang des Spannungsreglers verbunden ist.
  • 1 ist ein konzeptionelles Blockdiagramm, das einen Beispielabschnitt eines Spannungsreglers darstellt, der einen Treiber und eine Leistungsstufe enthält, gemäß den Techniken, die in dieser Offenbarung beschrieben sind. Beispielsweise stellt 1 einen Abschnitt des Spannungsreglers 10 dar. In einigen Beispielen kann der Spannungsregler 10 als linearer Regler bezeichnet werden. Wie dargestellt, enthält der Spannungsregler 10 den Treiber 12 und die Leistungsstufe 14. Es versteht sich, dass die Trennung zwischen Treiber 12 und Leistungsstufe 14 konzeptionell ist und der Übersichtlichkeit halber dargestellt ist.
  • Die Leistungsstufe 14 enthält den Transistor M1-MN. Zu Beispielen der Transistoren M1-MN gehören Transistoren wie etwa Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET), Galliumarsenid-Feldeffekttransistoren (GaAsFET) und Galliumnitrid-Feldeffekttransistoren (GaNFET). In einigen Beispielen könnten die Transistoren M1-MN nicht als Bipolartransistoren (BJT), sondern als Bipolartransistoren mit isoliertem Gate (IGBT) ausgebildet sein. Die Transistoren M1-MN können sowohl PMOS- als auch NMOS-Leistungstransistoren sein.
  • Der Treiber 12 kann mit MOSFET, IGBT, GaAsFET, GaNFET und BJT ausgebildet sein. Anders gesagt kann die Leistungsstufe 14 in einigen, nicht einschränkenden Beispielen mit begrenzten Arten von Transistoren ausgebildet sein, jedoch könnte es keine Begrenzung für die Arten von Transistoren geben, die zum Ausbilden des Treibers 12 benutzt werden können. In einigen Beispielen könnte es keine Begrenzung für die Arten von Transistoren geben, die für den Treiber 12 wie auch die Leistungsstufe 14 benutzt werden können.
  • Der Spannungsregler 10 kann innerhalb einer integrierten Schaltung (IC) ausgebildet sein und zum Vorsehen einer Ausgangsspannung auf einem konstanten Ausgangsspannungspegel arbeiten. Spannungsregler, wie etwa der Spannungsregler 10, können in verschiedenen Anwendungen genutzt werden. Als ein Beispiel kann der Spannungsregler 10 in Automobilanwendungen genutzt werden; der Spannungsregler 10 kann jedoch ebenso in anderen Anwendungen benutzt werden, und die Techniken, die in dieser Offenbarung beschrieben sind, sind nicht auf Automobilanwendungen beschränkt. Im Allgemeinen kann der Spannungsregler 10 in jeglicher Anwendung benutzt werden, bei der ein konstanter, gleichbleibender Strompegel benötigt wird.
  • Beispielsweise kann der Source-Knoten der Transistoren M1-MN der Leistungsstufe 14 mit einer Stromquelle wie etwa einer Batterie verbunden sein und der Drain-Knoten der Transistoren M1-MN der Leistungsstufe 14 mit einem Ausgang des Spannungsreglers 10 verbunden sein. Die Transistoren M1-MN können den benötigten Strom zum Beibehalten der Ausgangsspannung des Spannungsreglers 10 auf einem konstanten Ausgangsspannungspegel ausgeben. Der konstante Ausgangsspannungspegel des Spannungsreglers 10 kann durch eine Bezugsspannung an einem Eingang des Spannungsreglers 10 eingestellt sein. Wie detaillierter beschrieben, kann der Spannungsregler 10 außerdem eine Spannung, die proportional zur Ausgangsspannung ist, als Rückführspannung aufnehmen. Der Spannungsregler 10 kann die Bezugsspannung mit der Rückführspannung vergleichen und die Ströme, die durch die Transistoren M1-MN fließen, derart anpassen, dass die Ausgangsspannung gleich dem konstanten Ausgangsspannungspegel ist, der durch die Bezugsspannung eingestellt ist.
  • Eine der Fähigkeiten des Spannungsreglers 10 kann sein, Änderungen (z.B. Störungen oder Übergänge) am Ausgang oder Eingang des Spannungsreglers 10 aus verschiedenen Quellen standzuhalten. Beispielsweise definieren Parameter wie etwa Übergangslastregulierung und Übergangsleitungsregulierung die Fähigkeit des Spannungsreglers 10, Änderungen am Ausgang oder Eingang standzuhalten. Übergangsleitungsregulierung definiert die Fähigkeit des Spannungsreglers 10, die Ausgangsspannung selbst dann auf dem konstanten Ausgangsspannungspegel beizubehalten, wenn eine Änderung der Quellspannung vorliegt. Beispielsweise ist der Source-Knoten, wie oben beschrieben, der Transistoren M1-MN mit einer Stromquelle wie etwa einer Batterie verbunden. Wenn eine plötzliche Änderung der Spannung aus der Stromquelle auftritt (d.h. ein Leitungsübergang), kann es möglich sein, dass die Änderung der Spannung aus der Stromquelle bewirkt, dass die Ausgangsspannung vom konstanten Ausgangsspannungspegel abweicht. Die Fähigkeit des Spannungsreglers 10 zum Beibehalten der Ausgangsspannung auf dem konstanten Ausgangsspannungspegel wird als Übergangsleitungsregulierung bezeichnet.
  • Übergangslastregulierung bezieht sich auf die Fähigkeit des Spannungsreglers 10, die Ausgangsspannung aufgrund einer Änderung (z.B. plötzlichen Änderung) der Last, die durch den Spannungsregler 10 angetrieben ist, beizubehalten. Wenn beispielsweise eine plötzliche Änderung der Impedanz der Last, die durch den Spannungsregler 10 angetrieben ist, auftritt, kann die Ausgangsspannung des Spannungsreglers 10 vom konstanten Ausgangsspannungspegel abweichen. Nehmen wir als ein Beispiel an, dass der Spannungsregler 10 eine Spannung auf einem konstanten Ausgangsspannungspegel von 10 V (Volt) ausgibt und die Impedanz der Last, die durch Spannungsregler 10 angetrieben ist, 10 kOhm beträgt. In diesem Beispiel gibt der Spannungsregler 10 einen Strom von 1 Milliampere (mA) aus. Würde sich die Impedanz der Last von 10 kOhm auf 1 kOhm ändern, könnte der Spannungsregler 10 einen Strom von 10 mA zum Beibehalten der Ausgangsspannung auf dem konstanten Ausgangsspannungspegel von 10 V ausgeben müssen.
  • Die Übergangslastregulierung bezieht sich auf die Fähigkeit des Spannungsreglers 10, den Strom anzupassen, der zum Beibehalten der Ausgangsspannung auf dem konstanten Ausgangsspannungspegel ausgegeben werden muss. Eine Maßeinheit für die Übergangslastregulierung des Spannungsreglers 10 ist die Übergangsreaktionszeit. Die Übergangsreaktionszeit kann ein Maß der Zeitdauer sein, die der Spannungsregler 10 aufgrund einer Änderung der Last zum Beibehalten der Ausgangsspannung auf dem konstanten Ausgangsspannungspegel zum Einstellen des Stroms benötigt. Wie oben beschrieben kann es bevorzugt sein, die Übergangsreaktionszeit zu minimieren.
  • Einer der Faktoren, der sich auf die Übergangsreaktionszeit auswirkt, ist die Fähigkeit der Transistoren M1-MN in der Leistungsstufe 14 zu ermöglichen, dass sich die Strommenge, die durch die Transistoren M1-MN fließt, schnell ändert. Die Fähigkeit der Transistoren M1-MN in der Leistungsstufe 14 zum Ermöglichen, dass sich die durchfließende Strommenge schnell ändert, ist eine Funktion parasitärer Kapazität.
  • Parasitäre Kapazität ist eine Eigenkapazität von Transistoren. Als ein Beispiel bezieht sich parasitäre Kapazität auf die Kapazität zwischen den Gate- und Source-Knoten eines Transistors (d.h., Gate-Source-Kapazität). Die parasitäre Kapazitätsmenge eines Transistors ist eine Funktion der Größe des Transistors. Beispielsweise ist die parasitäre Kapazität von größeren Transistoren größer als die parasitäre Kapazität von kleineren Transistoren. Dadurch ermöglichen kleinere Transistoren, dass sich der Strom schneller ändert, als größere Transistoren.
  • Als Ausgleich für die Änderung der Ausgangsimpedanz kann Überschwingung und Unterschwingung in der Ausgangsspannung auftreten. Spannungsüberschwingung bezeichnet, dass die Ausgangsspannung über den konstanten Ausgangsspannungspegel steigt, bevor sie wieder absinkt. Spannungsunterschwingung bezeichnet, dass die Ausgangsspannung unter den konstanten Ausgangsspannungspegel absinkt, bevor sie wieder ansteigt. Spannungsüberschwingung und -unterschwingung kann als eine Form gedämpften Nachschwingens betrachtet werden, wobei der Ausgangsspannungspegel über den konstanten Ausgangsspannungspegel ansteigt und unter den konstanten Ausgangsspannungspegel absinkt und sich die Überschwingung und Unterschwingung im Zeitverlauf dämpfen, bis sich die Ausgangsspannung auf dem konstanten Ausgangsspannungspegel stabilisiert. Spannungsüberschwingung und - unterschwingung sollten minimiert werden.
  • Das Zurückgreifen lediglich auf einen kleinen Transistor zum Antreiben des Ausgangsstroms des Spannungsreglers 10 kann wegen Abfalls unerwünscht sein, wenn die Größe zum Liefern des benötigten Stroms zu gering ist. Obgleich es möglich sein kann, die Menge benötigten Stroms unter Benutzung eines einzelnen großen Transistors zu liefern, kann die Übergangsreaktionszeit zu langsam sein. Beispielsweise kann die parasitäre Kapazität des großen Transistors zu groß sein, um zu ermöglichen, dass sich der Strom, der durch den Transistor fließt, schnell ändert.
  • Dementsprechend kann die Leistungsstufe 14 in den Techniken, die in dieser Offenbarung beschrieben sind, statt einen einzelnen kleinen oder großen Transistor zu nutzen, mehrere Transistoren M1-MN verschiedener Größe enthalten. Anders gesagt können die Techniken einen einzelnen Transistor in mehrere Transistoren verschiedener Größe aufteilen. Die Transistoren M1-MN können zusammen als Durchgangsvorrichtung bezeichnet werden. Wie detaillierter beschrieben können die Techniken durch Aufteilen eines einzelnen Transistors in mehrere Transistoren verschiedener Größe und Verbinden der Gates der Transistoren in der Art und Weise, die in 1 dargestellt ist, die anfängliche parasitäre Kapazität, die der Treiber 12 lädt oder entlädt, minimieren, wodurch schnelle Anpassung des Stroms, der vom Spannungsregler 10 geliefert (d.h. ausgegeben) wird, ermöglicht ist. Die parasitäre Kapazität, die der Treiber 12 lädt oder entlädt, kann im Zeitverlauf langsam ansteigen, da die parasitäre Kapazität der größeren Transistoren nicht sofort zur parasitären Gesamtkapazität beitragen kann, sondern beim Beitragen zur parasitären Gesamtkapazität durch die Widerstand-Kondensator- (RC-) Zeitkonstante, die mit dem Verbinden der Widerstände mit den Gates gebildet ist, und die größere parasitäre Kapazität aufgrund der Großformatigkeit der Transistoren aufgehalten werden können.
  • Wie detaillierter beschrieben können die Techniken durch Verzögern der Wirkungen der parasitären Kapazität die Spannungsunterschwingung während der Übergangsreaktionszeit verringern. Außerdem kann, wie detaillierter beschrieben, das Antreiben der Transistoren mit einer jeweiligen Stromquelle (beispielsweise durch Aufteilen der Stromquelle in mehrere Stromquellen im Treiber 12) die Spannungsüberschwingung während der Übergangsreaktionszeit verringern.
  • Bei den Techniken, die in dieser Offenbarung beschrieben sind, kann der Transistor M1 der kleinste Transistor unter den N Transistoren sein, der Transistor M2 der nächstgrößere Transistor, der Transistor M3 der nächstgrößere und so weiter. Der Transistor MN kann der größte Transistor sein.
  • Außerdem können die Gates von jedem Transistor M1-MN über einen oder mehrere Widerstände mit dem Gate eines anderen Transistors verbunden sein. Beispielsweise ist, wie dargestellt, das Gate des Transistors M1 über den Widerstand R1 mit dem Gate des Transistors M2 verbunden. Das Gate des Transistors M2 ist über den Widerstand R2 mit dem Gate des Transistors M3 verbunden und so weiter. Das Gate des Transistors M(N-1) (nicht gezeigt) ist über den Widerstand R(N-1) mit dem Gate des Transistors MN verbunden. In diesem Beispiel kann das Gate des Transistors M1 über zwei Widerstände (d.h. Widerstand R1 und Widerstand R2) mit dem Gate des Transistors M1 verbunden sein.
  • Die Widerstände R1-R(N-1) entkoppeln jeden Transistor M von nachfolgenden Transistoren. Beispielsweise entkoppelt der Widerstand R1 den Transistor M2 vom Transistor M1. Die Widerstände R2 und R1 entkoppeln den Transistor M3 vom Transistor M1, und die Widerstände R1+R2...+R(N-1) entkoppeln den größten Transistor MN vom kleinsten Transistor M1. Durch Verbinden der Gates der Transistoren M über die jeweiligen Widerstände R1-R(N-1) können die Widerstände R1-R(N-1) die unmittelbaren Wirkungen der parasitären Kapazitäten der nachfolgenden Transistoren M verzögern oder minimieren.
  • Beispielsweise kann der Treiber 12 in Reaktion auf eine Änderung der Strommenge, die der Spannungsregler 10 liefern muss (beispielsweise aufgrund einer Änderung der Last), die Strommenge, die durch die Transistoren M1-MN fließt, anpassen. Jedoch könnte der Treiber 12 anfangs (d.h. unmittelbar oder sehr kurzzeitig nach einer Änderung der Last) zum Anpassen des Stroms, der zum Ausgang des Spannungsreglers 10 fließt, die parasitäre Kapazität des Transistors M1 laden oder entladen müssen, und nur die parasitäre Kapazität des Transistors M1 laden oder entladen müssen, da die parasitären Kapazitäten der anderen Transistoren (beispielsweise Transistor M2-MN) aufgrund der Entkopplung der Transistoren über die Widerstände R1-R(N-1) nicht zur parasitären Gesamtkapazität der Leistungsstufe 14 beitragen. Zudem ist, da der Transistor M1 der kleinste Transistor ist, die parasitäre Kapazität des Transistors M1 die kleinste, wodurch ermöglicht ist, dass sich der Strom, der durch den Transistor M1 fließt, zum Stabilisieren der Ausgangsspannung des Spannungsreglers 10 auf den konstanten Ausgangsspannungspegel schnell ändert.
  • Im Zeitverlauf kann die parasitäre Kapazität des Transistors M2 zur parasitären Gesamtkapazität der Leistungsstufe 14 beitragen, wobei jedoch der Beitrag der Transistoren M3 bis MN verzögert oder minimal für die parasitäre Gesamtkapazität sein kann. Kurze Zeit danach kann die parasitäre Kapazität des Transistors M3 zur parasitären Gesamtkapazität der Leistungsstufe 14 beitragen, und so weiter, bis die parasitäre Kapazität des Transistors MN zur parasitären Gesamtkapazität der Leistungsstufe 14 beiträgt.
  • Dadurch ist die anfängliche parasitäre Kapazität der Leistungsstufe 14 auf jene des Transistors M1 minimiert, der außerdem der kleinste Transistor ist, wodurch schnelle Anpassung des Stroms, der durch den Spannungsregler 10 geliefert ist, zum Stabilisieren der Ausgangsspannung auf den konstanten Ausgangsspannungspegel ermöglicht ist. Dann trägt die parasitäre Kapazität von zusätzlichen Transistoren sukzessive zur parasitären Gesamtkapazität der Leistungsstufe 14 bei, wodurch die Spannungsüberschwingung und -unterschwingung verringert ist und ermöglicht ist, dass sich die Ausgangsspannung ohne übermäßige Schwankungen der Ausgangsspannung auf den konstanten Ausgangsspannungspegel stabilisiert. Dementsprechend kann die Konfiguration der Transistoren und Widerstände in der Leistungsstufe 14 schnelle Übergangsreaktionszeit mit verringerter Spannungsüberschwingung und - unterschwingung ermöglichen.
  • Anders gesagt kann der Treiber 12 zum Verbessern des Übergangsverhaltens (beispielsweise zum Verbessern der Übergangslastregulierung) die kleinstmögliche Kapazität „sehen“ (beispielsweise könnte der Treiber 12 die kleinste Kapazität laden oder entladen müssen, da der Transistor M1 der kleinste Transistor ist). Im Falle eines Lastsprungs (beispielsweise einer Änderung der Impedanz der Last, die mit dem Spannungsregler 10 verbunden ist) kann der Treiber 12 dazu imstande sein, die Durchgangsvorrichtung (d.h., die Leistungsstufe 14) schneller anzutreiben, da anfangs nur die parasitäre Kapazität des kleinsten Transistors (d.h., des Transistors M1) vom Treiber 12 „gesehen“ wird.
  • Es kann eine Anforderung an die Größe des Transistors M1 bestehen. Der Transistor M1 sollte groß genug bemessen sein, dass der Transistor M1 dazu imstande ist, dem Ausgang des Spannungsreglers 10 genügend Strom zu liefern, bis der Transistor M2 damit beginnt, Strom zu liefern. Anders gesagt ist in Reaktion auf eine Änderung der Strommenge, die zum Beibehalten der Ausgangsspannung des Spannungsreglers 10 auf dem konstanten Ausgangsspannungspegel benötigt ist, ein erster Transistor (beispielsweise Transistor M1) zum Liefern der benötigten Strommenge eingerichtet, bis sich eine Strommenge, die durch einen zweiten Transistor (beispielsweise Transistor M2) fließt, ändert.
  • Beispielsweise kann es, da der Transistor M2 größer als der Transistor M1 ist (und daher eine größere parasitäre Kapazität aufweist), länger dauern, bis sich der Strom, der durch den Transistor M2 fließt, ändert (d.h. es kann eine Verzögerung der Zeit, wenn sich die Strommenge ändert, die durch den Transistor M2 fließt, bezüglich der Zeit, wenn sich die Strommenge ändert, die durch den Transistor M1 fließt, vorliegen). Wenn der Transistor M1 zu klein zum Liefern des benötigten Stroms ist, bevor sich die Strommenge, die durch den Transistor M2 fließt, beginnt zu ändern, könnte ein Abfall des Stroms, der vom Spannungsregler 10 ausgegeben wird, auftreten, wodurch ein Abfall des Ausgangsspannungspegels bewirkt ist. Dementsprechend kann die Technik durch Gewährleisten, dass der Transistor M1 groß genug zum Liefern des Stroms ist, bis der Transistor M2 beginnt, den Strom zu liefern, sicherstellen, dass anfangs kein übermäßiger Abfall des Ausgangsspannungspegels auftritt.
  • Neben dem Vorsehen von Techniken für eine schnelle Übergangsreaktionszeit mit verringerter Spannungsüberschwingung und Spannungsunterschwingung können die Techniken die Spannungsüberschwingung weiter minimieren. Wie oben beschrieben treibt der Treiber 12 die Transistoren M1-MN der Leistungsstufe 14 an. Bei den Techniken, die in dieser Offenbarung beschrieben sind, kann der Treiber 12 mehrere separate Stromquellen enthalten, die jede das Gate eines jeweiligen der Transistoren M1-MN antreiben. Anders gesagt kann der Treiber 12 die Gates der Transistoren M1-MN unabhängig antreiben.
  • Wie dargestellt enthält der Treiber 12 die Stromquellen Ip,1 bis Ip,N. Jede der Stromquellen Ip,1 bis Ip,N kann einen jeweiligen der Transistoren M1-MN antreiben (d.h. Strom dorthin ausgeben). Beispielsweise gibt die Stromquelle Ip,1 direkt zum Gate des Transistors M1 aus, gibt die Stromquelle Ip,2 direkt zum Gate des Transistors M2 aus und so weiter, wobei die Stromquelle Ip,N direkt zum Gate des Transistors MN ausgibt.
  • Zudem können für jeden der Transistoren M1-MN andere Stromquellen als die jeweilige Stromquelle das Gate über einen oder mehrere Widerstände antreiben. Als ein Beispiel ist das Gate des Transistors M1 mit der Stromquelle Ip,1 verbunden, ist jedoch außerdem mit der Stromquelle Ip,2 über den Widerstand R1 verbunden, mit Ip,3 über die Widerstände R1 und R2 und so weiter. Beispielsweise ist das Gate des Transistors M1 mit der Stromquelle Ip,N über die Widerstände R(N-1), R(N-2) und durchwegs über R1 verbunden. Die anderen Transistoren können gleicherweise mit den Stromquellen verbunden sein.
  • 1 stellt den Knoten 16 innerhalb des Treibers 12 dar. Der Knoten 16 ist der Knoten, an dem sich alle der Ip Ströme (d.h., Ip,1 bis Ip,N) treffen und als Strom In zur Masse fließen. Beispielsweise werden die Ströme Ip,1 bis Ip,N als solche bezeichnet, weil ihr Strom vom positiven (p) Spannungsknoten der Stromversorgung fließt, und der Strom In wird als solcher bezeichnet, weil er vom negativen (n) Spannungsknoten der Stromversorgung (d.h., dem Masseknoten) fließt. Dementsprechend stellt In den gesamten Strom von Ip,1 bis Ip,N dar. Daher ist In gleich Ip,1 + Ip,2 + Ip,3 + ... + Ip,N.
  • Durch Aufteilen des Ip Stroms in Ip,1 bis Ip,N kann die Technik gewährleisten, dass die Spannungsüberschwingung am Ausgang des Spannungsreglers 10 weiter minimiert ist. Bei einigen anderen Techniken beispielsweise nutzen diese Techniken statt der mehreren Ip Ströme einen einzelnen Ip Strom, der auf Push-Pull-Art mit dem In Strom arbeitet. Bei diesen anderen Techniken kann sich die parasitäre Kapazität der Transistoren weiter hinten an der Stufe jedoch zu langsam entladen, wodurch eine Überschwingung verursacht ist, falls eine Verringerung der Strommenge auftritt, die geliefert werden muss.
  • Beispielsweise kann der Spannungsregler 10 mehreren Lasten Strom liefern. Falls eine der Lasten getrennt wird (bei einem als „Load Dump“ bezeichneten Vorgang), dann kann die Ausgangsspannung des Spannungsreglers 10 plötzlich einen Höchststand erreichen. Als ein Beispiel nehmen wir an, dass die Ausgangsspannung des Spannungsreglers 10 10 V beträgt und der Spannungsregler 10 fünf Lasten parallel antreibt, jede mit einer Impedanz von 1 kOhm. In diesem Beispiel führt jede Last 10 mA Strom ab, was bedeutet, dass der Spannungsregler 10 50 mA Strom liefert. Nehmen wir an, dass drei der fünf Lasten getrennt werden (d.h. eine Load Dump von drei Lasten vorliegt). In diesem Falle kann der Spannungsregler 10, um die Ausgangsspannung konstant auf 10 V zu halten, 20 mA Strom liefern müssen. Der Spannungsregler 10 könnte jedoch nicht dazu imstande sein, den gelieferten Strom sofort von 50 mA auf 20 mA anzupassen. Dementsprechend können in diesem Beispiel 50 mA durch die zwei restlichen 1-kOhm-Lasten fließen (d.h. 25 mA durch jede 1-kOhm-Last), wodurch bewirkt ist, dass die Ausgangsspannung von 10 V auf 25 V springt, und wodurch eine Überschwingung an der Ausgangsspannung des Spannungsreglers 10 bewirkt ist.
  • Falls die parasitäre Kapazität der größeren Transistoren weiter hinten an der Stufe nicht rechtzeitig entladen wird, kann die Ausgangsspannung des Spannungsreglers 10 selbst dann überschwingen, wenn die Transistoren der Leistungsstufe 14 derart aufgeteilt sind, wie es in 1 dargestellt ist. Beispielsweise basiert bei den anderen Techniken, die nur einen Ip Strom verwenden, die Zeit, die die parasitäre Kapazität des Transistors MN zum Entladen benötigt, auf der Summe des Widerstands der Widerstände R1-R(N-1) multipliziert mit der parasitären Kapazität des Transistors MN.
  • Jedoch basiert bei den Techniken, die in dieser Offenbarung beschrieben sind, die Zeit, die die parasitäre Kapazität des Transistors MN zum Entladen benötigt, vornehmlich auf der parasitären Kapazität des Transistors MN, die geringer als die Entladungsrate der Technik mit einzelnem Ip Strom sein kann, welche auf der Summe des Widerstands der Widerstände R1-R(N-1) multipliziert mit der parasitären Kapazität des Transistors MN basiert. Der Grund dafür, dass die Entladungsrate des Transistors MN vornehmlich auf der parasitären Kapazität des Transistors MN basiert, ist, dass ein Antriebsstrom vorliegt, der das Gate des Transistors MN direkt antreibt, zusätzlich zu den anderen Stromquellen, die das Gate des Transistors MN über die Widerstände R1-R(N-1) antreiben. Dadurch entladen die Stromquellen Ip,1 bis Ip,N rechtzeitig eine parasitäre Kapazität eines Transistors weiter hinten an der Stufe (beispielsweise Transistor MN) in Reaktion auf eine Verringerung eines Widerstands von einer oder mehreren Lasten (beispielsweise ein „Load Dump“), die durch den Spannungsregler 10 angetrieben werden, um eine Spannungsüberschwingung in der Ausgangsspannung des Spannungsreglers 10 zu minimieren.
  • Beispielsweise wird der Transistor MN direkt durch den Strom Ip,N angetrieben, neben den anderen Stromquellen über die jeweiligen Widerstände. Der zweitgrößte Transistor (d.h. Transistor M(N-1)) wird direkt durch den Strom Ip,N-1 angetrieben, neben den anderen Stromquellen über die jeweiligen Widerstände. Dadurch kann der Treiber 12 gewährleisten, dass die parasitären Kapazitäten der Transistoren weiter hinten an der Stufe (beispielsweise die größeren Transistoren) rechtzeitig entladen werden, um die Spannungsüberschwingung weiter zu verringern.
  • Dadurch können bei den Techniken, die in dieser Offenbarung beschrieben sind, in Reaktion auf eine Änderung der Strommenge, die zum Beibehalten der Ausgabe des Spannungsreglers 10 auf einem konstanten Spannungspegel benötigt ist, eine erste Stromquelle (beispielsweise Ip,1) und eine zweite Stromquelle (beispielsweise Ip,2) zum anfänglichen Laden oder Entladen von nur einer parasitären Kapazität eines ersten Transistors (beispielsweise Transistor M1) eingerichtet sein. Beispielsweise ändert sich in Reaktion auf eine Änderung der Strommenge, die zum Beibehalten der Ausgabe des Spannungsreglers 10 auf dem konstanten Spannungspegel benötigt ist, eine Strommenge, die durch einen ersten Transistor (beispielsweise Transistor M1) schneller als eine Strommenge, die durch einen zweiten Transistor (beispielsweise Transistor M2) fließt, darauf basierend, dass eine parasitäre Kapazität des ersten Transistors schneller als eine parasitäre Kapazität des zweiten Transistors lädt oder entlädt.
  • In einigen Beispielen können die Ip Ströme proportional zur Größe jeweiliger Transistoren sein. Beispielsweise ist Ip,1 proportional zur Größe des Transistors M1. Ip,2 ist proportional zur Größe des Transistors M2 und so weiter. Das bedeutet, dass Ip,N größer als Ip,N-1 ist, was größer als Ip,N-2 ist und so weiter, wobei Ip,2 größer als Ip,1 ist.
  • Nehmen wir beispielsweise an, dass zwei Transistoren M (M1 und M2) in der Leistungsstufe 14 vorliegen. Das bedeutet, dass es zwei Stromquellen Ip (Ip,1 und Ip,2) gibt. Daher ist Ip,1 plus Ip,2 gleich In (d.h., Ip,1 + Ip,2 = In). Außerdem definiert die Variable Wpass1 die Größe des Transistors M1 und die Variable Wpass2 die Größe des Transistors M2. In einigen Beispielen ist das Verhältnis von Ip,1 zu Ip,2 gleich dem Verhältnis von Wpass1 zu Wpass2 (d.h., Ip,1/Ip,2 = Wpass1/Wpass2). Daher kann es auf Grundlage verfügbarer Transistorgrößen und ausgewähltem In Strom möglich sein, den Wert von Ip,1 und Ip,2 zu bestimmen.
  • Als ein Beispiel nehmen wir an, dass Wpass1 gleich 10.000 Mikrometer (um) ist und Wpass2 gleich 20.000 um ist. In diesem Beispiel kann im Falle eines Lastsprungs (d.h. einer plötzlichen Zunahme der Last am Ausgang des Spannungsreglers 10) der Treiber 12 anfangs nur 1/3 der Gate-Source-Kapazität (beispielsweise parasitären Kapazität) des Durchgangselements (d.h. der Leistungsstufe 14) laden müssen. Infolgedessen kann die Spannungsunterschwingung in hohem Maße verringert werden.
  • Es versteht sich, dass das vorhergehende Beispiel, in dem nur zwei Transistoren M1 und M2 vorliegen und das Verhältnis von Ip,1 zu Ip,2 gleich dem Verhältnis von Wpass1 zu Wpass2 ist, lediglich zu Beispielszwecken vorgesehen und nicht als einschränkend anzusehen ist. In anderen Beispielen können mehr als zwei Transistoren M1 und M2 vorliegen, und das Verhältnis von Ip,1 zu Ip,2 muss nicht in jedem Beispiel gleich dem Verhältnis von Wpass1 zu Wpass2 sein. Außerdem ist die Tatsache, dass die Werte von Wpass1 bzw. Wpass2 gleich 10.000 um bzw. 20.000 um sind, nur zu Veranschaulichungszwecken vorgesehen und ist nicht einschränkend anzusehen.
  • Wie oben beschrieben sehen die Techniken, die in dieser Offenbarung beschrieben sind, schnelle Übergangsreaktionszeit vor, während Überschwingung und Unterschwingung minimiert sind. In einigen Beispielen sehen die Techniken, die in dieser Offenbarung beschrieben sind, die schnelle Übergangsreaktionszeit mit minimaler Spannungsüberschwingung und -unterschwingung vor, ohne einen Ruhestrom des Spannungsreglers 10 oder eine Größe eines Kondensators, der mit dem Ausgang des Spannungsreglers 10 verbunden ist, erhöhen zu müssen.
  • Ruhestrom bezeichnet, wie oben beschrieben, den Strom, den der Spannungsregler 10 verbraucht, wenn der Spannungsregler 10 keinen Strom liefert. In einigen Beispielen sind Ip,1 bis Ip,N Ströme und der In Strom Teil des Ruhestroms des Spannungsreglers 10. Als ein Beispiel enthält der Spannungsregler 10 einen Vorstrom, der durch einen oder mehrere Transistoren fließt, die zum Vergleichen der Rückführspannung mit der Bezugsspannung benutzt werden. Der Treiber 12 kann die Ip,1 bis Ip,N und In Ströme vom Vorstrom ableiten, und der Vorstrom plus die Ip,1 bis Ip,N und In Ströme können alle als Teil des Ruhestroms des Spannungsreglers 10 betrachtet werden.
  • Bei einigen anderen Techniken, wie etwa jenen, bei denen die Leistungsstufe keine mehrfachen Transistoren enthält und/oder der Treiber keine mehrfachen Stromquellen enthält, ist ein Weg zum Verringern von Übergangsreaktionszeit das Erhöhen des Ruhestroms. Beispielsweise kann es mit einem höheren Ruhestrompegel möglich sein, die parasitäre Kapazität eines Transistors in der Leistungsstufe zu laden oder zu entladen. Beispielsweise teilten, wie oben beschrieben, einige andere Techniken einen Transistor nicht auf die Art und Weise, die in 1 dargestellt ist, in mehrfache Transistoren auf. Für diese anderen Techniken ist es durch Erhöhen des Ruhestrompegels (beispielsweise Erhöhen von 5 uA auf 10 uA) möglich, den Transistor schneller zu laden oder zu entladen.
  • Das Erhöhen des Ruhestroms ist jedoch unerwünscht, da der erhöhte Ruhestrom die Batterie, die den Spannungsregler 10 mit Energie versorgt, schneller verbrauchen kann. Anders gesagt wird die hohe Stromeffizienz zum Maximieren der Nutzlebenszeit der Batterie benötigt, die den Spannungsregler 10 mit Leistung versorgt.
  • Bei diesen anderen Techniken, die den Ruhestrom erhöhen, besteht eine Austauschbeziehung zwischen der Ableitungsmenge der Ausgangsspannung und einem Wunsch, den Ruhestrom niedrig zu halten. Bei den Techniken, die in dieser Offenbarung beschrieben sind, ist die Übergangsreaktionszeit verhältnismäßig schnell mit minimaler Spannungsüberschwingung und -unterschwingung gehalten. Zudem ist keine Erhöhung des Ruhestroms zum Erzielen der schnellen Übergangsreaktionszeit mit minimaler Spannungsüberschwingung und -unterschwingung benötigt.
  • Einige andere Techniken schlagen, neben dem oder anstelle des Erhöhens des Ruhestroms, das Erhöhen der Größe eines Kondensators vor, der mit einem Ausgang des Spannungsreglers 10 verbunden ist. Der Ausgang des Spannungsreglers 10 kann mit einem Kondensator verbunden sein. Der Kondensator kann als Tank zum Vorsehen des benötigten Stroms fungieren, bis die Rückkopplungsschleife des Spannungsreglers 10 zu reagieren imstande ist (beispielsweise die Rückführspannung eine Anpassung des Stroms, der zur Last fließt, bewirkt).
  • Die Zeitdauer, über die der Kondensator den benötigten Strom vorsehen kann, ist eine Funktion der Kapazitätsmenge, die der Kondensator vorsieht. Beispielsweise kann ein Kondensator mit höherer Kapazität den benötigten Strom länger vorsehen als ein Kondensator mit niedrigerer Kapazität. Um ein System toleranter gegenüber einer langsameren Übergangsreaktionszeit herzustellen, kann es möglich sein, einen Kondensator mit einer verhältnismäßig großen Kapazität anzuschließen, sodass der Kondensator den benötigten Strom über einen längeren Zeitraum hinweg liefern kann.
  • Kondensatoren mit höherer Kapazität sind jedoch im Allgemeinen größer als Kondensatoren mit niedrigerer Kapazität und außerdem kostspieliger. Das Aufweisen eines größeren Kondensators kann zusätzliche Fläche auf einer Leiterplatte (PCB) erfordern, die den Spannungsregler 10 enthält. Außerdem erhöht das Aufweisen des größeren Kondensators die Kosten.
  • Bei den Techniken, die in dieser Offenbarung beschrieben sind, kann die Übergangsreaktionszeit des Spannungsreglers 10 verhältnismäßig schnell mit minimaler Spannungsüberschwingung und -unterschwingung sein. Außerdem müssen die Techniken zum Erzielen derartiger schneller Übergangsreaktionszeit mit minimaler Spannungsüberschwingung und -unterschwingung keinerlei Änderungen am Kondensator, der mit dem Ausgang des Spannungsreglers 10 verbunden ist, erfordern (beispielsweise eine Erhöhung der Kapazität).
  • 2 ist ein Blockdiagramm, das ein detaillierteres Beispiel eines Spannungsreglers darstellt, gemäß den Techniken, die in dieser Offenbarung beschrieben sind. Der Einfachheit der Darstellung halber ist der Spannungsregler 10 mit zwei Transistoren M1 und M2 dargestellt, deren Gates über den Widerstand R1 entkoppelt sind. Die zwei Transistoren M1 und M2 sind durch Ströme Ip,1 und Ip,2 angetrieben. Der Spannungsregler 10 kann in anderen Beispielen, wie etwa jenem, das in 1 dargestellt ist, mehr als zwei Transistoren und mehr als zwei Ip Ströme enthalten.
  • Wie in 2 dargestellt, nimmt der Spannungsregler 10 als Eingabe eine Bezugsspannung und eine Rückführspannung auf. Die Bezugsspannung kann durch jegliche Bezugsspannungsquelle erzeugt sein, die an den Spannungsregler 10 gekoppelt ist. Im Allgemeinen könnte die Bezugsspannungsquelle, die die Bezugsspannung erzeugt, nicht zum Gewährleisten imstande sein, dass der Spannungspegel der Bezugsspannung über einen Strombereich konstant ist, der durch die Bezugsspannungsquelle geliefert werden muss. Wie oben beschrieben kann der Spannungsregler 10 zum Ausgeben einer Spannung eingerichtet sein, deren Spannungspegel über einen Bereich von Strompegeln hinweg, der geliefert werden muss, konstant ist. Die Bezugsspannung bestimmt den konstanten Ausgangsspannungspegel des Spannungsreglers 10 (beispielsweise dieselbe Spannung oder eine proportionale Spannung).
  • Wie in 2 dargestellt, nimmt der Spannungsregler 10 außerdem als Eingabe eine Rückführspannung auf. Die Rückführspannung kann proportional zur Ausgangsspannung sein (d.h., proportional zur Spannung an VOUT). Beispielsweise kann VOUT des Spannungsreglers 10 mit einem Spannungsteiler verbunden sein. Die Rückführspannung kann eine Ausgabe des Spannungsteilers sein (d.h., die Rückführspannung ist proportional zur VOUT-Spannung auf Grundlage des Spannungsteilers).
  • Ein Differentialpaar des Spannungsreglers 10 nimmt die Bezugsspannung und die Rückführspannung auf, wie in 2 dargestellt. Das Differentialpaar des Spannungsreglers 10 vergleicht die Bezugsspannung und die Rückführspannung. Der Strom, der durch die Transistoren M1 und M2 fließt, ändert sich zum Stabilisieren der Ausgangsspannung auf den konstanten Ausgangsspannungspegel, und die Ip,1 und Ip,2 Ströme steuern die Rate, zu der die Transistoren M1 und M2 zum Ändern des Stroms, der durch die Transistoren M1 und M2 fließt, durch Laden oder Entladen der parasitären Kapazität, wie oben beschrieben, imstande sind.
  • Dadurch enthält der Spannungsregler 10 eine Rückkopplungsschleife über die Rückführspannung zum Stabilisieren der Ausgangsspannung auf den konstanten Ausgangsspannungspegel. Wenn beispielsweise die Ausgangsspannung vom konstanten Ausgangsspannungspegel abweicht, ändert sich die Differenz zwischen der Rückführspannung und der Bezugsspannung, und der Strom, der durch die Transistoren M1 und M2 fließt, ändert sich zum Ausgleichen der Differenz zwischen der Rückführspannung und der Bezugsspannung. Die Zeit, die der Spannungsregler 10 zum Stabilisieren der Ausgangsspannung auf den konstanten Ausgangsspannungspegel benötigt, wird als die Übergangsreaktionszeit bezeichnet.
  • Beispielsweise kann der Source-Knoten der Transistoren M1 und M2 mit der Leistungsquelle (beispielsweise einer Batterie mit VBAT-Spannung) verbunden sein und der Drain-Knoten der Transistoren M1 und M2 mit VOUT verbunden sein. Die Transistoren M1 und M2 können Strom aus der Batterie ziehen, und die Strommenge, die die Transistoren M1 und M2 ziehen, kann auf der Strommenge basieren, die zum Halten der Ausgangsspannung auf dem konstanten Ausgangsspannungspegel geliefert werden muss. Zudem kann, wenn auch nicht dargestellt, VOUT des Spannungsreglers 10 mit einem Kondensator verbunden sein, der als Tank zum Liefern des benötigten Stroms während der Übergangsreaktionszeit fungiert.
  • Wie oben beschrieben enthält der Spannungsregler 10 ein Differentialpaar, das die Rückführspannung und die Bezugsspannung vergleicht. Das Differentialpaar ist durch den Ibias Strom angetrieben. Der In Strom und die Ip,1 und Ip,2 Ströme werden aus dem Ibias Strom gespiegelt. In diesem Beispiel können der Ibias Strom, die Transistoren des Differentialpaars und die Transistoren, die den Ibias Strom spiegeln, als ein Teil eines OTA-Verstärkers („operational transconductance amplifier“) ausgebildet sein.
  • In dem Beispiel, das in 2 dargestellt ist, bilden die Transistoren T1, T2 und T3 ein Beispiel des Treibers 12. Die Transistoren M1 und M2 und der Widerstand R1 bilden ein Beispiel der Leistungsstufe 14. Als ein Beispiel kann der Widerstand R1 ein 100-kOhm-Widerstand sein.
  • In dem Beispiel, das in 2 dargestellt ist, sind der OTA und der Treiber 12 mit MOSFET-Transistoren ausgebildet. Die Techniken, die in dieser Offenbarung beschrieben sind, sind jedoch nicht derart eingeschränkt. In einigen Beispielen können der OTA und der Treiber 12 mit BJT-Transistoren ausgebildet sein.
  • 3 ist ein Blockdiagramm, das ein anderes detaillierteres Beispiel eines Spannungsreglers darstellt, gemäß den Techniken, die in dieser Offenbarung beschrieben sind. Beispielsweise stellt 3 ein Beispiel eines Spannungsreglers 10 dar, bei dem der OTA und der Treiber 12 mit BJT-Transistoren ausgebildet sind.
  • In dem Beispiel des Spannungsreglers 10, das in 3 dargestellt ist, ist der Treiber 12 ebenfalls Teil einer Rückkopplungsschleife, die einen Differentiator zum Gewährleisten schnellerer Schleifenreaktion enthält. Beispielsweise wurde ein Spannungsregler, der jenem ähnelt, welcher in 3 dargestellt ist, in der US-Patentveröffentlichung Nr. US 2011/0291627 A1 , eingereicht am 13. Mai 2011, beschrieben, deren gesamter Inhalt hierin durch Bezugnahme aufgenommen ist. Der Spannungsregler, der in US 2011/029167 A1 beschrieben ist, enthielt jedoch keine mehrfachen Ip Ströme im Treiber und aufgeteilte Transistoren mit Gates, die über Widerstände in der Leistungsstufe verbunden sind, gemäß den Techniken, die in dieser Offenbarung beschrieben sind. Anders gesagt stellt 3 dar, dass die Techniken, die in dieser Offenbarung beschrieben sind, dahingehend mit anderen, vorher bestehenden Spannungsreglern nutzbar sind, dass vorher bestehende Spannungsregler zum Enthalten von mehrfachen Ip Strömen im Treiber modifiziert werden können, die jeder jeweilige Transistoren in der Leistungsstufe antreiben, wobei die Gates der Transistoren über einen oder mehrere Widerstände miteinander verbunden sein können.
  • Ähnlich wie 2 stellt 3 ein Beispiel des Spannungsreglers 10 dar, bei dem die Leistungsstufe 14 zwei MOSFET-Transistoren M1 und M2 enthält, deren Gates mit einem Widerstand R1 verbunden sind. Der Widerstand R1 kann ein 100-kOhm-Widerstand sein. Die BJT-Transistoren, die den In Strom und die Ip,1 und Ip,2 Ströme ausbilden, bilden den Treiber 12 aus. Außerdem werden, unähnlich 2, im Beispiel von 3 die Bezugsspannung und die Rückführspannung durch einen OTA verglichen, dessen Ausgabe dem Gate des Transistors M1 und über den Widerstand R1 dem Gate des Transistors M2 zugeführt wird.
  • Dadurch stellt 3 ein Beispiel des Spannungsreglers 10 mit zwei Rückkopplungsschleifen dar. Die erste Rückkopplungsschleife empfängt VOUT als Eingabe und differenziert die VOUT-Ausgabe über zwei Kondensatoren, die den Treiber des Spannungsreglers 10 speisen, wie in 3 dargestellt. Diese erste Rückkopplungsschleife kann einen ersten Weg zum Verringern der Übergangsreaktionszeit vorsehen, wie etwa zum Ansprechen der Übergangsleitungsregulierung. Die zweite Rückkopplungsschleife empfängt die Rückführspannung als Eingabe, die mit der Bezugsspannung zum Stabilisieren von VOUT auf den konstanten Ausgangsspannungspegel verglichen wird. Beispielsweise ändert diese zweite Rückkopplungsschleife die Strommenge, die durch die Transistoren M1 und M2 fließt, und die Ströme Ip,1 und Ip,2 steuern die Rate, zu der sich der Strom ändert, der durch die Transistoren M1 und M2 fließt, durch Laden oder Entladen der parasitären Kapazität der Transistoren M1 und M2.
  • 4 ist ein grafisches Diagramm, das eine Ausgangsspannung eines Spannungsreglers im Zeitverlauf in Reaktion auf eine Änderung einer Strommenge darstellt, die durch den Spannungsregler geliefert werden muss. In dem Beispiel, das in 4 dargestellt ist, stellt Linie 40 die Ausgangsspannung im Zeitverlauf mit anderen Techniken als jenen dar, die in dieser Offenbarung beschrieben sind (beispielsweise Techniken, bei denen ein Strom im Treiber des Spannungsreglers nicht in mehrfachen Strom aufgeteilt ist, und bei denen ein Transistor in der Leistungsstufe des Spannungsreglers nicht in mehrfache Transistoren mit Gates, die über einen oder mehrere Widerstände verbunden sind, aufgeteilt ist). Linie 42 stellt die Ausgangsspannung im Zeitverlauf unter Nutzung der Techniken dar, die in dieser Offenbarung beschrieben sind (beispielsweise Techniken, bei denen der Treiber 12 mehrfache Ip Ströme enthält, die jeder jeweilige Transistoren M1-MN in der Leistungsstufe 14 antreiben, wobei die Gates der Transistoren M1-MN über die Widerstände R1-R(N-1) miteinander verbunden sind).
  • 4 stellt das Verhalten der Ausgangsspannung im Zeitverlauf in einem Beispiel dar, in dem ein Lastsprung vorliegt. Beispielsweise kann der Spannungsregler (d.h., der Spannungsregler für Linie 42 und ein anderer Spannungsregler für Linie 40) anfangs eine Last oder Lasten antreiben, die 1 uA Strom erfordern. Dann kann ein Lastsprung auftreten (d.h. eine Zunahme der Impedanz der Last oder Lasten, die der Spannungsregler antreibt), sodass 100 mA Strom zum Halten der Ausgabe das Spannungsreglers auf dem konstanten Ausgangsspannungspegel benötigt ist. Der Ruhestrom des Spannungsreglers, der Linie 40 oder Linie 42 erzeugt, kann 5 uA betragen.
  • Wie in 4 dargestellt, ist das Nachschwingen von Linie 40 viel größer als das Nachschwingen von Linie 42. Beispielsweise überschwingt und unterschwingt die Ausgangsspannung für die anderen Techniken (wie durch Linie 40 dargestellt) viel mehr als die Ausgangsspannung gemäß den Techniken, die in dieser Offenbarung beschrieben sind (wie durch Linie 42 dargestellt). Dementsprechend stellt 4 potentielle Vorteile dar, die durch Nutzen der Techniken, die in dieser Offenbarung beschrieben sind, verwirklicht werden können, wie etwa schnelle Übergangsreaktionszeit mit minimaler Spannungsüberschwingung und Spannungsunterschwingung, wobei der Ruhestrom nicht erhöht werden muss oder die Kapazität des Kondensators, der mit dem Ausgang des Spannungsreglers verbunden ist, nicht erhöht werden muss.
  • 5 ist ein Ablaufdiagramm, das eine Beispieltechnik darstellt, gemäß dieser Offenbarung. Der Einfachheit der Darstellung halber wird auf 1 Bezug genommen. Wie in 5 dargestellt, kann der Spannungsregler 10 in Reaktion auf eine Änderung der Strommenge, die durch den Spannungsregler 10 geliefert werden muss, eine Strommenge anpassen, die durch einen ersten Transistor (beispielsweise M1) und einen zweiten Transistor (beispielsweise M2) des Spannungsreglers 10 fließt, um eine Ausgabe des Spannungsreglers 10 auf einem konstanten Ausgangsspannungspegel beizubehalten (50). Bei den Techniken, die in dieser Offenbarung beschrieben sind, sind der erste Transistor und der zweite Transistor mit einer Leistungsquelle (beispielsweise Batterie) und dem Ausgang des Spannungsreglers 10 verbunden (d.h., Source-Knoten mit VBAT und Drain-Knoten mit VOUT). Außerdem verbindet der Widerstand R1 ein Gate des ersten Transistors mit einem Gate des zweiten Transistors.
  • Obgleich die Techniken, die in 5 beschrieben sind, mit dem Anpassen von Strom über zwei Transistoren beschrieben sind, kann der Spannungsregler 10 in anderen Beispielen mehrere Transistoren enthalten. Beispielsweise enthält, wie in 1 dargestellt, der Spannungsregler 10 mehrere Transistoren, die jeder mit der Leistungsquelle und dem Ausgang des Spannungsreglers 10 verbunden sind und die Strommenge liefern, die zum Beibehalten der Ausgabe des Spannungsreglers 10 auf dem konstanten Ausgangsspannungspegel benötigt ist. Außerdem enthält der Spannungsregler 10 mehrere Widerstände, wobei ein Gate von jeglichem der Transistoren über einen oder mehrere Widerstände mit einem Gate von einem jeglichen der anderen Transistoren verbunden ist. Zudem enthält der Spannungsregler 10 mehrere Stromquellen (beispielsweise Ip,1 bis Ip,N) zum Antreiben von Gates jeweiliger Transistoren und Gates der anderen Transistoren über einen oder mehrere der Widerstände.
  • Die erste Stromquelle kann die parasitäre Kapazität des ersten Transistors mit der ersten Stromquelle laden oder entladen, und die zweite Stromquelle kann die parasitäre Kapazität des ersten Transistors über den Widerstand laden oder entladen, der das Gate des ersten Transistors mit dem Gate des zweiten Transistors verbindet (52). Beispielsweise kann Ip,1 die parasitäre Kapazität des Transistors M1 laden oder entladen, und Ip,2 kann die parasitäre Kapazität des Transistors M2 über den Widerstand R1 laden oder entladen. In einigen Beispielen können Ip,1 und Ip,2 anfangs nur eine parasitäre Kapazität des Transistors M1 in Reaktion auf eine Änderung der Strommenge, die durch den Spannungsregler 10 geliefert werden muss, laden oder entladen. In einigen Beispielen kann sich zum Anpassen der Strommenge, die durch den ersten Transistor und den zweiten Transistor fließt, eine Strommenge, die durch den ersten Transistor fließt, schneller ändern als eine Strommenge, die durch den zweiten Transistor fließt, basierend darauf, dass eine parasitäre Kapazität des ersten Transistors schneller lädt oder entlädt als eine parasitäre Kapazität des zweiten Transistors.
  • Der Spannungsregler 10 kann außerdem rechtzeitig die parasitäre Kapazität des zweiten Transistors in Reaktion auf eine Verringerung der Strommenge, die durch den Spannungsregler 10 geliefert werden muss, entladen (54). Wenn beispielsweise, wie oben beschrieben, ein „Load Dump“ auftritt, das eine Verringerung der Strommenge bewirkt, die geliefert werden muss, kann eine Überschwingung in der Ausgangsspannung auftreten. Wenn die zweite Stromquelle das Gate des zweiten Transistors antreibt, kann es möglich sein, den zweiten Transistor rechtzeitig (beispielsweise schnell) zu laden oder zu entladen, sodass die Ausgangsspannung nicht überschwingt.
  • Die Techniken dieser Offenbarung können in vielerlei Geräten oder Vorrichtungen implementiert werden, mit einer integrierten Schaltung (IC) oder einem Satz von IC (d.h. einem Chipsatz). Es sind in dieser Offenbarung verschiedene Komponenten, Module oder Einheiten zum Hervorheben funktionaler Aspekte von Geräten beschrieben, die zum Ausführen der offenbarten Techniken eingerichtet sind, jedoch nicht notwendigerweise eine Ausführung durch verschiedene Hardwareeinheiten erfordern. Stattdessen können verschiedene Einheiten in einer Hardwareeinheit kombiniert sein oder durch eine Ansammlung interoperabler Hardwareeinheiten vorgesehen sein.
  • Es wurden verschiedene Beispiele beschrieben. Diese und andere Beispiele fallen in den Schutzumfang der folgenden Ansprüche.

Claims (15)

  1. Spannungsregler (10), aufweisend: - einen ersten Transistor (M1) und einen zweiten Transistor (M2), wobei der erste Transistor (M1) und der zweite Transistor (M2) mit einer Leistungsquelle des Spannungsreglers und einem Ausgang des Spannungsreglers verbunden sind, und wobei der erste Transistor (M1) und der zweite Transistor (M2) eine Strommenge liefern, die zum Beibehalten der Ausgabe des Spannungsreglers (10) auf einem konstanten Ausgangsspannungspegel benötigt ist; - einen Widerstand (R1), der ein Gate des ersten Transistors (M1) mit einem Gate des zweiten Transistors (M2) verbindet; und - eine erste Stromquelle (Ip,1) und eine zweite Stromquelle (Ip,2), - wobei die erste Stromquelle (Ip1,) zum Antreiben des Gates des ersten Transistors (M1) eingerichtet ist und zum Antreiben des Gates des zweiten Transistors (M2) über den Widerstand (R1) eingerichtet ist, und - wobei die zweite Stromquelle (Ip,2) zum Antreiben des Gates des zweiten Transistors (M2) eingerichtet ist und zum Antreiben des Gates des ersten Transistors (M1) über den Widerstand (R1) eingerichtet ist.
  2. Spannungsregler nach Anspruch 1, ferner aufweisend: - mehrere zusätzliche Transistoren, die jeder mit der Leistungsquelle des Spannungsreglers und dem Ausgang des Spannungsreglers verbunden sind und die Strommenge liefern, die zum Beibehalten der Ausgabe des Spannungsreglers auf dem konstanten Ausgangsspannungspegel benötigt ist; - mehrere zusätzliche Widerstände, wobei ein Gate von jeglichem der zusätzlichen Transistoren mit einem Gate von jeglichem der anderen zusätzlichen Transistoren und dem ersten und zweiten Transistor über einen oder mehrere der mehreren Widerstände verbunden ist; und - mehrere zusätzliche Stromquellen, die zum Antreiben von Gates von jeweiligen zusätzlichen Transistoren und Gates der anderen zusätzlichen Transistoren über einen oder mehrere der mehreren Widerstände eingerichtet sind.
  3. Spannungsregler nach einem der vorhergehenden Ansprüche, bei dem die erste und zweite Stromquelle, in Reaktion auf eine Änderung der Strommenge, die zum Beibehalten der Ausgabe des Spannungsreglers auf dem konstanten Spannungspegel benötigt ist, zum anfänglichen Laden oder Entladen nur einer parasitären Kapazität des ersten Transistors eingerichtet sind.
  4. Spannungsregler nach einem der vorhergehenden Ansprüche, bei dem sich, in Reaktion auf eine Änderung der Strommenge, die zum Beibehalten der Ausgabe des Spannungsreglers auf dem konstanten Spannungspegel benötigt ist, eine Strommenge, die durch den ersten Transistor fließt, schneller ändert als eine Strommenge, die durch den zweiten Transistor fließt, basierend darauf, dass eine parasitäre Kapazität des ersten Transistors schneller lädt oder entlädt als eine parasitäre Kapazität des zweiten Transistors.
  5. Spannungsregler nach einem der vorhergehenden Ansprüche, bei dem der erste Transistor, in Reaktion auf eine Änderung der Strommenge, die zum Beibehalten der Ausgabe des Spannungsreglers auf dem konstanten Ausgangsspannungspegel benötigt ist, zum Liefern der benötigten Strommenge eingerichtet ist, bis sich eine Strommenge ändert, die durch den zweiten Transistor fließt.
  6. Spannungsregler nach einem der vorhergehenden Ansprüche, bei dem der erste Transistor kleiner als der zweite Transistor ist.
  7. Spannungsregler nach einem der vorhergehenden Ansprüche, bei dem ein Strompegel der ersten Stromquelle proportional zu einer Größe des ersten Transistors ist, und wobei ein Strompegel der Stromquelle proportional zu einer Größe des zweiten Transistors ist.
  8. Spannungsregler nach einem der vorhergehenden Ansprüche, bei dem die zweite Stromquelle zum rechtzeitigen Entladen einer parasitären Kapazität des zweiten Transistors in Reaktion auf eine Verringerung einer Strommenge, die durch den Spannungsregler geliefert werden muss, eingerichtet ist, um eine Überschwingung der Ausgabe des Spannungsreglers zu minimieren.
  9. Verfahren, aufweisend: - in Reaktion auf eine Änderung einer Strommenge, die durch einen Spannungsregler (10) geliefert werden muss, Anpassen einer Strommenge, die durch einen ersten Transistor (M1) und einen zweiten Transistor (M2) des Spannungsreglers (10) fließt, zum Beibehalten der Ausgabe des Spannungsreglers (10) auf einem konstanten Ausgangsspannungspegel, wobei der erste Transistor (M1) und der zweite Transistor (M2) mit einer Leistungsquelle des Spannungsreglers und dem Ausgang des Spannungsreglers verbunden sind, und wobei ein Widerstand (R1) des Spannungsreglers ein Gate des ersten Transistors (M1) mit einem Gate (M2) des zweiten Transistors verbindet; und - in Reaktion auf die Änderung der Strommenge, die durch den Spannungsregler (10) geliefert werden muss, Laden oder Entladen einer parasitären Kapazität des ersten Transistors (M1) mit einer ersten Stromquelle (Ip,1), die mit dem Gate des ersten Transistors (M1) verbunden ist, und einer zweiten Stromquelle (Ip,2), die mit dem Gate des ersten Transistors (M1) über den Widerstand (R1) verbunden ist.
  10. Verfahren nach Anspruch 9, bei dem das Laden oder Entladen der parasitären Kapazität das Laden oder Entladen nur der parasitären Kapazität des ersten Transistors in Reaktion auf die Änderung der Strommenge, die durch den Spannungsregler geliefert werden muss, umfasst.
  11. Verfahren nach einem der Ansprüche 9 oder 10, bei dem das Anpassen der Strommenge, die durch den ersten Transistor und den zweiten Transistor des Spannungsreglers fließt, das schnellere Anpassen einer Strommenge, die durch den ersten Transistor fließt, als einer Strommenge, die durch den zweiten Transistor fließt, umfasst, basierend darauf, dass die parasitäre Kapazität des ersten Transistors schneller lädt oder entlädt als eine parasitäre Kapazität des zweiten Transistors.
  12. Verfahren nach einem der Ansprüche 9 bis 11, bei dem das Anpassen der Strommenge, die durch den ersten Transistor und den zweiten Transistor des Spannungsreglers fließt, das Liefern des Stroms mit dem ersten Transistor umfasst, bis sich eine Strommenge ändert, die durch den zweiten Transistor fließt.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei der erste Transistor kleiner als der zweite Transistor ist.
  14. Verfahren nach einem der Ansprüche 9 bis 13, bei dem ein Strompegel der ersten Stromquelle proportional zu einer Größe des ersten Transistors ist, und wobei ein Strompegel der zweiten Stromquelle proportional zu einer Größe des zweiten Transistors ist.
  15. Verfahren nach einem der Ansprüche 9 bis 14, ferner aufweisend: - rechtzeitiges Entladen einer parasitären Kapazität des zweiten Transistors in Reaktion auf eine Verringerung der Strommenge, die durch den Spannungsregler geliefert werden muss, zum Minimieren einer Spannungsüberschwingung in der Ausgabe des Spannungsreglers.
DE102014119097.1A 2013-12-19 2014-12-18 Spannungsregler mit schneller übergangsreaktion Active DE102014119097B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/134,901 US9195248B2 (en) 2013-12-19 2013-12-19 Fast transient response voltage regulator
US14/134,901 2013-12-19

Publications (2)

Publication Number Publication Date
DE102014119097A1 DE102014119097A1 (de) 2015-06-25
DE102014119097B4 true DE102014119097B4 (de) 2018-09-20

Family

ID=53275528

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014119097.1A Active DE102014119097B4 (de) 2013-12-19 2014-12-18 Spannungsregler mit schneller übergangsreaktion

Country Status (3)

Country Link
US (1) US9195248B2 (de)
CN (1) CN104731150B (de)
DE (1) DE102014119097B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9927828B2 (en) * 2015-08-31 2018-03-27 Stmicroelectronics International N.V. System and method for a linear voltage regulator
US9893618B2 (en) 2016-05-04 2018-02-13 Infineon Technologies Ag Voltage regulator with fast feedback
CN106873697B (zh) * 2017-03-30 2018-05-29 西安邮电大学 一种用于低压差线性稳压器的快速响应电路及方法
TWI649936B (zh) * 2017-10-27 2019-02-01 致茂電子股份有限公司 電源供應系統與電源供應系統的控制方法
CN108646837A (zh) * 2018-07-03 2018-10-12 河海大学常州校区 一种用于低压差线性稳压器的瞬态响应改善电路
US11971735B2 (en) * 2019-11-01 2024-04-30 Texas Instruments Incorporated Low area frequency compensation circuit and method
US11480985B2 (en) 2021-01-21 2022-10-25 Qualcomm Incorporated Low-power voltage regulator with fast transient response

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241731A1 (en) 2005-06-03 2007-10-18 Micrel, Incorporated Creating Additional Phase Margin In The Open Loop Gain Of A Negative Feedback Amplifier System Using A Boost Zero Compensating Resistor
US20110029167A1 (en) 2008-06-20 2011-02-03 Mitsubishi Electric Corporation Train slide control device and train slide control method
US20110291627A1 (en) 2010-06-01 2011-12-01 Zegheru Cristi Voltage regulator

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791349A (en) * 1982-03-15 1988-12-13 Minks Floyd D Electric power system
IT1213171B (it) * 1984-05-21 1989-12-14 Ates Componenti Elettron Transistore bipolare di potenza.
KR100336751B1 (ko) * 1999-07-28 2002-05-13 박종섭 전압 조정회로
US6304131B1 (en) 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
US6677735B2 (en) 2001-12-18 2004-01-13 Texas Instruments Incorporated Low drop-out voltage regulator having split power device
US6703815B2 (en) 2002-05-20 2004-03-09 Texas Instruments Incorporated Low drop-out regulator having current feedback amplifier and composite feedback loop
US6897715B2 (en) 2002-05-30 2005-05-24 Analog Devices, Inc. Multimode voltage regulator
ATE386969T1 (de) 2002-07-05 2008-03-15 Dialog Semiconductor Gmbh Regelungseinrichtung mit kleiner verlustspannung, mit grossem lastbereich und schneller innerer regelschleife
US6825641B2 (en) * 2003-01-22 2004-11-30 Freescale Semiconductor, Inc. High efficiency electrical switch and DC-DC converter incorporating same
US6861827B1 (en) * 2003-09-17 2005-03-01 System General Corp. Low drop-out voltage regulator and an adaptive frequency compensation
US7135748B2 (en) 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US7327125B2 (en) 2005-02-17 2008-02-05 Qualcomm Incorporated Power supply circuit having voltage control loop and current control loop
US7821240B2 (en) 2005-07-21 2010-10-26 Freescale Semiconductor, Inc. Voltage regulator with pass transistors carrying different ratios of the total load current and method of operation therefor
US20080024012A1 (en) 2006-07-27 2008-01-31 Jaber Abu Qahouq Power device configuration with adaptive control
JP4869839B2 (ja) * 2006-08-31 2012-02-08 株式会社リコー ボルテージレギュレータ
US7710091B2 (en) 2007-06-27 2010-05-04 Sitronix Technology Corp. Low dropout linear voltage regulator with an active resistance for frequency compensation to improve stability
US7570035B2 (en) * 2007-08-01 2009-08-04 Zerog Wireless, Inc. Voltage regulator with a hybrid control loop
US7679437B2 (en) 2008-03-06 2010-03-16 Texas Instruments Incorporated Split-feedback technique for improving load regulation in amplifiers
US8305059B2 (en) * 2008-12-30 2012-11-06 Texas Instruments Incorporated Voltage regulator circuit
EP2541363B1 (de) 2011-04-13 2014-05-14 Dialog Semiconductor GmbH Regler mit geringer Abfallspannung mit verbesserter Stabilität
EP2551743B1 (de) 2011-07-27 2014-07-16 ams AG Spannungsregler mit niedrigem Spannungsverlust und Verfahren zur Spannungsregelung
JP5864220B2 (ja) * 2011-11-11 2016-02-17 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5977963B2 (ja) * 2012-03-08 2016-08-24 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241731A1 (en) 2005-06-03 2007-10-18 Micrel, Incorporated Creating Additional Phase Margin In The Open Loop Gain Of A Negative Feedback Amplifier System Using A Boost Zero Compensating Resistor
US20110029167A1 (en) 2008-06-20 2011-02-03 Mitsubishi Electric Corporation Train slide control device and train slide control method
US20110291627A1 (en) 2010-06-01 2011-12-01 Zegheru Cristi Voltage regulator

Also Published As

Publication number Publication date
CN104731150B (zh) 2017-04-12
US20150177753A1 (en) 2015-06-25
US9195248B2 (en) 2015-11-24
DE102014119097A1 (de) 2015-06-25
CN104731150A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
DE102014119097B4 (de) Spannungsregler mit schneller übergangsreaktion
DE102017207998B3 (de) Spannungsregler und Verfahren zum Vorsehen einer Ausgangsspannung mit reduzierter Spannungswelligkeit
DE60318060T2 (de) Ringoszillator mit frequenzstabilisierung
DE10110273C2 (de) Spannungsgenerator mit Standby-Betriebsart
DE102013207939A1 (de) Low-Drop-Spannungsregler
DE102012100146A1 (de) Spannungsregler
DE102017205957B4 (de) Schaltung und verfahren zur ruhestromsteuerung in spannungsreglern
DE112018004485T5 (de) Kondensatorloser on-chip-nmos-ldo für hochgeschwindigkeits-mikrocontroller
EP0952661B1 (de) Schaltungsanordnung für eine Ladungspumpe und Spannungsreglerschaltung mit einer derartigen Schaltungsanordnung
DE102007020999A1 (de) Ladungspumpe zur Erzeugung einer Eingangsspannung für einen Operationsverstärker
DE102017113718A1 (de) Linearer Spannungsregler
DE102013106744B4 (de) Schaltungen zur Spannungsregelung und entsprechendes Verfahren
DE102015216493A1 (de) Linearer Regler mit verbesserter Stabilität
DE102006002712A1 (de) Schaltungsanordnung zur Spannungsversorgung und Verfahren
DE102006017048B4 (de) Verfahren und Vorrichtung zur Bereitstellung einer geregelten Spannung an einem Spannungsausgang
DE102021003186A1 (de) Spannungsregler mit einer auf lasttransienten reagierenden schaltungsanordnung
DE102015218648A1 (de) Mehrstufiger Verstärker mit verbesserter Betriebseffiziens
DE102017212354A1 (de) Niederohmiger Lastschalter mit Ausgangsstromstärkesteuerung
DE102015218656B4 (de) Linearregler mit verbessertem Versorgungsspannungsdurchgriff
DE102016204571B4 (de) Ladungsinjektion zur ultraschnellen spannungssteuerung in spannungsregler
DE102006007479B4 (de) Shunt-Regler
DE19725459B4 (de) Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor
DE102020106902A1 (de) Schneller linearregler mit niedrigem ruhestrom
DE102009019654B3 (de) Durch ein selbstvorgespanntes Gate gesteuerter Schalter
EP0415971A1 (de) Gleichspannungsversorgungssystem mit mehreren gleichspannungsquellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final