DE102013207939A1

DE102013207939A1 - Low-Drop-Spannungsregler

Info

Publication number: DE102013207939A1
Application number: DE201310207939
Authority: DE
Inventors: Giovanni Bisson; Marco Flaibani; Marco Piselli
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2012-04-30
Filing date: 2013-04-30
Publication date: 2013-10-31
Also published as: US20150022166A1; DE102013207939A8; CN103376816A; US9501075B2; US20130285631A1; US9134743B2; CN103376816B

Abstract

Die oben genannte Aufgabe wird durch einen Low-Drop-Spannungsregler gemäß Anspruch 1 gelöst. Unterschiedliche Ausführungsformen und Weiterentwicklungen der Erfindung sind Gegenstand der abhängigen Ansprüche. Es wird ein Low-Drop-Spannungsregler beschrieben. Gemäß einem Beispiel der vorliegenden Erfindung umfasst der Low-Drop-Spannungsregler einen Leistungstransistor, dem eine Eingangsspannung zugeführt ist und der eine geregelte Ausgangsspannung an einem Ausgangsspannungsknoten bereitstellt. Der Leistungstransistor hat eine Steuerelektrode, der ein Treibersignal zugeführt ist. Der Low-Drop-Spannungsregler umfasst weiter eine Referenzschaltung zum Erzeugen einer Referenzspannung sowie ein Rückkoppelnetzwerk, welches mit dem Leistungstransistor gekoppelt ist und welches dazu ausgebildet ist, ein erstes und ein zweites Feedback-Signal bereitzustellen. Das erste Feedback-Signal repräsentiert die Ausgangsspannung und das zweite Feedback-Signal repräsentiert den Ausgangsspannungsgradienten. Des Weiteren umfasst der Low-Drop-Spannungsregler einen Fehlerverstärker, dem die Referenzspannung und das erste Feedback-Signal, welches die Ausgangsspannung repräsentiert, zugeführt sind. Der Fehlerverstärker ist dazu ausgebildet, das Treibersignal zu erzeugen, welches von der Referenzspannung und dem ersten Feedback-Signal abhängt. Der Fehlerverstärker umfasst eine Ausgangsstufe, welche mit einem Biasstrom belastet ist, der von dem zweiten Rückkoppelsignal abhängt.

Description

Die vorliegende Erfindung betrifft allgemein das Gebiet der Gleichspannungs-Linearregler, insbesondere Low-Drop-Regler (auch: LDO regulators, low drop-out voltage regulators, Spannungsregler mit niedrigem Spannungsabfall entlang des Laststrompfads) mit einem niedrigen Ruhestrom und einem kleinen Versorgungsspannungsdurchgriff (bzw. einer hohen „Power-Supply-Rejection-Ratio“, PSRR).
Die Nachfrage nach Low-Drop-Out-(LDO-)Reglern steigt wegen der steigenden Nachrage nach portablen Elektronikgeräten wie z. B: Mobilfunktelefonen, Laptops etc. LDO-Regler werden zusammen mit DC/DC-Wandlern verwendet sowie auch als eigenständige Bauelemente. Die Notwendigkeit niedriger Versorgungsspannungen ist portablen Geräten niedriger Leistung immanent und auch ein Ergebnis niedriger Durchbruchspannungen aufgrund einer Reduktion der Strukturgrößen bei den verwendeten Halbleiterbauelementen. Ein niedriger Ruhestrom ist bei batteriebetriebenen Systemen ein wichtiger Performance-Parameter weil er – zumindest teilweise – die Batterielebensdauer bestimmt. In modernen Power-Management-Einheiten werden LDO-Regler typischerweise mit Schaltwandlern kaskadiert, um Rauschen und Welligkeit aufgrund des Schaltbetriebs zu unterdrücken und einen Ausgang mit niedrigem Rauschen zu gewährleisten. Ein wichtiger Parameter, der für die Performance eines LDO-Reglers relevant ist, ist daher der Versorgungsspannungsdurchgriff bzw. das sogenannte Power-Supply-Rejection-Ratio (PSRR). Je niedriger der Versorgungsspannungsdurchgriff bzw. je höher das PSRR eines LDO-Reglers ist, desto geringer ist die Welligkeit an seinem Ausgang bei einer gegebenen Welligkeit an seinem Eingang, die (beispielsweise) von einem Schaltwandler verursacht wird. Weitere wichtige Parameter sind der Ruhestrom, welcher für einen guten Wirkungsgrad gering sein sollte, sowie die Sprungantwort, welche schnell sein sollte, um Ausgangsspannungssprünge aufgrund Variationen des Laststroms ausreichend zu unterdrücken.
Beim Versuch diese drei Parameter zu optimieren, ist man mit einem Zielkonflikt konfrontiert. Beispielsweise haben Regler mit einer schnellen Sprungantwort üblicherweise einen höheren Ruhestrom als langsame Regler. Die der Erfindung zugrundeliegende Aufgabe besteht folglich darin, einen Low-Drop-Regler zu schaffen, der in Bezug auf den geschilderten Zielkonflikt verbessert ist.
Die oben genannte Aufgabe wird durch einen Low-Drop-Spannungsregler gemäß Anspruch 1 gelöst. Unterschiedliche Ausführungsformen und Weiterentwicklungen der Erfindung sind Gegenstand der abhängigen Ansprüche. Es wird ein Low-Drop-Spannungsregler beschrieben. Gemäß einem Beispiel der vorliegenden Erfindung umfasst der Low-Drop-Spannungsregler einen Leistungstransistor, dem eine Eingangsspannung zugeführt ist und der eine geregelte Ausgangsspannung an einem Ausgangsspannungsknoten bereitstellt. Der Leistungstransistor hat eine Steuerelektrode, der ein Treibersignal zugeführt ist. Der Low-Drop-Spannungsregler umfasst weiter eine Referenzschaltung zum Erzeugen einer Referenzspannung sowie ein Rückkoppelnetzwerk, welches mit dem Leistungstransistor gekoppelt ist und welches dazu ausgebildet ist, ein erstes und ein zweites Feedback-Signal bereitzustellen. Das erste Feedback-Signal repräsentiert die Ausgangsspannung und das zweite Feedback-Signal repräsentiert den Ausgangsspannungsgradienten. Des Weiteren umfasst der Low-Drop-Spannungsregler einen Fehlerverstärker, dem die Referenzspannung und das erste Feedback-Signal, welches die Ausgangsspannung repräsentiert, zugeführt sind. Der Fehlerverstärker ist dazu ausgebildet, das Treibersignal zu erzeugen, welches von der Referenzspannung und dem ersten Feedback-Signal abhängt. Der Fehlerverstärker umfasst eine Ausgangsstufe, welche mit einem Biasstrom belastet ist, der von dem zweiten Rückkoppelsignal abhängt.
Des Weiteren kann das Rückkoppelnetzwerk dazu ausgebildet sein, ein drittes Feedback-Signal bereitzustellen, welches den Ausgangstrom des Leistungstransistors repräsentiert. In diesem Fall umfasst der Fehlerverstärker eine Ausgangsstufe, welche mit einem Biasstrom vorgespannt ist, die von dem zweiten und dem dritten Feedback-Signal abhängt.
Die Erfindung wird nun unter Bezugnahme auf die folgenden Abbildungen und die dazugehörige Beschreibung näher erläutert. Die in den Figuren dargstellten Komponenten sind nicht notwendigerweise maßstabsgetreu und als Einschränkung zu verstehen, vielmehr wird Wert darauf gelegt, dass der Erfindung zugrundeliegende Prinzip zu illustrieren. Die in den Figuren dargestellten Bezugszeichen bezeichnen jeweils korrespondierende Teile. In den Abbildungen zeigt
1 eine Schaltung, welche eine typische Low-Drop-Reglertopologie aufweist;
2 eine Schaltung mit einer alternativen Low-Drop-Reglertopologie;
3 eine Schaltung mit einer verbesserten Low-Drop-Reglertopologie und mit reduziertem Biasstrom; und
4 eine vereinfachte und verallgemeinerte Version des Beispiels aus 3.
Wie oben erwähnt ist es in vielen Anwendungen notwendig, Low-Drop(LDO)-Regler zu verwenden, wie z. B. Anwendungen im Automobilbereich, portable Anwendungen sowie Anwendungen im industriellen oder im medizinischen Bereich. Insbesondere die Automobilindustrie verlangt nach Low-Drop-Reglern zur Versorgung digitaler Schaltungen, insbesondere im Hinblick auf Kaltstart-Bedingungen, bei denen die Batteriespannung unter 6 V sein kann. Die steigende Nachfrage ist jedoch insbesondere augenscheinlich in mobilen, batteriebetriebenen Produkten wie z. B. Mobiltelefonen, Digitalkameras, Laptops und ähnliches. Beispielsweise werden in einem Mobiltelefon Schaltwandler benutzt um die Spannung hochzusetzen und nachgeschaltete Low-Drop-Regler, um Rauschen zu unterdrücken, welches durch die Schaltwandler aufgrund deren Schaltbetrieb unvermeidbar erzeugt wird. Low-Drop-Regler können mit vergleichsweise niedrigen Eingangsspannungen betrieben werden und die Leistungsaufnahme ist entsprechend gering. Ein geringer Spannungsanfall und geringe Ruheströme sind wichtige Charakteristika derartiger Schaltungen, wenn eine lange Batterielebensdauer angestrebt wird. Die Notwendigkeit eines Betriebs bei niedrigen Eingangsspannungen ist auch eine Konsequenz der Herstellungstechnologie. Mit steigender Dichte der Komponenten pro Flächeneinheit sinkt auch die Stärke der Isolation, was geringere Durchbruchsspannungen zur Folge hat. Folglich verlangen geringe Leistung und eine feinere Lithografie nach Spannungsreglern, die mit geringen Spannungen arbeiten, um präzise Ausgangsspannungen zu erzeugen und welche einen geringen Ruhestrom aufweisen. Der Spannungsabfall (entlang des Laststrompfads im Spannungsregler) muss auch deswegen minimiert werden, um den Dynamikbereich für eine gegebene Versorgungsspannung zu maximieren. Der Grund hierfür ist, dass das Signal-Rausch-Verhältnis (Sinal-to-Noise-Ratio, SNR) typischerweise sinkt bei sinkenden Versorgungsspannungen, während das Rauschen konstant bleibt.
Der Stromwirkungsgrad (current efficienty, Stromeffizienz) η_CURRENT ist ein wichtiger charakteristischer Parameter batteriebetriebener Geräte. Sie wird definiert als das Verhältnis des Laststroms i_LOAD zu der gesamten Batteriestromaufnahme i_LOAD + i_Q, welche den Laststrom i_LOAD und den Ruhestrom i_Q des Spannungsreglers umfasst. Der Stromwirkungsgrad wird üblicherweise als Prozentsatz ausgedrückt: η_CURRENT = i_LOAD/(i_LOAD + i_Q). (1)
Die Stromeffizienz bestimmt wie sehr die Lebensdauer der Batterie beeinträchtigt wird durch die pure Existenz des Stromreglers. Die Batterielebensdauer ist beschränkt durch die gesamte elektrische Ladung, die in der Batterie gespeichert ist (auch als "Batteriekapazität" bezeichnet und üblicherweise in Amperestunden gemessen). Während Betriebsbedingungen, bei denen der Laststrom wesentlich höher ist als der hohe Ruhestrom, wird die Batterielebensdauer im Wesentlichen durch den Laststrom bestimmt, da die Auswirkung des Ruhestroms auf die gesamte Stromaufnahme vernachlässigbar ist. Jedoch ist der Effekt des Ruhestroms auf die Batterielebensdauer hoch relevant, während Betriebsbedingungen, in denen geringe Lastströme auftreten und die Stromeffizient folglich gering ist. In vielen Anwendungen wird üblicherweise ein hoher Laststrom nur während verhältnismäßig kurzen Zeitintervallen benötigt, wohingegen das Gegenteil der Fall ist für niedrige Lastströme, welche konstant benötigt werden, während des Standby-Betriebs und während Idle-Zeiten einer elektronischen Schaltung. Im Ergebnis spielt die Stromeffizienz eine Schlüsselrolle beim Design batteriebetriebener Spannungsversorgungen.
Zwei Schlüsselparameter, welche in erster Linie die Stromeffizienz eines Low-Drop-Reglers begrenzen sind der maximale Laststrom i_MAX und Anforderungen bezüglich transienter Ausgangsspannungsschwankungen, d. h. bezüglich der Sprungantwort des Spannungsreglers. Typischerweise ist ein höherer Ruhestrom notwendig für eine verbesserte Performance im Hinblick auf diese beiden Parameter.
1 zeigt die allgemeinen Komponenten eines typischen Low-Drop-Regler LDO, nämlich einen Fehlerverstärker EA, ein Durchlass-Bauelement M₀ (pass device), eine Referenzschaltung (nicht dargestellt), welche die Referenzspannung V_REF bereitstellt, ein Rückkoppelnetzwerk (feedback network), welches im vorliegenden Beispiel die Widerstände R₁ und R₂ umfasst, die wiederum einen Spannungsteiler bilden. In dem vorliegenden Beispiel ist das Durchlassbauelement ein Leistungstransistor (p-Kanal-MOS-Transistor) mit einer (parasitären) Gate-Kapazität, die in 1 mit C_PAR bezeichnet ist. Der Transistor M₀ ist zwischen einen Eingangsschaltungsknoten, der mit einer (beispielsweise ungeregelten) Eingangsspannung V_IN versorgt ist, und einen Ausgangsschaltungsknoten geschaltet, der eine geregelte Ausgangsspannung V_OUT bereitstellt. Eine Last kann zwischen dem Ausgangsschaltungsknoten und ein Referenzpotential, z. B. Massepotential, geschaltet sein. Im vorliegenden Beispiel wird die Last allgemein durch die Impedanz Z_LOAD repräsentiert. Das Rückkoppelnetzwerk (R₁, R₂) ist ebenso mit dem Ausgangsschaltungsknoten verbunden, um ein Signal, welches die Ausgangsspannung V_OUT repräsentiert, an den Fehlerverstärker zurückzukoppeln. In dem vorliegenden Beispiel ist der Spannungsteiler R₁, R₂ zwischen den Ausgangsschaltungsknoten und das Referenzpotential (Masse) geschaltet. Eine Feedback-Spannung V_FB = R₁/(R₁ + R₂), die einen Bruchteil der Ausgangsspannung V_OUT darstellt, wird an dem Mittelabgriff des Spannungsteilers abgegriffen und dem Fehlerverstärker EA zugeführt, wodurch die Regelschleife geschlossen wird. Der Fehlerverstärker ist dazu ausgebildet, für den Transistor ein Steuersignal V_G bereitzustellen, wobei das Steuersignal V_G eine Funktion des Feedback-Signals V_FB ist und der Referenzspannung V_REF ist. Im vorliegenden Beispiel verstärkt der Fehlerverstärker die Differenz V_FB-V_REF.
In einem eingeschwungenen Zustand steuert der Fehlerverstärker den MOS-Transistor M₀ derart an, dass die Feedback-Spannung V_FB gleich der Referenzspannung V_REF ist und folglich die folgende Gleichung erfüllt ist: V_OUT = (R₁ + R₂)·V_FB/R₁ = (R₁ + R₂)·V_REF/R₁. (2)
Wenn die Ausgangsspannung zu hoch ist (V_FB < V_REF) wird der Pegel des Ausgangssignals des Fehlerverstärkers erhöht, wodurch der p-Kanal-MOS-Transistor so angesteuert wird, dass sein Einschaltwiderstand steigt, wodurch wiederum die Ausgangspannung reduziert wird. Wenn die Ausgangsspannung zu gering ist (V_FB < V_REF), dann wirkt der Regelkreis umgekehrt und die Ausgangsspannung V_OUT nähert sich dem erwünschten Pegel (R₁ + R₂)·V_REF/R₁ an.
Es sei angemerkt, dass der Leistungs-MOS-Transistor M₀ eine (parasitäre, jedoch nicht zu vernachlässigende) kapazitive Last für den Fehlerverstärker EA darstellt. Die zugehörige Kapazität ist in 1 als (parasitärer) Kondensator C_PAR dargestellt. Der Bereich möglicher Ausgangsströme i_LOAD und Eingangsspannungen V_IN hat direkten Einfluss auf die benötigten Charakteristika des MOS-Transistors M₀ des Low-Drop-Reglers LDO. Insbesondere die Größe des MOS-Transistors definiert die Anforderungen an den Fehlerverstärker bezüglich dessen Ausgangsstroms. Mit der Höhe des spezifizierten maximalen Laststroms steigt auch notwendigerweise die Größe des MOS-Transistors M₀. Folglich steigt auch die Lastkapazität C_PAR des Verstärkers (siehe 1). Dies beeinflusst die Bandbreite der Schaltung, indem aufgrund der parasitären Kapazität C_PAR, die am Ausgangs des Fehlerverstärkers EA anliegt, der Betrag des zugehörigen Pols reduziert wird. Folglich verschlechtert sich der Phasenabstand und die Stabilität kann beeinträchtigt sein, wenn die Ausgangsimpedanz des Fehlerverstärkers nicht entsprechend reduziert wird. Als Folge wird ein höherer Strom in der Ausgangsstufe des Fehlerverstärkers EA benötigt. Geringe Eingangsspannungen V_IN haben den gleichen negativen Effekt auf den Frequenzgang und den Ruhestrom wie eben in Bezug auf den Laststrom i_LOAD beschrieben. Der Grund hierfür liegt darin, dass der Spannungshub am Gate mit sinkenden Eingangsspannungen ebenfalls sinkt, was einen größeren MOS-Transistor notwendig macht, um entsprechend hohe Ausgangsströme erreichen zu können.
Weitere Einschränkungen in Bezug auf den Ruhestrom ergeben sich aufgrund der Anforderungen an den Regler in Bezug auf transiente Vorgänge, nämlich die maximal zulässige Variation der Ausgangsspannung als Reaktion auf einen maximal möglichen Laststromsprung. Die Ausgangsspannungsvariation wird bestimmt durch die Antwortzeit (response time) der Schaltung mit geschlossenem Regelkreis, den spezifizierten Laststrom und die Ausgangskapazität (implizit in 1, weil in der Lastimpedanz Z_LOAD enthalten). Die Worst-Case-Antwortzeit korrespondiert mit der maximalen Ausgangspannungsvariation.
Diese Antwortzeit wird durch die Bandbreite des Systems mit geschlossenem Regelkreis sowie durch die Slew-Rate des Ausgangsstroms des Fehlerverstärkers EA bestimmt. Anforderungen in Bezug auf diese beiden Faktoren (Bandbreite des geschlossenen Regelkreises sowie die Slew-Rate) sind schwieriger zu erfüllen, wenn die Größe der parasitären Kapazität C_PAR am Ausgang des Fehlerverstärkers EA steigt, was eine Konsequenz eines niedrigen spezifizierten Spannungsabfalls und/oder eines hohen spezifizierten Laststroms ist. Folglich wird der Ruhestrom der Verstärkerstufe (gain stage, Eingangsstufe) des Verstärkers definiert durch eine minimale Bandbreite, während der Ruhestrom der Puffer-Stufe (buffer stage, Ausgangsstufe) des Verstärkers definiert wird durch die minimal benötigte Slew-Rate, um den parasitären Kondensator C_PAR zu laden und zu entladen. Als allgemeines Ergebnis kann festgehalten werden, dass ein hoher maximaler Laststrom, ein geringer Spannungsabfall und eine geringe Ausgangspannungsvariation jeweils einen entsprechend hohen Ruhestrom und eine geringe Stromeffizienz des Low-Drop-Reglers zur Folge haben.
Eine verbesserte Schaltung (dargestellt in 2) wurde in der Publikation G.A. Rincon-Mora, P.E. Allen, "A Low-Voltage, Low Quiescent Current, Low Drop-Out Regulator", in: IEEE Journal of Solid-State Vircuits, Vol. 33, No. 1, 1998 beschrieben. Die Schaltung aus 2 entspricht im Wesentlichen der Schaltung aus 1. Jedoch ist die Implementierung des Fehlerverstärkers EA anders. Diese umfasst eine Verstärkerstufe (gain stage) sowie eine Pufferstufe (buffer stage), sowie ein Rückkoppelnetzwerk (feedback network). Insbesondere die Pufferstufe ist im Vergleich zu dem grundlegenden Beispiel aus 1, in dem ein Standardverstärker EA verwendet wird, verbessert. Die grundlegende Idee hinter der Funktion der Pufferstufe des Fehlerverstärkers EA aus 2 besteht darin, den Ausgangstrom i_LOAD des Reglers (unter Verwendung eines Sense-Transistors M₃) zu messen und einen Bruchteil 1/k des Ausgangsstroms an den Slew-Rate-begrenzten Schaltungsknoten am Gate des Leistungs-MOS-Transistors M₀ zurückzuführen. Wie oben erwähnt ist die begrenzte Slew-Rate eine Folge der parasitären Kapazität C_PAR, welche jeden Leistungs-MOS-Transistor inhärent ist. Der Sense-Transistor M₃ hat mit dem Leistungstransistor M₀ eine gemeinsamen Source- und einen gemeinsamen Gateanschluss und weist daher einen definierten Bruchteil (Strom i_BOOST = i₀/k) des Strom i₀ (i_LOAD ≈ i₀) auf, der durch den Leistungs-MOS-Transistor M₀ fließt. Der Leistungstransistor M₀ und der Sense-Transistor M₃ sind üblicherweise in dem gleichen Transistorzellenfeld integriert, wobei der Leistungstransistor um den Faktor k mehr parallel geschaltete Transistorzellen aufweist als der Sense-Transistor. Derartige MOS-Transistoranordnungen, welche Sense-Transistorzellen umfassen, sind an sich bekannt und werden daher hier nicht weiter erläutert. Wie erwähnt ist der Sense-Strom (in 2 mit i_BOOST bezeichnet) ein Bruchteil 1/k des Ausgangsstroms i₀, der durch den Source-Drain-Strompfad des Leistungs-MOS-Transistors M₀ fließt. Der Sense-Strom (im vorliegenden Beispiel auch als Boost-Strom bezeichnet) i_BOOST fließt zu dem Referenzpotential (Massepotential) über einen Stromspiegel ab. Dieser wird aus den Transistoren M₄ (Eingangstransistor des Stromspiegels) und M₂ (Ausgangstransistor des Stromspiegels) gebildet, welche im vorliegenden Beispiel als n-Kanal-MOS-Transistoren ausgebildet sind. Eine Bias-Stromquelle (Bias-Strom i_BIAS1) ist ebenso mit dem Eingangstransistor M₄ des Stromspiegels verbunden, so dass der Spiegelstrom i₂ die Summe des Bias-Stroms i_BIAS1 und des Boost-Stroms i_BOOST darstellt, d. h. i₂ = i_BIAS1 + i₀/k. Der Spiegelstrom i₂ wird durch den NPN-Bipolartransistor M₁ (BJT) zur Verfügung gestellt, dessen Laststrompfad (Kollektor-Emitter-Strompfad) zwischen den Schaltungsknoten, der mit der Eingangsspannung V_IN versorgt wird, und dem Ausgangstransistor M₂ des Stromspiegels geschaltet ist. Die Basis des Bipolartransistors M₁ wird von der Verstärkerstufe (gain stage) G des Fehlerverstärkers angesteuert. Der Bipolartransistor M₁ arbeitet als einfacher Emitterfolger, d. h. das Emitterpotential des Transistors M₁ folgt dem Potential am Ausgangs der Verstärkerstufe (d.h. dem Basispotential des Bipolartransistors M₁). Des Weiteren ist der Emitter mit dem Gate des Leistungs-MOS-Transistors M₀ gekoppelt und folglich entspricht das Emitterpotential des Transistors M₁ der Gatespannung des Leistungs-MOS-Transistors M₀.
Der Ruhestrom, der durch den Kollektor-Emitterstrompfad des Bipolartransistors M₁ fließt, entspricht dem Spiegelstrom i₂(t) = i_BIAS1 + i₀(t)/k. (3)
Während Betriebsbedingungen mit einem niedrigem Laststrom i_LOAD (der im Wesentlichen gleich groß ist wie der Strom i₀, da der Strom durch den Spannungsteiler R₁, R₂ üblicherweise vernachlässigbar ist) ist der Strom i_BOOST = i/k, der an den Emitterfolger (über den Stromspiegel) zurückgekoppelt wird vernachlässigbar. Folglich ist der Strom durch den Emitterfolger im Wesentlichen i_BIAS1 (der verhältnismäßig klein eingestellt werden kann), wenn der Laststrom i_LOAD gering ist. Während Betriebsbedingungen mit einem hohen Laststrom i_LOAD, wird der Strom durch den Emitterfolger M₁ um den Strom i_BOOST erhöht, welcher in diesem Fall nicht mehr vernachlässigbar ist. Der resultierende Anstieg im Ruhestrom hat keine signifikante Auswirkung auf die Stromeffizienz, weil der Laststrom i_LOAD (bzw. i₀) zu diesem Zeitpunkt dem Betrag nach wesentlich höher ist. Der Schaltung hilft jedoch der Anstieg des Stroms i₂ in der Pufferstufe des Fehlerverstärkers (d. h. im Emitterfolger M₁) durch das Verschieben des parasitären Pols, welcher durch den parasitären Kondensator C_PAR bewirkt wird, hin zu höheren Frequenzen und durch das Erhöhen des verfügbaren Stroms zur Steigerung des Slew-Rate. Folglich kann der Bias-Strom (d. h. der Strom i_BIAS1) für den Fall eines sehr niedrigen Laststroms i_LOAD durch entsprechendes Schaltungsdesign auf einen minimalen Stromwert eingestellt werden, wodurch die Stromeffizienz maximiert und folglich die Batterielebensdauer verlängert wird.
Zum Regeln der Ausgangsspannung des Low-Drop-Reglers wird das Gatepotential des Leistungs-MOS-Transistors M₀ durch die Verstärkerstufe G und den Emitterfolger (Transistor M₁) angepasst. Das Anpassen des Gate-Potentials des Leistungstransistors M₀ erfordert jedoch einen hohen Strom, um die parasitäre Kapazität C_PAR zu laden und zu entladen. Der gesamte zusätzliche Bias-Strom i₀/k, der durch den Stromspiegel M₂, M₄ zur Verfügung gestellt wird, ist jedoch erst nach einem Ausgangsstromsprung verfügbar, was zu einer Verzögerung führt. Während eines Ausgangsstromsprungs (d. h. während der Ausgangsstrom steigt oder fällt) kann der Regelkreis nicht auf die Veränderung des Ausgangsstroms reagieren (was wiederum notwendigerweise die Ausgangsspannung V_OUT beeinflusst), was eine suboptimale Sprungantwort zur Folge hat. Um die Sprungantwort zu verbessern und den Ruhestrom der Reglerschaltung weiter zu reduzieren, wird die Schaltung gemäß 2 weiter optimiert wie in dem Beispiel in 3 gezeigt.
Im Vergleich mit dem Beispiel aus 2 umfasst das Ausführungsbeispiel gemäß 3 eine weitere Rückkoppelschleife (feedback loop), welche durch den Kondensator C_f und den Widerstand R_f gebildet wird. Die übrige Schaltung ist im Wesentlichen die Gleiche wie die in 2 gezeigte. Die zusätzliche Rückkoppelschleife hat Auswirkung auf das Betriebsverhalten des Stromspiegels. Während der Stromspiegel, der in dem Beispiel aus 2 verwendet wird, einen Ausgangsstrom i₂(t) gemäß Gleichung 3 bereitstellt, erzeugt der modifizierende Stromspiegel einen Ausgangsstrom, welcher der folgenden Gleichung genügt: i₂(t) = i_BIAS2 + i₀(t)/k – g_mM2·R_f·C_f·∂V_OUT/∂t. (4).
Der Parameter g_mM2 bezeichnet die Transkonduktanz des Ausgangstransistors M₂ des Stromspiegels. Wie in Gleichung 4 und 3 zu sehen ist, wird nicht nur die Ausgangsspannung V_OUT zu der Verstärkerstufe G des Fehlerverstärkers zurückgeführt. Auch die Ableitung ∂V_OUT/∂t der Ausgangsspannung wird an die Pufferstufe des Fehlerverstärkers zurückgeführt. Diese zusätzliche Rückkoppelschleife (feedback loop) erhöht den Bias-Strom in der Pufferstufe (Emitterfolger M₁) abhängig von einem negativen Ausgangsspannungsgradienten ∂V_OUT/∂t. Folglich kann der Bias-Strom i_BIAS2 sogar noch geringer gewählt werden wie der Bias-Strom i_BIAS1 im Beispiel gemäß 2, da der benötigte Bias-Strom zu Laden bzw. Entladen der parasitären Kapazität C_PAR mit Hilfe der zusätzlichen Rückkoppelschleife (∂V_OUT/∂t) angepasst wird. Des Weiteren ermöglicht die Rückkopplung des Gradienten ∂V_OUT/∂t eine verbesserte (schnellere) Sprungantwort und folglich eine geringere (Rest-)Welligkeit der Ausgangsspannung.
In dem Beispiel gemäß 3 kann ein weiterer Widerstand R₃ in Serie zu dem Sense-Transistor M₃ und dem Eingangstransistor M₄ des Stromspiegels (gebildet durch die Transistoren M₄ und M₂) geschaltet sein. Dieser optionale Widerstand verschlechtert die Proportionalität zwischen dem Laststrom i₀ und dem Sense-Strom i_BOOST, welcher gleich i₀/k sein würde (wie oben in Bezug auf 2 erläutert), wenn der Widerstand R₃ Null wäre. Unter Berücksichtigung eines nicht vernachlässigbaren Widerstands des Widerstands R_3, ist der tatsächliche Sense-Strom i_BOOST geringer als i₀/k bei hohen Lastströmen i₀ im Vergleich zu dem Fall, in dem der Widerstand R₃ Null ist. Jedoch wird eine exakte Proportionalität in dem vorliegenden Beispiel nicht benötigt. Ein signifikanter Widerstand in dem Eingangsstrompfad des Stromspiegels kann jedoch sicherstellen, dass die Verstärkung der geschlossenen Regelschleife (closed loop gain) im Rückkoppelzweig, welcher das Laststrom-Feedback-Signal bereitstellt, geringer als 1 ist, um so die Stabilität der Schaltung sicherzustellen. Allgemein kann der Widerstand R₃ helfen, die Stabilität der Schaltung zu verbessern.
Im Folgenden werden einige allgemeine Aspekte der Schaltung aus 3 zusammengefasst. Eine verallgemeinerte Version der Schaltung aus 3 ist in 4 dargestellt. Der in 3 dargestellte Spannungsregler LDO umfasst einen Leistungstransistor M₀, dem eine Eingangsspannung V_IN zugeführt ist und welcher eine geregelte Ausgangsspannung V_OUT an einem Ausgangsspannungsknoten zur Verfügung stellt. Der Leistungstransistor hat eine Steuerelektrode (im vorliegenden Beispiel die Gateelektrode eines Leistungs-MOS-Transistors), der ein Treibersignal zugeführt ist, im vorliegenden Beispiel die Gatespannung V_G. Der Spannungsregler LDO umfasst des Weiteren eine Referenzschaltung (nicht dargestellt) zur Erzeugung einer Referenzspannung V_REF. Es sind viele geeignete Referenzschaltungen bekannt und werden daher an dieser Stelle nicht näher erläutert. Beispielsweise kann eine Band-Gap-Referenzschaltung verwendet werden, um eine temperaturstabile Referenzspannung V_REF zu erzeugen. Ein Rückkoppelnetzwerk (feedback network) ist mit dem Leistungstransistor M₀ verbunden. Das Rückkoppelnetzwerk wird dazu verwendet, zumindest zwei Feedback-Schleifen bereitzustellen. Zu diesem Zweck ist das Rückkoppelnetzwerk dazu ausgebildet, ein erstes und ein zweites und – optional – ein drittes Feedback-Signal bereitzustellen. Das erste Feedback-Signal V_FB repräsentiert die Ausgangsspannung V_OUT, das zweite Feedback-Signal i_C repräsentiert den Ausgangspannungsgradienten ∂V_OUT/∂t, und das dritte Feedback-Signal i₀/k repräsentiert den Ausgangsstrom i_LOAD. Die Referenzspannung V_REF und das erste Feedback-Signal V_FB, welche die Ausgangsspannung V_OUT repräsentieren, werden der Eingangsstufe (Verstärkerstufe G) des Fehlerverstärkers EA zugeführt. Der Fehlerverstärker EA ist dazu ausgebildet, das Treibersignal V_G zu erzeugen, welches von der Referenzspannung V_REF und dem ersten Feedback-Signal V_FB abhängt. Eine Ausgangsstufe (Pufferstufe) des Fehlerverstärkers EA (der Emitterfolger M₁ in Folge im Beispiel) ist mit einem Bias-Strom i₂ belastet (der Arbeitspunkt des Transistors wird durch den Strom i₂ bestimmt). Dieser Bias-Strom hängt von dem zweiten Feedback-Signal i_C und gegebenenfalls auch von dem dritten Feedback-Signal i₀/k ab. Des Weiteren kann das Rückkoppelnetzwerk dazu ausgebildet sein, ein drittes Feedback-Signal bereitzustellen, welches einen Ausgangsstrom i_LOAD des Leistungstransistors M₀ repräsentiert. In diesem Fall umfasst der Fehlerverstärker EA eine Ausgangsstufe (Pufferstufe), welche mit einem Bias-Strom i₂ belastet ist, der von dem zweiten und von dem dritten Feedback-Signal abhängt.
Die allgemeine Beschreibung des in 3 dargestellten Beispiels passt auch auf das vereinfachte und verallgemeinerte Beispiel aus 4. Der Ausgangstransistor M₂ des modifizierten Stromspiegels in 3 wird in 4 durch die steuerbare Stromquelle repräsentiert, welche den Bias-Strom des Emitterfolgers M₁ steuert, wobei der Emitterfolger M₁ die Ausgangsstufe des Fehlerverstärkers EA bildet. Gemäß Gleichung 4 wird der Bias-Strom abhängig von dem Laststrom i_LOAD (repräsentiert durch den Sensestrom i₀/k, der als drittes Feedback-Signal angesehen werden kann) und dem Ausgangsspannungsgradienten ∂V_OUT/∂t, welcher als zweites Feedback-Signal angesehen werden kann, eingestellt.
Auch wenn nur einige Beispiele der vorliegenden Erfindung beschrieben wurden, wird es für einen Fachmann selbstverständlich sein, dass unterschiedliche Veränderungen und Modifikationen an diesen vorgenommen werden können, ohne von dem Geist der vorliegenden Erfindung abzuweichen und den Schutzbereich zu verlassen. Es ist für einen Fachmann offensichtlich, dass Schaltungskomponenten, durch andere Komponenten ersetzt werden können, welche dieselbe Funktion erfüllen. Spezielle Merkmale, die in Bezug auf eine bestimmte Abbildung beschrieben wurden, können auch mit Merkmalen kombiniert werden, welche in anderen Abbildungen beschrieben wurden, auch wenn dies nicht explizit erwähnt ist. Des Weiteren können verschiedenste Funktionen der erfindungsgemäßen Schaltungen auch vollständig in Software oder durch hybride Implementierungen verwirklicht werden, welche eine Kombination von Hardware und Software verwenden, um das gleiche Ergebnis zu erzielen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

G.A. Rincon-Mora, P.E. Allen, "A Low-Voltage, Low Quiescent Current, Low Drop-Out Regulator", in: IEEE Journal of Solid-State Vircuits, Vol. 33, No. 1, 1998 [0021]

Claims

Ein Low-Drop-Spannungsregler, der Folgendes aufweist: einen Leistungstransistor (M₀), dem eine Eingangsspannung (V_IN) zugeführt ist und der dazu ausgebildet ist, eine geregelte Ausgangsspannung (V_OUT) an einem Ausgangsspannungsknoten bereitzustellen, wobei der Leistungstransistor (M₀) eine Steuerelektrode umfasst, der ein Treibersignal (V_G) zugeführt ist; eine Referenzschaltung, die dazu ausgebildet ist, eine Referenzspannung (V_REF) zu erzeugen; ein Rückkoppelnetzwerk, das mit dem Leistungstransistor (M₀) verbunden ist und dazu ausgebildet ist, ein erstes und ein zweites Feedback-Signal bereitzustellen, wobei das erste Feedback-Signal die Ausgangsspannung (V_OUT) repräsentiert und das zweite Feedback-Signal einen Ausgangsspannungsgradienten (∂V_OUT/∂t); und einen Fehlerverstärker (EA), dem die Referenzspannung (V_REF) und das erste Feedback-Signal (V_FB), welches die Ausgangsspannung (V_OUT) repräsentiert, zugeführt ist, wobei der Fehlerverstärker dazu ausgebildet ist, das Treibersignal (V_G) abhängig von der Referenzspannung (V_REF) und dem ersten Feedback-Signal (V_FB) zu erzeugen und wobei der Fehlerverstärker eine Ausgangstufe umfasst, welche mit einem Bias-Strom belastet ist, der von dem zweiten Feedback-Signal abhängt.
Der Low-Drop-Regler gemäß Anspruch 1, wobei das Rückkoppelnetzwerk weiter dazu ausgebildet ist, ein drittes Feedback-Signal (i₀/k) bereitzustellen, welches einen Ausgangsstrom (i_LOAD) des Leistungstransistors (M₀) repräsentiert, und wobei die Ausgangsstufe des Fehlerverstärkers (EA) mit einem Bias-Strom (i₂) belastet ist, welcher von dem zweiten und dem dritten Feedback-Signal abhängt.
Der Low-Drop-Spannungsregler gemäß Anspruch 1, wobei der Fehlerverstärker eine Verstärkerstufe (G) und eine Ausgangstufe umfasst, wobei die Verstärkerstufe (G) dazu ausgebildet ist, die Differenz zwischen der Referenzspannung (V_REF) und dem ersten Feedback-Signal (V_FB) zu verstärken, wodurch ein verstärktes Signal erzeugt wird, welches der Ausgangsstufe zugeführt ist, welche wiederum das Treibersignal (V_G) nach Maßgabe des verstärkten Signals erzeugt.
Der Low-Drop-Spannungsregler gemäß Anspruch 3, wobei die Ausgangsstufe zumindest einen Transistor (M₁) aufweist, der mit dem Bias-Strom (i₂) belastet ist.
Der Low-Drop-Spannungsregler gemäß Anspruch 3, wobei die Ausgangsstufe einen weiteren Transistor (M₁) umfasst, welcher mit der Verstärkerstufe (G) gekoppelt und als Emitter- oder Source-Folger ausgebildet ist, der das Treibersignal zur Verfügung stellt, wobei der weitere Transistor (M₁) mit dem Bias-Strom (i₂) belastet ist.
Der Low-Drop-Spannungsregler gemäß einem der Ansprüche 1 bis 5, wobei der Bias-Strom (i₂) unter Verwendung einer steuerbaren Stromquelle eingestellt wird, welche mit der Ausgangsstufe des Fehlerverstärkers (EA) verbunden ist.
Der Low-Drop-spannungsregler gemäß Anspruch 6, wobei die steuerbare Stromquelle einen Stromspiegel umfasst, welcher – als Spiegelstrom – einen Ausgangsstrom (i₂) bereitstellt, welcher von einem Eingangsstrom abhängt und als Bias-Strom der Ausgangsstufe des Fehlerverstärkers (EA) zugeführt wird.
Der Low-Drop-Regler gemäß Anspruch 6, wobei das zweite Feedback-Signal der steuerbaren Stromquelle zugeführt ist und wobei die steuerbare Stromquelle dazu ausgebildet ist, den Bias-Strom (i₂) abhängig von dem zweiten Feedback-Signal einzustellen.
Der Low-Drop-Spannungsregler gemäß Anspruch 2, wobei der Bias-Strom (i₂) unter Verwendung einer steuerbaren Stromquelle eingestellt wird, welche mit der Ausgangsstufe des Fehlerverstärkers (EA) gekoppelt ist, wobei das zweite und das dritte Feedback-Signal der steuerbaren Stromquelle zugeführt sind und wobei die steuerbare Stromquelle dazu ausgebildet ist, den Bias-Strom (i₂) abhängig von dem zweiten und dem dritten Feedback-Signal einzustellen.
Der Low-Drop-Spannungsregler gemäß Anspruch 9, wobei das dritte Feedback-Signal mit Hilfe eines Sense-Transistors (M₃), der mit dem Leistungstransistor (M₀) verbunden ist, erzeugt wird.
Der Low-Drop-Spannungsregler gemäß einem der Ansprüche 1 bis 10, wobei der Bias-Strom (i₂) mit Hilfe eines Stromspiegels (M₄, M₂) eingestellt wird, wobei dem Stromspiegel als Eingangsstrom ein Referenzstrom (i_BOOST + i_BIAS2) zugeführt ist und wobei der Stromspiegel als Ausgangstrom den Bias-Strom (i₂) bereitstellt, welcher von dem Referenzstrom (i_BOOST + i_BIAS2) abhängt.
Der Low-Drop-spannungsregler gemäß Anspruch 11, wobei der Stromspiegel mit dem Ausgangsspannungsknoten über einen Kondensator (C_f) gekoppelt ist.
Der Low-Drop-Spannungsregler gemäß Anspruch 11 oder 12 wobei der Stromspiegel einen Eingangstransistor (M₄) aufweist, dem der Referenzstrom (i_BOOST + i_BIAS2) zugeführt wird, sowie einen Ausgangstransistor (M₂), der den Bias-Strom (i₂) bereitstellt, wobei der Eingangs- und der Ausgangstransistor (M₄, M₂) Steuerelektroden aufweisen zum Steuern des Stromflusses durch den jeweiligen Transistor; wobei der Steueranschluss des Eingangstransistors (M₄) mit dem Ausgangsspannungsknoten über einen Kondensator (C_f) gekoppelt ist; und wobei der Steueranschluss des Eingangstransistors (M4) und der Steueranschluss des Ausgangstransistors (M₂) über einen Widerstand (R_f) verbunden sind.
Der Low-Drop-Spannungsregler gemäß Anspruch 11, der zusätzlich einen weiteren Widerstand (R₃) aufweist, welcher in Serie zu dem Eingangstransistor (M₄) des Stromspiegels geschaltet ist.
Der Low-Drop-spannungsregler gemäß einem der Ansprüche 11 bis 14, wobei der Referenzstrom gleich der Summe eines Ruhestroms (i_BIAS2), welcher von einer Stromquelle bereitgestellt wird, und eines Sense-Stroms (i_BOOST), welcher den vom Transistor (M₀) bereitgestellten Laststrom repräsentiert, ist.
Der Low-Drop-Spannungsregler gemäß Anspruch 15, wobei der Sense-Strom mit Hilfe eines Sense-Transistors (M₃) erzeugt wird, welcher mit dem Lasttransistor (M₀) verbunden ist.