CN116520928B - 一种参考电流快速建立电路及方法 - Google Patents
一种参考电流快速建立电路及方法 Download PDFInfo
- Publication number
- CN116520928B CN116520928B CN202310804431.2A CN202310804431A CN116520928B CN 116520928 B CN116520928 B CN 116520928B CN 202310804431 A CN202310804431 A CN 202310804431A CN 116520928 B CN116520928 B CN 116520928B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- operational amplifier
- output end
- mos transistor
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000007599 discharging Methods 0.000 claims description 5
- 230000002596 correlated effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本申请涉及存储芯片技术领域，具体提供了一种参考电流快速建立电路及方法，该电路包括：运算放大器；第一MOS管，其源极与供电电压连接，其漏极与运算放大器的输出端连接，其栅极与使能信号连接；第二MOS管，其源极与供电电压连接，其漏极与运算放大器的反相输入端连接，其栅极与运算放大器的输出端连接，其漏极为参考电流输出端；电流镜模块，其与偏置电流、运算放大器的负电源端、公共接地端、使能延时信号和使能信号连接；开关模块，与运算放大器的输出端和使能信号连接，用于根据使能信号导通或截断运算放大器的输出端；该电路能够有效地提高参考电流的建立速度，以提高存储芯片的数据读取速度。
Description
技术领域
本申请涉及存储芯片技术领域，具体而言，涉及一种参考电流快速建立电路及方法。
背景技术
存储芯片进行读取操作时需要向存储单元的字线施加读取电压和向存储单元的位线施加钳位电压，读取电压用于使存储单元处于开启状态，钳位电压用于使存储单元的漏极与源极之间存在压差，以产生流过存储单元的存储电流，比较器根据存储电流和参考电流（图1中的iref）生成输出数据。
图1为现有的存储芯片的电路结构示意图，图2为现有技术对处于待机状态的存储芯片进行读取操作时的时序图，图1中的vref为参考电压，图1中的vss为公共接地端。为了降低存储芯片处于待机（standby）状态时的功耗，参考电流在存储芯片处于待机状态时处于关闭状态。若需要对存储芯片进行读取操作，使能信号（图1和图2中的en）在时钟信号（SCLK）的第一个上升沿打开，偏置电流（图1的ibias）会对偏置电压（图1和图2中的vbias）进行充电，以将偏置电压由0充电至目标电压（0.5V）附近。在偏置电压充电至目标电压附近后，由于运算放大器的反相输入端（图1中的fb）为0，因此流经NMOS管mn1的电流等于尾电流（图1中的tail current），流经PMOS管mp1的电流等于0，此时相当于利用尾电流对运算放大器的输出端（图1和图2中的pbias）进行放电，以将运算放大器的输出端的电压由vcc放电至工作电压（约为VCC-1V），此时PMOS管mp2导通，参考电流建立。由于偏置电流将偏置电压由0充电至目标电压的速度慢，且在偏置电压位于目标电压附近时，尾电流将运算放大器的输出端的电压放电至工作电压的速度慢，因此现有的参考电流建立方法存在参考电流建立速度慢的问题，从而导致存储芯片的数据读取速度慢。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种参考电流快速建立电路及方法，能够有效地提高参考电流的建立速度，以提高存储芯片的数据读取速度。
第一方面，本申请提供了一种参考电流快速建立电路，用于建立读取存储芯片的参考电流，其包括：
运算放大器，其同相输入端与基准电压连接，其正电源端与供电电压连接；
第一MOS管，其源极与供电电压连接，其漏极与运算放大器的输出端连接，其栅极与使能信号连接；
第二MOS管，其源极与供电电压连接，其漏极与运算放大器的反相输入端连接，其栅极与运算放大器的输出端连接，其漏极为参考电流输出端；
电流镜模块，其与偏置电流、运算放大器的负电源端、公共接地端、使能延时信号和使能信号连接，其包括偏置电流输出端和镜像电流输出端，偏置电流输出端基于使能延时信号控制通断，镜像电流输出端基于使能信号控制通断；
开关模块，与运算放大器的输出端和使能信号连接，用于根据使能信号导通或截断运算放大器的输出端。
本申请提供的一种参考电流快速建立电路，在使能信号打开时导通运算放大器的输出端和镜像电流输出端，由于打开使能延时信号的时间节点晚于打开使能信号的时间节点，因此在使能信号打开且使能延时信号关闭的时间段内，偏置电流会将偏置电压快速充电至供电电压，而由于该时间段内的偏置电压大于目标电压，而尾电流的大小与偏置电压的大小正相关，因此本申请能够有效地增大尾电流，且由于尾电流的大小与运算放大器的输出端的放电速率正相关，而在运算放大器的输出端放电至工作电压后，第二MOS管导通，参考电流输出端输出参考电流，即本申请相当于通过使能信号和使能延时信号逐步建立参考电流，因此本申请通过增大尾电流能够有效地提高运算放大器的输出端的放电速率，以使运算放大器的输出端的电压被快速放电至工作电压，从而有效地提高参考电流的建立速度，进而有效地提高存储芯片的数据读取速度。
可选地，参考电流快速建立电路还包括第三MOS管，第三MOS管的源极与第一MOS管的漏极连接，第三MOS管的栅极与第三MOS管的漏极和运算放大器的输出端连接。
在使能信号关闭时，运算放大器的输出端的电压仅被充电至供电电压与阈值电压的差值，由于运算放大器的输出端的电压降低，因此该技术方案能够通过增大尾电流的方式将运算放大器的输出端的电压快速放电至工作电压，从而有效地避免出现由于运算放大器的输出端的寄生电容大而导致无法将运算放大器的输出端的电压快速放电至工作电压的情况。此外，该技术方案相当于通过降低运算放大器的输出端的电压和增大尾电流的方式来对运算放大器的输出端进行快速放电，因此相较于上述技术方案，该技术方案能够进一步地提高运算放大器的输出端的放电速率，从而进一步地提高参考电流的建立速度。
可选地，运算放大器包括第四MOS管、第五MOS管、第六MOS管和第七MOS管，第四MOS管的源极与供电电压连接，第四MOS管的栅极与第四MOS管的漏极和第六MOS管的漏极连接，第五MOS管的源极与供电电压连接，第五MOS管的栅极与第五MOS管的漏极和第七MOS管的漏极连接，第六MOS管的栅极与基准电压连接，第六MOS管的源极和第七MOS管的源极和电流镜模块连接，第七MOS管的栅极与第二MOS管的漏极连接。
可选地，开关模块包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管，第八MOS管的源极与供电电压连接，第八MOS管的栅极与第九MOS管的漏极连接，第八MOS管的漏极与第十二MOS管的漏极和第十二MOS管的栅极连接，第九MOS管的源极与供电电压连接，第九MOS管的栅极与使能信号连接，第十MOS管的源极与供电电压连接，第十MOS管的栅极与使能信号连接，第十MOS管的漏极与第十一MOS管的栅极连接，第十一MOS管的源极与供电电压连接，第十一MOS管的漏极与第十四MOS管的漏极连接，第十二MOS管的源极与第十三MOS管的源极和第十四MOS管的源极连接，第十三MOS管的漏极与第十二MOS管的栅极和第十四MOS管的栅极连接，第十三MOS管的栅极与使能信号的反相信号连接。
可选地，电流镜模块包括第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管，第十五MOS管的漏极与偏置电流连接，第十五MOS管的源极与第十七MOS管的漏极连接，第十五MOS管的栅极与第十五MOS管的漏极和第十六MOS管的栅极连接，第十六MOS管的漏极与运算放大器连接，第十六MOS管的源极与第十八MOS管的漏极连接，第十七MOS管的栅极与使能延迟信号连接，第十七MOS管的源极和第十八MOS管的源极均与公共接地端连接，第十八MOS管的栅极与使能信号连接，第十七MOS管的源极为偏置电流输出端，第十八MOS管的源极为镜像电流输出端。
可选地，第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管均为NMOS管。
可选地，参考电流快速建立电路还包括电阻，电阻的一端与第二MOS管的漏极和运算放大器的反相输入端连接，电阻的另一端与公共接地端连接。
第二方面，本申请还提供了一种参考电流快速建立方法，用于建立读取存储芯片的参考电流，该方法应用在参考电流快速建立电路中，参考电流快速建立电路包括运算放大器、第一MOS管、第二MOS管、电流镜模块和开关模块，运算放大器的同相输入端与基准电压连接，运算放大器的正电源端与供电电压连接，第一MOS管的源极与供电电压连接，第一MOS管的漏极与运算放大器的输出端连接，第一MOS管的栅极与使能信号连接，第二MOS管的源极与供电电压连接，第二MOS管的漏极与运算放大器的反相输入端连接，第二MOS管的栅极与运算放大器的输出端连接，第二MOS管的漏极为参考电流输出端，电流镜模块与偏置电流、运算放大器的负电源端、公共接地端、使能延时信号和使能信号连接，电流镜模块包括偏置电流输出端和镜像电流输出端，偏置电流输出端基于使能延时信号控制通断，镜像电流输出端基于使能信号控制通断，开关模块与运算放大器的输出端和使能信号连接，开关模块用于根据使能信号导通或截断运算放大器的输出端，参考电流快速建立方法包括以下步骤：
在需要读取存储芯片时，打开使能信号，以导通运算放大器的输出端和镜像电流输出端，以使偏置电流将偏置电压充电至大于目标电压；
打开使能延时信号，以导通偏置电流输出端和将运算放大器的输出端的电压放电至工作电压，以逐步建立参考电流。
本申请提供的一种参考电流快速建立方法，在使能信号打开时导通运算放大器的输出端和镜像电流输出端，由于打开使能延时信号的时间节点晚于打开使能信号的时间节点，因此在使能信号打开且使能延时信号关闭的时间段内，偏置电流会将偏置电压快速充电至供电电压，而由于该时间段内的偏置电压大于目标电压，而尾电流的大小与偏置电压的大小正相关，因此本申请能够有效地增大尾电流，且由于尾电流的大小与运算放大器的输出端的放电速率正相关，而在运算放大器的输出端放电至工作电压后，第二MOS管导通，参考电流输出端输出参考电流，即本申请相当于通过使能信号和使能延时信号逐步建立参考电流，因此本申请通过增大尾电流能够有效地提高运算放大器的输出端的放电速率，以使运算放大器的输出端的电压被快速放电至工作电压，从而有效地提高参考电流的建立速度，进而有效地提高存储芯片的数据读取速度。
可选地，打开使能延时信号，以导通偏置电流输出端和将运算放大器的输出端的电压放电至工作电压，以逐步建立参考电流的步骤包括：
在偏置电压与供电电压的差值位于预设的阈值范围内时，打开使能延时信号，以导通偏置电流输出端和将运算放大器的输出端的电压由供电电压放电至工作电压，以使参考电流输出端的输出为参考电流。
可选地，参考电流快速建立电路还包括第三MOS管，第三MOS管的源极与第一MOS管的漏极连接，第三MOS管的栅极与第三MOS管的漏极和运算放大器的输出端连接，打开使能延时信号，以导通偏置电流输出端和将运算放大器的输出端的电压放电至工作电压，以逐步建立参考电流的步骤包括：
在偏置电压与供电电压的差值位于预设的阈值范围内时，打开使能延时信号，以导通偏置电流输出端和将运算放大器的输出端的电压由供电电压与阈值电压的差值放电至工作电压，以使参考电流输出端的输出为参考电流。
在使能信号关闭时，运算放大器的输出端的电压仅被充电至供电电压与阈值电压的差值，由于运算放大器的输出端的电压降低，因此该技术方案能够通过增大尾电流的方式将运算放大器的输出端的电压快速放电至工作电压，从而有效地避免出现由于运算放大器的输出端的寄生电容大而导致无法将运算放大器的输出端的电压快速放电至工作电压的情况。此外，该技术方案相当于通过降低运算放大器的输出端的电压和增大尾电流的方式来对运算放大器的输出端进行快速放电，因此相较于上述技术方案，该技术方案能够进一步地提高运算放大器的输出端的放电速率，从而进一步地提高参考电流的建立速度。
由上可知，本申请提供的一种参考电流快速建立电路及方法，在使能信号打开时导通运算放大器的输出端和镜像电流输出端，由于打开使能延时信号的时间节点晚于打开使能信号的时间节点，因此在使能信号打开且使能延时信号关闭的时间段内，偏置电流会将偏置电压快速充电至供电电压，而由于该时间段内的偏置电压大于目标电压，而尾电流的大小与偏置电压的大小正相关，因此本申请能够有效地增大尾电流，且由于尾电流的大小与运算放大器的输出端的放电速率正相关，而在运算放大器的输出端放电至工作电压后，第二MOS管导通，参考电流输出端输出参考电流，即本申请相当于通过使能信号和使能延时信号逐步建立参考电流，因此本申请通过增大尾电流能够有效地提高运算放大器的输出端的放电速率，以使运算放大器的输出端的电压被快速放电至工作电压，从而有效地提高参考电流的建立速度，进而有效地提高存储芯片的数据读取速度。
附图说明
图1为现有的存储芯片的电路结构示意图。
图2为现有技术对处于待机状态的存储芯片进行读取操作时的时序图。
图3为本申请第一种实施例提供的一种参考电流快速建立电路的电路结构示意图。
图4为本申请第一种实施例提供的一种参考电流快速建立电路的时序图。
图5为本申请第二种实施例提供的一种参考电流快速建立电路的电路结构示意图。
图6为本申请第二种实施例提供的一种参考电流快速建立电路的时序图。
图7为本申请实施例提供的一种参考电流快速建立方法的流程图。
附图标记：1、运算放大器；2、电流镜模块；3、开关模块；M1、第一MOS管；M2、第二MOS管；M3、第三MOS管；M4、第四MOS管；M5、第五MOS管；M6、第六MOS管；M7、第七MOS管；M8、第八MOS管；M9、第九MOS管；M10、第十MOS管；M11、第十一MOS管；M12、第十二MOS管；M13、第十三MOS管；M14、第十四MOS管；M15、第十五MOS管；M16、第十六MOS管；M17、第十七MOS管；M18、第十八MOS管；R、电阻；VCC、供电电压；VSS、公共接地端；EN、使能信号；EN_delay、使能延时信号。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
尾电流的大小与偏置电压的大小正相关，即偏置电压越大，尾电流越大，而尾电流的大小与运算放大器的输出端的放电速率正相关，即尾电流越大，运算放大器的输出端的放电速率越大。
如图3-图6所示，第一方面，本申请提供了一种参考电流快速建立电路，用于建立读取存储芯片的参考电流，其包括：
运算放大器1，其同相输入端与基准电压连接，其正电源端与供电电压VCC连接；
第一MOS管M1，其源极与供电电压VCC连接，其漏极与运算放大器1的输出端连接，其栅极与使能信号EN连接；
第二MOS管M2，其源极与供电电压VCC连接，其漏极与运算放大器1的反相输入端连接，其栅极与运算放大器1的输出端连接，其漏极为参考电流输出端；
电流镜模块2，其与偏置电流、运算放大器1的负电源端、公共接地端VSS、使能延时信号EN_delay和使能信号EN连接，其包括偏置电流输出端和镜像电流输出端，偏置电流输出端基于使能延时信号EN_delay控制通断，镜像电流输出端基于使能信号EN控制通断；
开关模块3，与运算放大器1的输出端和使能信号EN连接，用于根据使能信号EN导通或截断运算放大器的输出端。
其中，该实施例的工作电压的大小约等于供电电压VCC-1V。运算放大器1为现有器件，其工作原理不再进行详细论述，运算放大器1共包括五个端口，其分别为同相输入端、反相输入端、正电流端、负电流端和输出端，运算放大器1的同相输入端与基准电压（图3和图5中的VREF）连接，运算放大器1的正电源端与供电电压VCC连接。第一MOS管M1的源极与供电电压VCC连接，第一MOS管M1的漏极与运算放大器1的输出端连接，第一MOS管M1的栅极与使能信号EN连接。第二MOS管M2的源极与供电电压VCC连接，第二MOS管M2的漏极与运算放大器1的反相输入端连接，第二MOS管M2的栅极与运算放大器1的输出端连接，第二MOS管M2的漏极为参考电流输出端。该实施例的第一MOS管M1和第二MOS管M2均为PMOS管，因此该实施例的第一MOS管M1和第二MOS管M2均在栅极与低电平连接时导通。电流镜模块2与偏置电流、运算放大器1的负电源端、公共接地端VSS、使能延时信号EN_delay和使能信号EN连接，电流镜模块2包括偏置电流输出端和镜像电流输出端，偏置电流输出端基于使能延时信号EN_delay控制通断，镜像电流输出端基于使能信号EN控制通断，具体地，在使能延时信号EN_delay打开时，偏置电流输出端导通；在使能延时信号EN_delay关闭时，偏置电流输出端截断；在使能信号EN打开时，镜像电流输出端导通；在使能信号EN关闭时，镜像电流输出端截断。在需要对存储芯片进行读取操作时，使能信号EN在时钟信号的第一个上升沿打开，而使能延时信号EN_delay在时钟信号的第一个上升沿之后延时打开，即打开使能延时信号EN_delay的时间节点晚于打开使能信号EN的时间节点，电流镜模块2用于在使能延时信号EN_delay和使能信号EN均打开时镜像电流，具体地，在使能信号EN打开且使能延时信号EN_delay关闭的时间段内，镜像电流输出端导通，偏置电流输出端截断，电流镜模块2不会镜像电流，因此偏置电流（图3和图5中的Ibias）会对偏置电压（图4和图6中的Vbias，偏置电压为图3和图5中的点B处的电压）进行快速充电，以将偏置电压由0充电至供电电压VCC附近，而在使能延时信号EN_delay打开后，偏置电流输出端均导通，电流镜模块2开始镜像电流，偏置电压会由供电电压VCC附近放电至目标电压（该实施例的目标电压优选为0.5V）附近。开关模块3与运算放大器1的输出端和使能信号EN连接，开关模块3用于根据使能信号EN导通或截断运算放大器的输出端，具体地，在使能信号EN关闭时，开关模块3截断运算放大器1的输出端，在使能信号EN打开时，开关模块3导通运算放大器1的输出端。应当理解的是，由于第一MOS管M1为PMOS管，而第一MOS管M1的栅极与使能信号EN连接，因此在使能信号EN关闭时，第一MOS管M1导通，运算放大器的输出端的电压（图4和图6中的Pbias，该电压为图3和图5中的点A的电压）被充电至供电电压VCC，第二MOS管M2截断，因此此时的参考电流输出端的输出为0，即参考电流处于关闭状态。
该实施例的工作原理为：本申请的参考电流快速建立电路在使能信号EN打开时导通运算放大器1的输出端和镜像电流输出端，由于打开使能延时信号EN_delay的时间节点晚于打开使能信号EN的时间节点，因此在使能信号EN打开且使能延时信号EN_delay关闭的时间段内，偏置电流会将偏置电压快速充电至供电电压VCC，而由于该时间段内的偏置电压大于目标电压，而尾电流的大小与偏置电压的大小正相关，因此本申请能够有效地增大尾电流，且由于尾电流的大小与运算放大器1的输出端的放电速率正相关，而在运算放大器1的输出端放电至工作电压后，第二MOS管M2导通，参考电流输出端输出参考电流，即本申请相当于通过使能信号EN和使能延时信号EN_delay逐步建立参考电流，因此本申请通过增大尾电流能够有效地提高运算放大器1的输出端的放电速率，以使运算放大器1的输出端的电压被快速放电至工作电压，从而有效地提高参考电流的建立速度，进而有效地提高存储芯片的数据读取速度。该实施例相当于通过增大尾电流的方式提高运算放大器1的输出端的放电速率和参考电流的建立速度。
上述实施例通过增大尾电流的方式提高运算放大器1的输出端的放电速率，但由于在使能信号EN关闭时，第一MOS管M1导通，运算放大器1的输出端的电压被充电至供电电压VCC，而运算放大器1的输出端的寄生电容大，因此仅通过增大尾电流的方式也无法实现将运算放大器1的输出端的电压由供电电压VCC快速放电至工作电压。
为了解决该技术问题，在一些实施例中，参考电流快速建立电路还包括第三MOS管M3，第三MOS管M3的源极与第一MOS管M1的漏极连接，第三MOS管M3的栅极与第三MOS管M3的漏极和运算放大器1的输出端连接。具体地，该实施例的第三MOS管M3为PMOS管。该实施例相当于在第一MOS管M1与运算放大器1的输出端之间设置一个MOS管，在使能信号EN关闭（参考电流处于关闭状态）时，运算放大器1的输出端的电压仅被充电至供电电压VCC与阈值电压的差值（即VCC-VTH），由于运算放大器1的输出端的电压降低，因此该实施例能够通过增大尾电流的方式将运算放大器1的输出端的电压快速放电至工作电压，从而有效地避免出现由于运算放大器1的输出端的寄生电容大而导致无法将运算放大器1的输出端的电压快速放电至工作电压的情况。此外，该实施例相当于通过降低运算放大器1的输出端的电压和增大尾电流的方式来对运算放大器1的输出端进行快速放电，因此相较于上述实施例，该实施例能够进一步地提高运算放大器1的输出端的放电速率，从而进一步地提高参考电流的建立速度。
在一些实施例中，运算放大器1包括第四MOS管M4、第五MOS管M5、第六MOS管M6和第七MOS管M7，第四MOS管M4的源极与供电电压VCC连接，第四MOS管M4的栅极与第四MOS管M4的漏极和第六MOS管M6的漏极连接，第五MOS管M5的源极与供电电压VCC连接，第五MOS管M5的栅极与第五MOS管M5的漏极和第七MOS管M7的漏极连接，第六MOS管M6的栅极与基准电压连接，第六MOS管M6的源极和第七MOS管M7的源极和电流镜模块2连接，第七MOS管M7的栅极与第二MOS管M2的漏极连接。该实施例的第四MOS管M4和第五MOS管M5均为PMOS管，该实施例的第六MOS管M6和第七MOS管M7均为NMOS管。具体地，第四MOS管M4的源极和第五MOS管M5的源极为运算放大器1的正电源端，第六MOS管M6的栅极为运算放大器1的正相输入端，第七MOS管M7的栅极为运算放大器1的反相输入端，第六MOS管M6的源极和第七MOS管M7的源极为运算放大器1的负电源端，第五MOS管M5的栅极为运算放大器1的输出端。
在一些实施例中，开关模块3包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13和第十四MOS管M14，第八MOS管M8的源极与供电电压VCC连接，第八MOS管M8的栅极与第九MOS管M9的漏极连接，第八MOS管M8的漏极与第十二MOS管M12的漏极和第十二MOS管M12的栅极连接，第九MOS管M9的源极与供电电压VCC连接，第九MOS管M9的栅极与使能信号EN连接，第十MOS管M10的源极与供电电压VCC连接，第十MOS管M10的栅极与使能信号EN连接，第十MOS管M10的漏极与第十一MOS管M11的栅极连接，第十一MOS管M11的源极与供电电压VCC连接，第十一MOS管M11的漏极与第十四MOS管M14的漏极连接，第十二MOS管M12的源极与第十三MOS管M13的源极和第十四MOS管M14的源极连接，第十三MOS管M13的漏极与第十二MOS管M12的栅极和第十四MOS管M14的栅极连接，第十三MOS管M13的栅极与使能信号EN的反相信号（图3和图5中的ENB）连接。该实施例的第八MOS管M8、第九MOS管M9、第十MOS管M10和第十一MOS管M11均为PMOS管，该实施例的第十二MOS管M12、第十三MOS管M13和第十四MOS管M14均为NMOS管，具体地，若使能信号EN打开，第九MOS管M9、第十MOS管M10和第十三MOS管M13截止，第八MOS管M8、第十一MOS管M11、第十二MOS管M12和第十四MOS管M14导通；若使能信号EN关闭，第九MOS管M9、第十MOS管M10和第十三MOS管M13导通，第八MOS管M8、第十一MOS管M11、第十二MOS管M12和第十四MOS管M14截止，该实施例的第十三MOS管M13用于在开关模块3截断运算放大器1的输出端时，完全释放内部电流产生的电压。
在一些实施例中，电流镜模块2包括第十五MOS管M15、第十六MOS管M16、第十七MOS管M17和第十八MOS管M18，第十五MOS管M15的漏极与偏置电流连接，第十五MOS管M15的源极与第十七MOS管M17的漏极连接，第十五MOS管M15的栅极与第十五MOS管M15的漏极和第十六MOS管M16的栅极连接，第十六MOS管M16的漏极与运算放大器1连接，第十六MOS管M16的源极与第十八MOS管M18的漏极连接，第十七MOS管M17的栅极与使能延迟信号连接，第十七MOS管M17的源极和第十八MOS管M18的源极均与公共接地端VSS连接，第十八MOS管M18的栅极与使能信号EN连接，第十七MOS管M17的源极为偏置电流输出端，第十八MOS管M18的源极为镜像电流输出端。
在一些实施例中，第十五MOS管M15、第十六MOS管M16、第十七MOS管M17和第十八MOS管M18均为NMOS管。该实施例中，若使能信号EN关闭，第十八MOS管M18截止，镜像电流输出端截断，即镜像电流输出端的输出为0；若使能信号EN打开，第十八MOS管M18导通，镜像电流输出端导通，即镜像电流输出端的输出不为0；若使能延时信号EN_delay关闭，第十七MOS管M17截止，偏置电流输出端截断，即偏置电流输出端的输出为0；若使能延时信号EN_delay打开，第十七MOS管M17导通，偏置电流输出端导通，即偏置电流输出端的输出不为0。
在一些实施例中，参考电流快速建立电路还包括电阻R，电阻R的一端与第二MOS管M2的漏极和运算放大器1的反相输入端连接，电阻R的另一端与公共接地端VSS连接。
由上可知，本申请提供的一种参考电流快速建立电路，在使能信号EN打开时导通运算放大器1的输出端和镜像电流输出端，由于打开使能延时信号EN_delay的时间节点晚于打开使能信号EN的时间节点，因此在使能信号EN打开且使能延时信号EN_delay关闭的时间段内，偏置电流会将偏置电压快速充电至供电电压VCC，而由于该时间段内的偏置电压大于目标电压，而尾电流的大小与偏置电压的大小正相关，因此本申请能够有效地增大尾电流，且由于尾电流的大小与运算放大器1的输出端的放电速率正相关，而在运算放大器1的输出端放电至工作电压后，第二MOS管M2导通，参考电流输出端输出参考电流，即本申请相当于通过使能信号EN和使能延时信号EN_delay逐步建立参考电流，因此本申请通过增大尾电流能够有效地提高运算放大器1的输出端的放电速率，以使运算放大器1的输出端的电压被快速放电至工作电压，从而有效地提高参考电流的建立速度，进而有效地提高存储芯片的数据读取速度。
如图7所示，第二方面，本申请还提供了一种参考电流快速建立方法，用于建立读取存储芯片的参考电流，该方法应用在参考电流快速建立电路中，参考电流快速建立电路包括运算放大器1、第一MOS管M1、第二MOS管M2、电流镜模块2和开关模块3，运算放大器1的同相输入端与基准电压连接，运算放大器1的正电源端与供电电压VCC连接，第一MOS管M1的源极与供电电压VCC连接，第一MOS管M1的漏极与运算放大器1的输出端连接，第一MOS管M1的栅极与使能信号EN连接，第二MOS管M2的源极与供电电压VCC连接，第二MOS管M2的漏极与运算放大器1的反相输入端连接，第二MOS管M2的栅极与运算放大器1的输出端连接，第二MOS管M2的漏极为参考电流输出端，电流镜模块2与偏置电流、运算放大器1的负电源端、公共接地端VSS、使能延时信号EN_delay和使能信号EN连接，电流镜模块2包括偏置电流输出端和镜像电流输出端，偏置电流输出端基于使能延时信号EN_delay控制通断，镜像电流输出端基于使能信号EN控制通断，开关模块3与运算放大器1的输出端和使能信号EN连接，开关模块3用于根据使能信号EN导通或截断运算放大器的输出端，参考电流快速建立方法包括以下步骤：
S1、在需要读取存储芯片时，打开使能信号EN，以导通运算放大器1的输出端和镜像电流输出端，以使偏置电流将偏置电压充电至大于目标电压；
S2、打开使能延时信号EN_delay，以导通偏置电流输出端和将运算放大器1的输出端的电压放电至工作电压，以逐步建立参考电流。
本申请实施例提供了一种参考电流快速建立方法，该参考电流快速建立方法的工作原理与上述第一方面提供的一种参考电流快速建立电路的工作原理相同，此处不再进行详细论述。
在一些实施例中，步骤S2包括：
S21、在偏置电压与供电电压VCC的差值位于预设的阈值范围内时，打开使能延时信号EN_delay，以导通偏置电流输出端和将运算放大器1的输出端的电压由供电电压VCC放电至工作电压，以使参考电流输出端的输出为参考电流。
该实施例的阈值范围是预设范围，本领域技术人员能够根据实际需要改变阈值范围的大小，若偏置电压与供电电压VCC的差值位于预设的阈值范围内，则偏置电压被充电至供电电压VCC附近。优选地，该实施例打开使能延时信号EN_delay的时间节点与偏置电压与供电电压VCC的差值为0的时间节点相同，即在偏置电压与供电电压VCC的差值为0时，该实施例打开使能延时信号EN_delay。
在一些实施例中，参考电流快速建立电路还包括第三MOS管M3，第三MOS管M3的源极与第一MOS管M1的漏极连接，第三MOS管M3的栅极与第三MOS管M3的漏极和运算放大器1的输出端连接，步骤S2包括：
S21’、在偏置电压与供电电压VCC的差值位于预设的阈值范围内时，打开使能延时信号EN_delay，以导通偏置电流输出端和将运算放大器1的输出端的电压由供电电压VCC与阈值电压的差值放电至工作电压，以使参考电流输出端的输出为参考电流。
在使能信号EN关闭时，运算放大器1的输出端的电压仅被充电至供电电压VCC与阈值电压（图6中的Vth）的差值，由于运算放大器1的输出端的电压降低，因此该实施例能够通过增大尾电流的方式将运算放大器1的输出端的电压快速放电至工作电压，从而有效地避免出现由于运算放大器1的输出端的寄生电容大而导致无法将运算放大器1的输出端的电压快速放电至工作电压的情况。此外，该实施例相当于通过降低运算放大器1的输出端的电压和增大尾电流的方式来对运算放大器1的输出端进行快速放电，因此相较于上述实施例，该实施例能够进一步地提高运算放大器1的输出端的放电速率，从而进一步地提高参考电流的建立速度。优选地，该实施例打开使能延时信号EN_delay的时间节点与偏置电压与供电电压VCC的差值为0的时间节点相同，即在偏置电压与供电电压VCC的差值为0时，该实施例打开使能延时信号EN_delay。
由上可知，本申请提供的一种参考电流快速建立方法，在使能信号EN打开时导通运算放大器1的输出端和镜像电流输出端，由于打开使能延时信号EN_delay的时间节点晚于打开使能信号EN的时间节点，因此在使能信号EN打开且使能延时信号EN_delay关闭的时间段内，偏置电流会将偏置电压快速充电至供电电压VCC，而由于该时间段内的偏置电压大于目标电压，而尾电流的大小与偏置电压的大小正相关，因此本申请能够有效地增大尾电流，且由于尾电流的大小与运算放大器1的输出端的放电速率正相关，而在运算放大器1的输出端放电至工作电压后，第二MOS管M2导通，参考电流输出端输出参考电流，即本申请相当于通过使能信号EN和使能延时信号EN_delay逐步建立参考电流，因此本申请通过增大尾电流能够有效地提高运算放大器1的输出端的放电速率，以使运算放大器1的输出端的电压被快速放电至工作电压，从而有效地提高参考电流的建立速度，进而有效地提高存储芯片的数据读取速度。
由上可知，本申请提供的一种参考电流快速建立电路及方法，在使能信号EN打开时导通运算放大器1的输出端和镜像电流输出端，由于打开使能延时信号EN_delay的时间节点晚于打开使能信号EN的时间节点，因此在使能信号EN打开且使能延时信号EN_delay关闭的时间段内，偏置电流会将偏置电压快速充电至供电电压VCC，而由于该时间段内的偏置电压大于目标电压，而尾电流的大小与偏置电压的大小正相关，因此本申请能够有效地增大尾电流，且由于尾电流的大小与运算放大器1的输出端的放电速率正相关，而在运算放大器1的输出端放电至工作电压后，第二MOS管M2导通，参考电流输出端输出参考电流，即本申请相当于通过使能信号EN和使能延时信号EN_delay逐步建立参考电流，因此本申请通过增大尾电流能够有效地提高运算放大器1的输出端的放电速率，以使运算放大器1的输出端的电压被快速放电至工作电压，从而有效地提高参考电流的建立速度，进而有效地提高存储芯片的数据读取速度。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个机器人，或一些特征可以忽略，或不执行。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种参考电流快速建立电路，用于建立读取存储芯片的参考电流，其特征在于，所述参考电流快速建立电路包括：
运算放大器，其同相输入端与基准电压连接，其正电源端与供电电压连接；
第一MOS管，其源极与所述供电电压连接，其漏极通过开关模块与所述运算放大器的输出端连接，其栅极与使能信号连接；
第二MOS管，其源极与所述供电电压连接，其漏极与所述运算放大器的反相输入端连接，其栅极与所述运算放大器的输出端连接，其漏极为参考电流输出端；
电流镜模块，其与偏置电流、所述运算放大器的负电源端、公共接地端、使能延时信号和使能信号连接，其包括偏置电流输出端和镜像电流输出端，所述偏置电流输出端基于所述使能延时信号控制通断，所述镜像电流输出端基于所述使能信号控制通断；
所述电流镜模块包括第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管，所述第十五MOS管的漏极与偏置电流连接，所述第十五MOS管的源极与所述第十七MOS管的漏极连接，所述第十五MOS管的栅极与所述第十五MOS管的漏极和所述第十六MOS管的栅极连接，所述第十六MOS管的漏极与所述运算放大器的负电源端连接，所述第十六MOS管的源极与所述第十八MOS管的漏极连接，所述第十七MOS管的栅极与所述使能延时信号连接，所述第十七MOS管的源极和所述第十八MOS管的源极均与公共接地端连接，所述第十八MOS管的栅极与所述使能信号连接，所述第十七MOS管的源极为偏置电流输出端，所述第十八MOS管的源极为镜像电流输出端；
开关模块，与所述运算放大器的输出端和使能信号连接，用于根据所述使能信号导通或截断所述运算放大器的输出端。
2.根据权利要求1所述的参考电流快速建立电路，其特征在于，所述参考电流快速建立电路还包括第三MOS管，所述第三MOS管的源极与所述第一MOS管的漏极连接，所述第三MOS管的栅极和所述第三MOS管的漏极通过所述开关模块与所述运算放大器的输出端连接。
3.根据权利要求1所述的参考电流快速建立电路，其特征在于，所述运算放大器包括第四MOS管、第五MOS管、第六MOS管和第七MOS管，所述第四MOS管的源极与所述供电电压连接，所述第四MOS管的栅极与所述第四MOS管的漏极和所述第六MOS管的漏极连接，所述第五MOS管的源极与所述供电电压连接，所述第五MOS管的栅极与所述第五MOS管的漏极和所述第七MOS管的漏极连接，所述第六MOS管的栅极与所述基准电压连接，所述第六MOS管的源极和所述第七MOS管的源极和所述电流镜模块连接，所述第七MOS管的栅极与所述第二MOS管的漏极连接。
4.根据权利要求1所述的参考电流快速建立电路，其特征在于，所述开关模块包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管，所述第八MOS管的源极与所述供电电压连接，所述第八MOS管的栅极与所述第九MOS管的漏极和运算放大器的正电源端连接，所述第八MOS管的漏极与所述第十二MOS管的漏极和所述第十二MOS管的栅极连接，所述第九MOS管的源极与所述供电电压连接，所述第九MOS管的栅极与所述使能信号连接，所述第十MOS管的源极与所述供电电压连接，所述第十MOS管的栅极与所述使能信号连接，所述第十MOS管的漏极与所述第十一MOS管的栅极连接，所述第十一MOS管的源极与所述供电电压连接，所述第十一MOS管的漏极与所述第十四MOS管的漏极连接，所述第十二MOS管的源极与所述第十三MOS管的源极、所述第十四MOS管的源极和所述公共接地端连接，所述第十三MOS管的漏极与所述第十二MOS管的栅极和所述第十四MOS管的栅极连接，所述第十三MOS管的栅极与所述使能信号的反相信号连接。
5.根据权利要求4所述的参考电流快速建立电路，其特征在于，所述第十五MOS管、所述第十六MOS管、所述第十七MOS管和所述第十八MOS管均为NMOS管。
6.根据权利要求1所述的参考电流快速建立电路，其特征在于，所述参考电流快速建立电路还包括电阻，所述电阻的一端与所述第二MOS管的漏极和所述运算放大器的反相输入端连接，所述电阻的另一端与所述公共接地端连接。
7.一种参考电流快速建立方法，用于建立读取存储芯片的参考电流，其特征在于，应用在参考电流快速建立电路中，所述参考电流快速建立电路包括运算放大器、第一MOS管、第二MOS管、电流镜模块和开关模块，所述运算放大器的同相输入端与基准电压连接，所述运算放大器的正电源端与供电电压连接，所述第一MOS管的源极与所述供电电压连接，所述第一MOS管的漏极通过所述开关模块与所述运算放大器的输出端连接，所述第一MOS管的栅极与使能信号连接，所述第二MOS管的源极与所述供电电压连接，所述第二MOS管的漏极与所述运算放大器的反相输入端连接，所述第二MOS管的栅极与所述运算放大器的输出端连接，所述第二MOS管的漏极为参考电流输出端，所述电流镜模块与偏置电流、所述运算放大器的负电源端、公共接地端、使能延时信号和使能信号连接，所述电流镜模块包括偏置电流输出端和镜像电流输出端，所述偏置电流输出端基于使能延时信号控制通断，所述镜像电流输出端基于使能信号控制通断，所述电流镜模块包括第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管，所述第十五MOS管的漏极与偏置电流连接，所述第十五MOS管的源极与所述第十七MOS管的漏极连接，所述第十五MOS管的栅极与所述第十五MOS管的漏极和所述第十六MOS管的栅极连接，所述第十六MOS管的漏极与所述运算放大器的负电源端连接，所述第十六MOS管的源极与所述第十八MOS管的漏极连接，所述第十七MOS管的栅极与所述使能延时信号连接，所述第十七MOS管的源极和所述第十八MOS管的源极均与公共接地端连接，所述第十八MOS管的栅极与所述使能信号连接，所述第十七MOS管的源极为偏置电流输出端，所述第十八MOS管的源极为镜像电流输出端，所述开关模块与所述运算放大器的输出端和使能信号连接，所述开关模块用于根据所述使能信号导通或截断所述运算放大器的输出端，所述参考电流快速建立方法包括以下步骤：
在需要读取存储芯片时，打开所述使能信号，以导通所述运算放大器的输出端和所述镜像电流输出端，以使偏置电流将偏置电压充电至大于目标电压；
打开所述使能延时信号，以导通所述偏置电流输出端和将所述运算放大器的输出端的电压放电至工作电压，以逐步建立所述参考电流。
8.根据权利要求7所述的参考电流快速建立方法，其特征在于，所述打开所述使能延时信号，以导通所述偏置电流输出端和将所述运算放大器的输出端的电压放电至工作电压，以逐步建立所述参考电流的步骤包括：
在所述偏置电压与所述供电电压的差值位于预设的阈值范围内时，打开所述使能延时信号，以导通所述偏置电流输出端和将所述运算放大器的输出端的电压由所述供电电压放电至工作电压，以使所述参考电流输出端的输出为参考电流。
9.根据权利要求7所述的参考电流快速建立方法，其特征在于，所述参考电流快速建立电路还包括第三MOS管，所述第三MOS管的源极与所述第一MOS管的漏极连接，所述第三MOS管的栅极和所述第三MOS管的漏极通过所述开关模块与所述运算放大器的输出端连接，所述打开所述使能延时信号，以导通所述偏置电流输出端和将所述运算放大器的输出端的电压放电至工作电压，以逐步建立所述参考电流的步骤包括：
在所述偏置电压与所述供电电压的差值位于预设的阈值范围内时，打开所述使能延时信号，以导通所述偏置电流输出端和将所述运算放大器的输出端的电压由所述供电电压与阈值电压的差值放电至工作电压，以使所述参考电流输出端的输出为参考电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310804431.2A CN116520928B (zh) | 2023-07-03 | 2023-07-03 | 一种参考电流快速建立电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310804431.2A CN116520928B (zh) | 2023-07-03 | 2023-07-03 | 一种参考电流快速建立电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116520928A CN116520928A (zh) | 2023-08-01 |
| CN116520928B true CN116520928B (zh) | 2023-11-03 |
Family
ID=87390699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310804431.2A Active CN116520928B (zh) | 2023-07-03 | 2023-07-03 | 一种参考电流快速建立电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116520928B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6466081B1 (en) * | 2000-11-08 | 2002-10-15 | Applied Micro Circuits Corporation | Temperature stable CMOS device |
| CN103259984A (zh) * | 2013-05-07 | 2013-08-21 | 上海华力微电子有限公司 | Cmos电荷泵电路 |
| CN103376816A (zh) * | 2012-04-30 | 2013-10-30 | 英飞凌科技奥地利有限公司 | 低压差调压器 |
| TW201423759A (zh) * | 2012-12-11 | 2014-06-16 | Winbond Electronics Corp | 用以產生參考電流之參考單元電路以及方法 |
| US9964975B1 (en) * | 2017-09-29 | 2018-05-08 | Nxp Usa, Inc. | Semiconductor devices for sensing voltages |
| JP2020042776A (ja) * | 2018-08-10 | 2020-03-19 | ローム株式会社 | 基準電流源および半導体装置 |
| US10804888B1 (en) * | 2019-06-05 | 2020-10-13 | Artery Technology Co., Ltd. | Delay circuit and electronic system equipped with delay circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103248208B (zh) * | 2013-05-29 | 2015-07-08 | 成都芯源系统有限公司 | 开关电源转换电路、充电电流源及其控制方法 |
| CN104808734B (zh) * | 2015-02-17 | 2016-04-06 | 唯捷创芯(天津)电子技术有限公司 | 一种宽耐压范围的自适应低压差线性稳压器及其芯片 |
-
2023
- 2023-07-03 CN CN202310804431.2A patent/CN116520928B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6466081B1 (en) * | 2000-11-08 | 2002-10-15 | Applied Micro Circuits Corporation | Temperature stable CMOS device |
| CN103376816A (zh) * | 2012-04-30 | 2013-10-30 | 英飞凌科技奥地利有限公司 | 低压差调压器 |
| TW201423759A (zh) * | 2012-12-11 | 2014-06-16 | Winbond Electronics Corp | 用以產生參考電流之參考單元電路以及方法 |
| CN103259984A (zh) * | 2013-05-07 | 2013-08-21 | 上海华力微电子有限公司 | Cmos电荷泵电路 |
| US9964975B1 (en) * | 2017-09-29 | 2018-05-08 | Nxp Usa, Inc. | Semiconductor devices for sensing voltages |
| JP2020042776A (ja) * | 2018-08-10 | 2020-03-19 | ローム株式会社 | 基準電流源および半導体装置 |
| US10804888B1 (en) * | 2019-06-05 | 2020-10-13 | Artery Technology Co., Ltd. | Delay circuit and electronic system equipped with delay circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116520928A (zh) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6424178B1 (en) | Method and system for controlling the duty cycle of a clock signal | |
| US20050270077A1 (en) | Method and apparatus for providing a power-on reset signal | |
| US20070069710A1 (en) | Voltage generator | |
| CN110837267B (zh) | 一种高可靠性上电复位电路 | |
| CN112527042A (zh) | 衬底偏压产生电路 | |
| US8054122B2 (en) | Analog switch with a low flatness operating characteristic | |
| CN113985957B (zh) | 一种无过冲快速启动带隙基准电路、芯片及电子设备 | |
| JP2002373942A (ja) | 半導体集積回路 | |
| CN214674306U (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN108233701B (zh) | 一种升降压电压转换电路 | |
| JP2008011022A (ja) | レベル変換回路 | |
| CN116520928B (zh) | 一种参考电流快速建立电路及方法 | |
| CN116524975B (zh) | 一种用于存储芯片的快速读取电路、存储芯片及电子设备 | |
| CN116054797A (zh) | 一种带电压回差的低功耗复位电路 | |
| CN115913195A (zh) | 一种低功耗上、下电复位装置 | |
| KR19990007180A (ko) | 데이터 판정 회로 및 데이터 판정 방법 | |
| CN111141948B (zh) | 一种掉电检测电路 | |
| CN110545096B (zh) | 一种快速启动电路 | |
| US20160170933A1 (en) | Tracking circuit and method | |
| CN111831045A (zh) | 一种有源钳位电路 | |
| KR100814919B1 (ko) | 발진 안정화 검출회로 | |
| US7486140B2 (en) | Differential amplifier | |
| US5886550A (en) | Integrated circuit built-in type supply power delay circuit | |
| CN212341760U (zh) | 一种有源钳位电路 | |
| CN116722853A (zh) | 一种适用于低电压低功耗应用下的上电复位电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |