CN116722853A - 一种适用于低电压低功耗应用下的上电复位电路 - Google Patents

一种适用于低电压低功耗应用下的上电复位电路 Download PDF

Info

Publication number
CN116722853A
CN116722853A CN202310717341.XA CN202310717341A CN116722853A CN 116722853 A CN116722853 A CN 116722853A CN 202310717341 A CN202310717341 A CN 202310717341A CN 116722853 A CN116722853 A CN 116722853A
Authority
CN
China
Prior art keywords
node
supply voltage
power supply
power
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310717341.XA
Other languages
English (en)
Other versions
CN116722853B (zh
Inventor
王卫华
万虹
金志俊
郑奇生
郑涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vtran Intelligent Technology Changzhou Co ltd
Original Assignee
Vtran Intelligent Technology Changzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vtran Intelligent Technology Changzhou Co ltd filed Critical Vtran Intelligent Technology Changzhou Co ltd
Priority to CN202310717341.XA priority Critical patent/CN116722853B/zh
Publication of CN116722853A publication Critical patent/CN116722853A/zh
Application granted granted Critical
Publication of CN116722853B publication Critical patent/CN116722853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明提供了一种适用于低电压低功耗应用下的上电复位电路，其特征在于，包括电源电压调整电路、电源电压检测电路、SMIT触发器，整形驱动；其中所述电源电压调整电路由第一电阻R1、第一NMOS管M0、第二NMOS管M1和Native管MS构成，为SMIT触发器、整形驱动及系统其它模块供电；所述电源电压检测电路由第二电阻R2和第三NMOS管M2构成；本发明由于所述电源电压调整电路的引入，随着供电电压VDD电压的不断升高，V(1)、VL几乎不变，M2的阻抗几乎不变，在同样面积的情况下，R2支路的功耗大大缩小，并同时保持了输出信号PORN翻转电平的准确性。

Description

一种适用于低电压低功耗应用下的上电复位电路
技术领域
本发明涉及集成电路技术领域，具体地说是一种适用于低电压低功耗应用下的上电复位电路。
背景技术
现今，上电复位电路被广泛应用于集成电路芯片电源电压上电或下电时，电源电压未稳定前可能会对芯片内部电路造成误操作，因此需要上电复位电路来确保电源电压达到一定电压值并且稳定之后再让芯片开始工作。
为适应国家节能减排的要求，电子系统对功耗的要求越来越低。如图2所示的那样，为降低系统的功耗，只有增大R2的阻值，这样就会增大芯片的面积(也是一种能源的浪费)，而且在VDD(图1或图2中的供电电压)宽电压1.6～6V范围下，当VDD电压较低时，流经R2的电流较小，容易受到环境的干扰使系统工作不稳定。
发明内容
本发明的目的在于提出一种适用于低电压低功耗应用下的上电复位电路，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供以下技术方案：
一种适用于低电压低功耗应用下的上电复位电路，包括电源电压调整电路5、电源电压检测电路6、SMIT触发器和整形驱动；其中所述电源电压调整电路5由第一电阻R1、第一NMOS管M0、第二NMOS管M1和Native管MS构成，为SMIT触发器、整形驱动及系统其它模块供电；所述电源电压检测电路6由第二电阻R2和第三NMOS管M2构成；电路中存在四个比较重要的连接节点分别为第一节点1、第二节点2、第三节点3和第四节点4。
所述电源电压调整电路5中所述第一电阻R1远离所述第一节点1的一端连接所述Native管MS的漏极并一起连接到供电电压VDD，靠近所述第一节点1的一端连接到所述第一节点1；所述第一节点1为所述第一电阻R1靠近所述第一节点1的一端和所述第一NMOS管M0的漏极、栅极、所述Native管MS的栅极以及所述第三NMOS管M2的栅极连接点；
所述第一NMOS管M0的源极连接到第二节点2；所述第二节点2为所述第一NMOS管M0的源极、所述第二NMOS管M1的栅极和漏极的连接点；
所述第二NMOS管M1的源极接地；
所述Native管MS的漏极连接到所述供电电压VDD，栅极连接到第一节点1，源极连接到第三节点3，所述第三节点3还连接所述电源电压调整电路5的输出电压VL；所述第三节点3为所述Native管的源极与所述第二电阻R2靠近所述第三节点3一端的连接点。
所述电源电压检测电路6中所述第二电阻R2的靠近所述第三节点3的一端连接到所述第三节点3，远离所述第三节点3的一端连接到第四节点4；
所述第四节点4为所述第二电阻R2远离所述第三节点3的一端和所述第三NMOS的漏极及所述SMIT触发器输入端的连接点；
所述第三NMOS管M2的漏极连接到所述第四节点4，栅极连接到所述第一节点1，源极连接到地。
与现有技术相比，本发明有益效果如下：
本发明通过引入所述电源电压调整电路，使供电电压VDD在1.6～6V宽电压工作范围时，得到相对稳定的电源电压调整电路的输出电压VL，VL输出电压为1.6～2V；能够在同样阻值R2的情况下降低功耗，降低到原来的1/3，还能解决当VDD电压较低时，流经R2的电流较小，容易受到环境的干扰使系统工作不稳定的问题。
附图说明
图1为本发明提出的适用于低压低功耗的上电复位电路；
图2为现有技术中适用于低压低功耗的上电复位电路。
具体实施方式
为阐明技术问题、技术方案、实施过程及性能展示，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释。本发明，并不用于限定本发明。以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
实施例1
如图1所示，一种适用于低电压低功耗应用下的上电复位电路，包括电源电压调整电路5、电源电压检测电路6、SMIT触发器和整形驱动；其中所述电源电压调整电路5由第一电阻R1、第一NMOS管M0、第二NMOS管M1和Native管MS构成，为SMIT触发器、整形驱动及系统其它模块供电；所述电源电压检测电路6由第二电阻R2和第三NMOS管M2构成；电路中存在四个比较重要的连接节点分别为第一节点1、第二节点2、第三节点3和第四节点4。
所述电源电压调整电路5中所述第一电阻R1远离所述第一节点1的一端连接所述Native管MS的漏极并一起连接到供电电压VDD，靠近所述第一节点1的一端连接到所述第一节点1；所述第一节点1为所述第一电阻R1靠近所述第一节点1的一端和所述第一NMOS管M0的漏极、栅极、所述Native管MS的栅极以及所述第三NMOS管M2的栅极连接点；
所述第一NMOS管M0的源极连接到第二节点2；所述第二节点2为所述第一NMOS管M0的源极、所述第二NMOS管M1的栅极和漏极的连接点；
所述第二NMOS管M1的源极接地；
所述Native管MS的漏极连接到所述供电电压VDD，栅极连接到第一节点1，源极连接到第三节点3，所述第三节点3还连接所述电源电压调整电路5的输出电压VL；所述第三节点3为所述Native管的源极与所述第二电阻R2靠近所述第三节点3一端的连接点。
所述电源电压检测电路6中所述第二电阻R2的靠近所述第三节点3的一端连接到所述第三节点3，远离所述第三节点3的一端连接到第四节点4；
所述第四节点4为所述第二电阻R2远离所述第三节点3的一端和所述第三NMOS的漏极及所述SMIT触发器输入端的连接点；
所述第三NMOS管M2的漏极连接到所述第四节点4，栅极连接到所述第一节点1，源极连接到地。
本实例设计值：
在VDD(图1中的供电电压)低于1.6V时，(仿真时使用的5V工艺，Vtn＝Vtp＝0.8V，此时供电电压还不足以开启所述第一NMOS管M0，所述第二NMOS管M1)，I1(图1中流经R1、M0及M1的电流)＝0，所述电源电压调整电路5中所述第一节点1处电压V1跟随VDD电压变化，所述电源电压检测电路6可以准确检测VDD电压。由于MS为Native管(开启电压为0V)，所述电源电压调整电路5的输出电压VL＝V1。
当VDD＝1.6V时，I1＝0，VL＝V1＝VDD＝1.6V，所述第三NMOS管M2已经开启，此时设定I2*R2＝Vtp(SMIT触发器中PMOS管的开启电压)＝0.8V；SMIT触发器翻转进而导致输出信号PORN的电平翻转；此时V4＝0.8V，由于所述第三NMOS管M2管子尺寸是L>W(L为M2管的沟道长度，W为M2管的沟道宽度)，其开启电压Vtn_M2要高于0.8V：Vgs-Vtn_M2<Vds，所以此时所述第三NMOS管M2工作在饱和区，大大缩小了所述第三NMOS管M2由于开启电压的离散性对PORN(图1中的输出信号)翻转电压的影响；
上述内容中，Vgs为栅极与源极的电压差；Vtn为NMOS管开启电压；Vtp为PMOS管开启电压；Vds为(漏极与源极的电压差)；I2为所述电源电压检测电路6流经第二电阻R2及所述第三NMOS管M2的电流。
随着VDD电压进一步升高，当高于1.6V时，I1开始有电流，V1和VL会保持在一个相对稳定的值VL_稳态＝2Vtn+2Vov(Vov是为保持I1>0时，在MOS管栅源两端所加的高于Vt的电压)；此过程中所述第三NMOS管M2也逐渐由饱和区过度到线性区。当VDD上升到5V甚至6V时，VL电压已经远低于VDD电压；
本案例中VDD工作电压范围：1.6～6V；VL被设定为1.6～2V。
当VDD＝6V时，同样阻值R2，图1的功耗I2_1＝2/R2是图2功耗I2_2＝6/R2的1/3(忽略所述第二NMOS管M2导通电压的影响)。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的仅为本发明的优选例，并不用来限制本发明，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (3)

1.一种适用于低电压低功耗应用下的上电复位电路，其特征在于，包括电源电压调整电路(5)、电源电压检测电路(6)、SMIT触发器和整形驱动；其中所述电源电压调整电路(5)由第一电阻R1、第一NMOS管M0、第二NMOS管M1和Native管MS构成，为SMIT触发器、整形驱动及系统其它模块供电；所述电源电压检测电路(6)由第二电阻R2和第三NMOS管M2构成；电路中存在四个比较重要的连接节点分别为第一节点(1)、第二节点(2)、第三节点(3)和第四节点(4)。
2.根据权利要求1所述的一种适用于低电压低功耗应用下的上电复位电路，其特征在于，所述电源电压调整电路(5)中所述第一电阻R1远离所述第一节点(1)的一端连接所述Native管MS的漏极并一起连接到供电电压VDD，靠近所述第一节点(1)的一端连接到所述第一节点(1)；所述第一节点(1)为所述第一电阻R1靠近所述第一节点(1)的一端和所述第一NMOS管M0的漏极、栅极、所述Native管MS的栅极以及所述第三NMOS管M2的栅极连接点；
所述第一NMOS管M0的源极连接到第二节点(2)；所述第二节点(2)为所述第一NMOS管M0的源极、所述第二NMOS管M1的栅极和漏极的连接点；
所述第二NMOS管M1的源极接地；
所述Native管MS的漏极连接到所述供电电压VDD，栅极连接到第一节点(1)，源极连接到第三节点(3)，所述第三节点(3)还连接所述电源电压调整电路(5)的输出电压VL；所述第三节点(3)为所述Native管的源极与所述第二电阻R2靠近所述第三节点(3)一端的连接点。
3.根据权利要求1所述的一种适用于低电压低功耗应用下的上电复位电路，其特征在于，所述电源电压检测电路(6)中所述第二电阻R2的靠近所述第三节点(3)的一端连接到所述第三节点(3)，远离所述第三节点(3)的一端连接到第四节点(4)；
所述第四节点(4)为所述第二电阻R2远离所述第三节点(3)的一端和所述第三NMOS的漏极及所述SMIT触发器输入端的连接点；
所述第三NMOS管M2的漏极连接到所述第四节点(4)，栅极连接到所述第一节点(1)，源极连接到地。
CN202310717341.XA 2023-06-16 2023-06-16 一种适用于低电压低功耗应用下的上电复位电路 Active CN116722853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310717341.XA CN116722853B (zh) 2023-06-16 2023-06-16 一种适用于低电压低功耗应用下的上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310717341.XA CN116722853B (zh) 2023-06-16 2023-06-16 一种适用于低电压低功耗应用下的上电复位电路

Publications (2)

Publication Number Publication Date
CN116722853A true CN116722853A (zh) 2023-09-08
CN116722853B CN116722853B (zh) 2024-05-03

Family

ID=87867559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310717341.XA Active CN116722853B (zh) 2023-06-16 2023-06-16 一种适用于低电压低功耗应用下的上电复位电路

Country Status (1)

Country Link
CN (1) CN116722853B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767710A (en) * 1995-05-16 1998-06-16 Samsung Electronics Co., Ltd. Power-up reset signal generating circuit for an integrated circuit
JP2003316452A (ja) * 2002-04-23 2003-11-07 Matsushita Electric Works Ltd 制御電源
KR100673146B1 (ko) * 2005-11-17 2007-01-22 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
US20080111593A1 (en) * 2006-11-15 2008-05-15 Samsung Electronics Co., Ltd. Power-up reset circuits and semiconductor devices including the same
JP2010016435A (ja) * 2008-07-01 2010-01-21 Oki Semiconductor Co Ltd パワーオンリセット回路
CN103716023A (zh) * 2013-12-03 2014-04-09 北京中电华大电子设计有限责任公司 一种超低功耗的上电复位电路
CN106325449A (zh) * 2016-08-31 2017-01-11 中国科学院上海高等研究院 一种低功耗上电复位电路
CN107835006A (zh) * 2017-12-19 2018-03-23 电子科技大学 低功耗上电复位掉电复位电路
CN111934657A (zh) * 2020-08-13 2020-11-13 南京物间科技有限公司 一种低功耗上电复位和掉电复位电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767710A (en) * 1995-05-16 1998-06-16 Samsung Electronics Co., Ltd. Power-up reset signal generating circuit for an integrated circuit
JP2003316452A (ja) * 2002-04-23 2003-11-07 Matsushita Electric Works Ltd 制御電源
KR100673146B1 (ko) * 2005-11-17 2007-01-22 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
US20080111593A1 (en) * 2006-11-15 2008-05-15 Samsung Electronics Co., Ltd. Power-up reset circuits and semiconductor devices including the same
JP2010016435A (ja) * 2008-07-01 2010-01-21 Oki Semiconductor Co Ltd パワーオンリセット回路
CN103716023A (zh) * 2013-12-03 2014-04-09 北京中电华大电子设计有限责任公司 一种超低功耗的上电复位电路
CN106325449A (zh) * 2016-08-31 2017-01-11 中国科学院上海高等研究院 一种低功耗上电复位电路
CN107835006A (zh) * 2017-12-19 2018-03-23 电子科技大学 低功耗上电复位掉电复位电路
CN111934657A (zh) * 2020-08-13 2020-11-13 南京物间科技有限公司 一种低功耗上电复位和掉电复位电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. AMAYA等: "A Multi-Level Power-on Reset for Fine-Grained Power Management", 《2018 28TH INTERNATIONAL SYMPOSIUM ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION (PATMOS)》, pages 129 - 132 *
朱波等: "新型低功耗上电复位电路", 《微电子学》, pages 1 - 4 *

Also Published As

Publication number Publication date
CN116722853B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
US20220294426A1 (en) Ultra-low energy per cycle oscillator topology
CN105511540A (zh) 一种具有极低泄露电流的带隙基准启动电路
CN214674306U (zh) 一种低功耗芯片的欠压保护电路
CN103440011B (zh) 具有压差补偿的线性恒流源电路
CN114994500A (zh) 高压驱动芯片的过流检测电路及过流检测方法
CN116722853B (zh) 一种适用于低电压低功耗应用下的上电复位电路
CN109274268B (zh) 一种应用于芯片内部的高压转低压电路
CN108233701B (zh) 一种升降压电压转换电路
CN116054797A (zh) 一种带电压回差的低功耗复位电路
CN110739943A (zh) 一种带温度补偿的复位电路
CN115913195A (zh) 一种低功耗上、下电复位装置
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
CN112650351B (zh) 一种亚阈值电压基准电路
CN114400039A (zh) 一种具有迟滞特性的电压监测电路
CN108768362B (zh) 一种纯增强型mos管无静态功耗的上电复位电路
CN114356016A (zh) 低功耗cmos超宽温度范围瞬态增强型ldo电路
CN110545096B (zh) 一种快速启动电路
CN112667019A (zh) 一种运用于ldo的省电省面积的软启动电路
CN112018725A (zh) 过压防护装置
CN114442714A (zh) 一种用于钳位PMOS的Vgs的新型钳位结构
CN216216815U (zh) 一种延时电路
US20170179812A1 (en) Soft start circuit and power supply device equipped therewith
CN116736924B (zh) 一种宽输入范围低功耗的稳压源电路和电子设备
US10558233B1 (en) Dynamic bias current generator and associated electronic device
CN108964645B (zh) 延时电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant