CN110192163A - 电压调节器 - Google Patents

电压调节器 Download PDF

Info

Publication number
CN110192163A
CN110192163A CN201780084017.1A CN201780084017A CN110192163A CN 110192163 A CN110192163 A CN 110192163A CN 201780084017 A CN201780084017 A CN 201780084017A CN 110192163 A CN110192163 A CN 110192163A
Authority
CN
China
Prior art keywords
transistor
terminal
difference
boosting
gate terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780084017.1A
Other languages
English (en)
Inventor
萨穆利·哈利凯南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordic Semiconductor ASA
Original Assignee
Nordic Semiconductor ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nordic Semiconductor ASA filed Critical Nordic Semiconductor ASA
Publication of CN110192163A publication Critical patent/CN110192163A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs

Abstract

一种低压差电压调节器(2)，其被布置成调节输出电压(VDD)，包括：差分放大器部分(4)，其包括连接到参考电压(VREF)的第一放大器输入、第二放大器输入、和通过所述参考电压与所述第二放大器输入上的电压之间的差确定的差分输出；输出部分(10)，其被布置成提供受控于所述差分放大器部分的所述差分输出的调节器输出电压，其中所述第二放大器输入连接到或源自于所述调节器输出电压；第一偏置部分(6)，其被布置成根据外部负载电流将第一偏置电流提供到所述差分放大器部分；第二偏置部分(8)，其包括连接到所述输出部分的隔直电容器(C0)，以根据所述输出电压的变化率将第二偏置电流提供到所述差分放大器部分。

Description

电压调节器
技术领域
本发明涉及电压调节器，特别是低压差电压调节器。
背景技术
现代的电池驱动的片上系统(SoC)装置典型地被布置为在不同功率模式下操作。例如，SoC可具有第一“正常”操作模式(其中使用特定量的电流)，还可具有第二“低功率”操作模式，用于当没有或很少活动(例如处理器任务)由SoC执行时，其中低功率模式比正常模式具有更低的与其相关联的电流消耗。在一些SoC装置中，正常模式与低功率模式之间的电流消耗的差别可以上至6个量级。这些电压调节器被布置成调节输入电压降至较低的调节后电压。例如，调节器可被布置成从锂离子(Li离子)电池接收3.7V的输入电压或“电池电压”并产生1.8V的稳定的调节后的输出电压或“系统电压”。
通常目的在于，使电池驱动的装置中的电流消耗尽可能最少以保持尽可能长的电池寿命。为了减少电流消耗，SoC可设置有将电池电压转化为系统电压的两个或更多个电压调节器，其中不同的电压调节器根据需要用于各个操作模式中。仅作为非限制性示例而言，这样的SoC可包括：超低功率(ULP)低压差(LDO)电压调节器，其被布置成提供小于1mA的电流；高压LDO电压调节器，其被布置成提供大于1mA的电流。
LDO电压调节器是线性DC电压调节器，能够以极低输入-输出差分电压操作。通常选择这样的调节器是因为它们具有较低的最小操作电压、较高的功率效率和较低的散热。
申请人已经认识到，在典型的LDO电压调节器中，高功率效率无法实现，除非调节器在接近其最大设计负载电流下操作，这是因为，其产生的静态电流受此最大负载支配。然而，申请人已进一步认识到，在实践中，在大多数应用中，LDO调节器仅需要在其最大负载电流处或其接近处传输持续极少比例的时间。在实践中实现的实际效率因而显著低于理论值。
虽然上文提出的问题可通过提供自适应偏置而解决，但申请人也已认识到，这样的LDO电压调节器通常不能适当地响应于负载电流的瞬变(例如突然上升台阶)。现有技术中已知的LDO电压调节器不能以所需速率获取足够偏置电流以响应于负载电流的突变，特别是在超低功率操作范围外时。
发明内容
从第一方面看时，本发明提供一种低压差电压调节器，被布置成调节输出电压，所述低压差电压调节器包括：
差分放大器部分，其包括连接到参考电压的第一放大器输入、第二放大器输入、和差分输出，所述差分输出通过所述参考电压与所述第二放大器输入上的电压之差确定；
输出部分，其被布置成提供调节器输出电压，所述调节器输出电压受控于所述差分放大器部分的所述差分输出，其中，所述第二放大器输入连接到或源自于所述调节器输出电压；
第一偏置部分，其被布置成测量外部负载电流并且根据所述负载电流将第一偏置电流提供到所述差分放大器部分；
第二偏置部分，其包括连接到所述输出部分的隔直电容器，使得所述第二偏置电路部分测量所述输出电压的变化率并且根据所述变化率将第二偏置电流提供到所述差分放大器部分。
这样，本领域技术人员将认识到，本发明提供低压差(LDO)电压调节器，能够基于受负载产生的电流而适应被提供到差分放大器的偏置电流的水平。这意味着，当提供小负载电流时，LDO调节器不需要大静态电流，从而在低负载下显著减小电路功耗，而同时仍然允许偏置电流“上升”以在需要大负载电流的情况下保持稳定性。通过以此方式自适应偏置LDO调节器，与传统的LDO调节器相比，电路也可实现改进的带宽和瞬时响应。
第一偏置部分允许根据本发明实施例的LDO调节器增减第一偏置电流，以确保主导极点追踪输入中的主导极点。不过，申请人已认识到，第一偏置部分独自可能不总是能够响应负载电流的瞬变(即，突然剧烈变化)。第二偏置部分提供LDO调节器，通过响应于负载电流的高变化率“升压”提供到差分放大器的偏置电流的量而能够响应负载电流的瞬变。
根据本发明的差分放大器部分因而设置有两个可变偏置电流源。第一个源来自第一偏置部分并取决于外部负载电流的量，而第二个源来自第二偏置部分并取决于外部负载电流的变化率。连接到输出部分的直流(DC)阻隔电容器的优点是：其对偏置电流提供前馈控制，使得偏置电流可响应于负载电流的台阶而快速增大。
应认识到，差分放大器部分将典型地设置有额外的静态偏置电流源，无论外部负载电流如何，额外的静态偏置电流源保持恒定。
申请人已认识到，本发明的电压调节器可有利地比传统电压调节器更快地到达其最大输出电流。在优选组实施例中，电压调节器进一步包括：电流比较器，其被布置成将被提供到差分放大器部分的总偏置电流与阈值比较并当偏置电流超过所述阈值时产生过电流标记。应理解，总偏置电流是如前所述的第一偏置电流、第二偏置电流、和任意额外静态偏置电流之和。
此过电流标记可然后用于指示(例如对控制器)负载电流超过LDO电压调节器的最大输出电流且进一步的更高功率的电压调节器应启用以供应参考电压。这样，在本发明的实施例中，LDO电压调节器形成更大电路(其具有进一步的电压调节器，其比LDO电压调节器具有更高的最大输出电流)的一部分，则由这样的电流比较器产生的过电流标记可用于选择性地启用进一步的电压调节器。
申请人已认识到，由于电流比较器在LDO电压调节器的“回路内”，因而其可能无法如可能期望的那样尽快探测到负载电流对于LDO电压调节器过大。这是因为，电流比较器仅联接到输出电流，并因而无关于任何负载瞬变的量和转变率。不过，当施加于本发明的电压调节器时，通过响应于负载电流变化率而增大被提供到差分放大器的偏置电流，电流比较器将比传统LDO电压调节器更快地产生过电流标记，因而减少在更高功率电压调节器启用前所需的时间量。
对于任意电路，LDO调节器的差分放大器具有相关联的描述电路频率响应的转移函数。转移函数典型地具有极点位于特定频率(已知为转角频率)处。一旦已达到最低频率或“主导”极点的频率，则电路增益以20dB/十进位的速率开始减小(即，对于每10倍频率增大，增益降低20dB)。任意随后的极点然后将以另外的20dB/十进位增大此速率。每个极点也将引入90度相移。这样，通过两个极点，输出于是与输入反相(即，180度异相)，这可导致电路不稳定。这样，为了电路稳定，增益应在比第二极点(即，第一“非主导”极点)更低的频率下理想地降低至1(unity)。
由于任意输出电容和电阻形成第一级低通滤波器，因而转角频率fC(对应于LDO调节器的主导极点)可按照等式1计算。
在这个等式中，C是输出电容器的电容，R是负载电阻Rload和放大器输出电阻Rout的并联组合，按照等式2如下。
在这样的布置中，当负载电流较大时，负载电阻较小，这使主导极点频率变得更高。当负载电流较大时，放大器的输出电阻也较小并因而不会妨碍主导极点随负载电流增大而频率变得更高。
这种主导极点频率变得更高可导致稳定性问题，这是因为其不会使非主导极点转变，这意味着第二极点可能以比增益降低到1时更低的频率存在。这通过具有相对较高偏置电流用于差分放大器而被抵消。不过，在传统布置中，此偏置电流是固定的，意味着调节器在低负载时浪费功率而提供并不需要的高偏置。不过，根据本发明，第一偏置电流仅在必要时(即，在较高负载电流时)和/或在负载电流发生快速变化时增大，使得本发明的实施例在宽范围负载电流内更加功率高效，而同时保持稳定性。
虽然本领域技术人员将会认识到存在多种差分放大器构造可以用于实施本发明，不过在至少一些优选实施例中，差分放大器部分包括：长尾对，其包括：
第一和第二差分对晶体管，其具有它们相应的源极端子连接到一起且连接到所述第一和第二偏置部分以相应地通过所述第一和第二偏置电流驱动；
尾晶体管，其被布置而使其漏极端子连接到所述第一和第二差分对晶体管的相应的源极端子；
其中，所述第一放大器输入包括所述第一差分对晶体管的栅极端子，所述第二放大器输入包括所述第二差分对晶体管的栅极端子，所述差分输出包括所述第一差分对晶体管的漏极端子。
在一些这样的实施例中，所述长尾对进一步包括电流镜，所述电流镜包括的第一和第二镜晶体管被布置为使得：
所述第一镜晶体管的漏极端子连接到所述第一差分对晶体管的漏极端子；
所述第二镜晶体管的漏极端子连接到所述第二镜晶体管的栅极端子并且连接到所述第二差分对晶体管的漏极端子；
所述第一和第二镜晶体管的栅极端子相互连接。
在一些实施例中，所述输出部分包括：输出晶体管，其被布置为使得：其源极端子连接到输入电压；其漏极端子连接到输出电压；其栅极端子连接到所述差分放大器部分的所述差分输出。本领域技术人员将认识到，这种布置允许输入晶体管根据由差分放大器部分施加于其栅极端子的电压而改变调节器输出电压。在差分放大器包括长尾对的实施例中，输入晶体管的栅极端子连接到第一差分对晶体管的漏极端子。
虽然应认识到存在多种电路构造适于实施第一偏置部分以响应于负载电流的量而提供自适应偏置电流，不过在一些优选实施例中，所述第一偏置部分包括：
自适应偏置尾晶体管，其中所述自适应尾晶体管的漏极端子连接到所述差分放大器部分；
驱动器晶体管，其中，所述驱动器晶体管的源极端子连接到输入电压，所述驱动器晶体管的栅极端子连接到所述差分输出部分的所述差分输出；
自适应偏置低通滤波器，其连接到所述驱动器晶体管的漏极端子与所述自适应偏置尾晶体管的栅极端子之间。
在一些这样的实施例中，所述第一偏置部分进一步包括：串联布置的第一和第二连接二极管的晶体管，使得：
所述第一连接二极管的晶体管的栅极端子和漏极端子连接到所述驱动器晶体管的漏极端子；
所述第二连接二极管的晶体管的栅极端子和漏极端子连接到所述第一连接二极管的晶体管的源极端子。
在一些进一步的这样的实施例中，所述自适应偏置低通滤波器包括：第一和第二自适应偏置滤波器晶体管，其被布置为使得：
所述第一自适应偏置滤波器晶体管的栅极端子连接到所述驱动器晶体管的所述漏极端子；
所述第二自适应偏置滤波器晶体管的栅极端子连接到所述第一自适应偏置滤波器晶体管的源极端子并连接到所述自适应偏置尾晶体管的栅极端子；
所述第二自适应偏置滤波器晶体管的漏极端子和源极端子接地。因此，应认识到，根据这样的实施例，第一自适应偏置滤波器晶体管用作电阻器，而第二自适应偏置滤波器晶体管则用作电容器，以提供低通“RC”滤波器。在第一偏置部分包括第一和第二连接二极管的晶体管的实施例中，第二自适应偏置滤波器晶体管的漏极端子可连接到第二连接二极管的晶体管的栅极端子和漏极端子。
在一些实施例中，所述第一偏置部分包括低通滤波器。这样的实施例引入响应于负载电流的额外的非主导极点。这可有助于确保：当更高的负载电流被提供且主导极点转变到更高的频率时，第一非主导极点也转变到更高的频率，使得单位增益在第二极点之前到达。
还应认识到，存在多种电路构造适于实施第二偏置部分以响应于负载电流的高变化率提供升压偏置电流。在一些优选实施例中，所述第二偏置部分包括：升压输入晶体管；和具有第一和第二升压镜晶体管的升压电流镜，其中：
所述升压输入晶体管的栅极端子经由所述隔直电容器连接到所述调节器输出电压；
所述升压输入晶体管的漏极端子连接到所述第一和第二升压镜晶体管的栅极端子并连接到所述第一升压镜晶体管的漏极端子；
所述第二升压镜晶体管的漏极端子连接到所述差分放大器部分。
这样，本领域技术人员将认识到，根据这样的实施例，隔直电容器允许与调节器输出电压的突降相关联的高频组分通过，这使得升压输入晶体管启用并快速获取额外的电流经由升压电流镜至差分放大器部分。当调节器输出电压回升到其期望值时，升压输入晶体管将再次变为停用，使差分放大器部分返回其常规电流消耗。
在一些这样的实施例中，所述第二偏置部分进一步包括参考电流镜，参考电流源，和低通滤波器，其中所述参考电流镜包括第一和第二参考电流镜晶体管，其中：
所述第一和第二参考电流镜晶体管的相应的栅极端子相互连接、连接到所述第一参考电流镜晶体管的漏极端子、并连接到所述参考电流源；
所述升压低通滤波器连接到所述第二参考电流镜晶体管的漏极端子与所述升压输入晶体管的栅极端子之间。
虽然升压低通滤波器可按照现有技术自身已知的任意方式构建，不过，在一些实施例中，所述低通滤波器包括：第一、第二、第三升压滤波器晶体管，其中，所述第一和第二升压滤波器晶体管串联布置且每个为二极管连接的构造，所述第三升压滤波器晶体管被布置为使得其漏极端子连接到所述第一升压滤波器晶体管的栅极端子、其栅极端子连接到所述第二升压滤波器晶体管的栅极端子、其源极端子连接到所述升压输入晶体管的栅极端子。
应认识到，为了提供第二偏置电流，第二偏置部分必须连接到电压源。在优选实施例中，第一升压镜晶体管的源极端子连接到输入电压。类似地，在一些可能重叠的实施例中，升压输入晶体管的源极端子连接到输入电压。
附图说明
现在将仅示例性地参照附图描述本发明的特定实施例，其中：
图1显示出根据本发明的实施例的低压差电压调节器的电路示意图；以及
图2显示出模拟图表，其示出图1所示的电路对负载电流中的台阶的响应。
具体实施方式
图1显示出根据本发明的实施例的低压差电压调节器的电路示意图。虽然低压差电压调节器(LDO)2将典型地实施为单个集成电路，不过LDO 2在此分为多个分立的电路部分(仅用于例示性目的)。LDO 2包括：差分放大器部分；第一偏置部分6；第二偏置部分8；输出部分10。这些逻辑电路部分中的每个将进而在下文中描述。
LDO 2被布置成调节输入电压VDDH以提供输出电压VDD，其中目的在于驱动输出电压VDD至参考电压VREF。差分放大器部分4被布置为长尾对，并将输出电压VDD的值与参考电压VREF比较，且产生与它们之差成比例的输入信号。长尾对通过两个n通道金属氧化物半导体场效应晶体管(nMOSFETS)构建，MN1和MN2被布置为使得：MN1的栅极端子连接到参考电压VREF，MN2的栅极端子连接到输出电压VDD。MN1和MN2的相应源极端子连接到一起并进一步连接到额外尾晶体管MN6的漏极端子，MN6的源极端子连接到地GND。MN6的栅极端子连接到参考电流晶体管MN10的漏极端子和栅极端子，MN10的源极端子连接到地GND。MN10的栅极端子和漏极端子还连接到电流源12，电流源12进而连接到输入电压VDDH。此参考晶体管MN10将偏置电压提供到尾晶体管MN6，使得差分放大器部分4设置有恒定偏置电流，即，MN10和MN6形成电流镜，使得差分放大器部分4设置有由电流源12产生的参考电流。
差分放大器部分4进一步包括：另一电流镜，其通过两个p通道MOSFETS(pMOSFETS)MP3和MP4构建。MP3和MP4的源极端子均连接到输入电压VDDH，它们的相应栅极端子连接到一起并连接到MP3的漏极端子。MP3的漏极端子连接到MN2的漏极端子，而MP4的漏极端子连接到MN1的漏极端子。MP4的漏极端子进一步连接到输出晶体管MP0的栅极端子。MP4的漏极端子还连接到两个复制晶体管MP1和MP2的栅极端子，这将在下文中更详细描述。
在输出电压VDD与参考电压VREF之间的任何差别将导致非零电压施加于输入晶体管MP0的栅极。由于输入晶体管MP0使其源极端子连接到输入电压VDDH并使其漏极端子连接到输出电压VDD，因而施加于MP0栅极端子的电压将直接影响输出电压VDD。
第一或“自适应”偏置部分6包括：额外尾晶体管MN5，其被布置为使其漏极端子连接到MN1和MN2的源极端子且其源极端子连接到地GND。MN5的栅极端子经由低通滤波器结构连接到第一复制晶体管MP1的漏极端子。低通滤波器结构由第一滤波器晶体管MN11构建，第一滤波器晶体管MN11使其漏极端子和源极端子连接到地GND且其栅极端子连接到MN5的栅极端子和第二滤波器晶体管MN4的源极端子。MN4的栅极端子连接到第一复制晶体管MP1的漏极端子，且第一复制晶体管MP1然后经由两个连接二极管的晶体管MN3和MN31连接到地GND。本领域技术人员应认识到，用词“二极管连接”被理解为是指晶体管使其栅极端子和漏极端子连接到一起。MN3的栅极端子和漏极端子进一步连接到MN4的漏极端子。
由于第一复制晶体管MP1的栅极端子连接到差分放大器部分4的输出，因而输出电压VDD与参考电压VREF之差将引发电流流动通过第一复制晶体管MP1。此电流然后通过低通滤波器结构滤波并引发电压施加于尾晶体管MN5的栅极端子。这使得尾晶体管MN5将额外的自适应偏置电流提供到差分放大器部分4，其中此偏置电流取决于负载电流。也就是说，高负载电流将使输出电压VDD降低到低于参考电压VREF，这进而启用复制晶体管MP1，结果使提供到差分放大器部分4的自适应偏置电流增大，从而使其可增大输出电压VDD并驱动其回到参考电压VREF的期望值。
第二(或“升压”)偏置部分8包括：升压输入晶体管MP5，其源极端子连接到输入电压VDDH且其栅极端子经由电容器C0连接到输出电压VDD。MP5的栅极端子进一步经由低通滤波器结构连接到升压镜晶体管MN9的漏极端子。这种升压镜晶体管MP9(其源极端子连接到地，且其栅极端子连接到参考晶体管MN10的漏极端子和栅极端子)将小的恒定的偏置电压提供到升压输入晶体管MP5。MP5的漏极端子连接到升压电流镜结构(其包括连接二极管的晶体管MN8和升压尾晶体管MP7。MN7和MN8的栅极端子均连接到MN8的漏极端子和MP5的漏极端子。MN7和MN8的源极端子连接到地GND。升压尾晶体管MN7的漏极端子连接到差分放大器部分4内的MN1和MN2的源极端子。
如果输出电压VDD突降，例如由于输出电流经历突增所致，特别是当所述突增使得输出电流超过LDO 2的额定最大输出电流时，则电容器C0将使升压输入晶体管MP5开始导通，并驱动电流通过连接二极管的晶体管MN8。由于通过连接二极管的晶体管MN8的电流镜像于升压尾晶体管MN7，因而这响应于快速变化的输出电压VDD而驱动额外偏置电流到差分放大器部分4。
输出电路部分10进一步包括：比较器14，其被布置为使其正输入连接到第二复制晶体管MP2的漏极端子并连接到固定电阻器R0(其连接到地GND)。第二复制晶体管MP2的源极端子连接到输入电压VDDH，而其栅极端子连接到差分放大器部分4内的MP4的漏极端子，如前所述。比较器14的另一个输入(负)连接到参考电压VREF。此电流比较器14被布置成在其输出提供过电流测量值ICMP。也就是说，比较器14测量来自于第二复制晶体管MP2(其经由固定电阻器R0而被驱动到地GND)的复制电流。电流比较器14还通过比较器偏置晶体管MN12而利用自适应偏置。这允许比较器14在不使用时需要极小静态电流。由比较器14提供的ICMP信号可用于监测调节器是否能够提供高电流，如图2中所示。
图2显示出模拟图线，例示出图1中所示电路2对负载电流18中的台阶的响应。在此特定示例中，负载电流18中的台阶始于初始时刻T1处的1μA至20mA的初始值。图2例示出通过使第二偏置部分8存在于LDO电路2内实现的性能差异。对于比较目的，图2显示出用于每种信号的两条迹线，其中，带后缀a的附图标记所标示迹线指示出第二偏置部分8停用，而带后缀b的附图标记所标示迹线指示出第二偏置部分8启用。为了模拟目的，这分别通过停用或启用电容器C0以有效脱离或连接第二偏置部分8而实现。
在时刻t1处，负载电流18经历脉冲使输出电压VDD开始降低，如迹线24a和24b所示。输出电压VDD的这种突变使通过电容器C0的电流快速增大。这进而使由升压尾晶体管MN7提供的电流20快速增大，如迹线20b所示。对照而言，当电容器C0停用时，不提供这样的等效电流，如迹线20a所示。当与第二偏置部分8停用时(如迹线16a所示)的情况相比时，当第二偏置部分8启用时(如迹线16b所示)，这使施加于输入晶体管MP0的栅极的电压16更快地升高。
与第二偏置部分8停用时(如迹线22a所示)的情况相比时，在第二偏置部分8启用(如迹线22b所示)的情况下，施加于比较器偏置晶体管MN12的栅极端子的电压22也更早地增大。与第二偏置部分8停用(如迹线26a所示)的情况相比时，在第二偏置部分8启用(如迹线26b所示)时，这使比较器14的输出ICMP更早地产生指示过电流的脉冲。
这样，本领域技术人员将认识到，本发明提供的低压差电压调节器与传统电压调节器相比能够更快地响应于负载电流的瞬变。本领域技术人员将认识到，上述实施例仅为示例性的，而非对本发明的范围进行限制。

Claims (16)

1.一种低压差电压调节器，其被布置成调节输出电压，所述低压差电压调节器包括：
差分放大器部分，其包括连接到参考电压的第一放大器输入、第二放大器输入、和差分输出，所述差分输出通过所述参考电压与所述第二放大器输入上的电压之间的差确定；
输出部分，其被布置成提供调节器输出电压，所述调节器输出电压通过所述差分放大器部分的所述差分输出而控制，其中所述第二放大器输入连接到或源自于所述调节器输出电压；
第一偏置部分，其被布置成测量外部负载电流并且根据所述负载电流将第一偏置电流提供到所述差分放大器部分；
第二偏置部分，其包括连接到所述输出部分的隔直电容器，使得第二偏置电路部分测量所述输出电压的变化率并且根据所述变化率将第二偏置电流提供到所述差分放大器部分。
2.如权利要求1所述的低压差电压调节器，其中，
所述差分放大器部分设置有额外的静态的偏置电流源，所述额外的静态的偏置电流源保持恒定，且与所述外部负载电流无关。
3.如权利要求1或2所述的低压差电压调节器，还包括：
电流比较器，其被布置将提供到所述差分放大器部分的总偏置电流与阈值比较，并当所述总偏置电流超过所述阈值时产生过电流标记。
4.如权利要求3所述的低压差电压调节器，其中，
所产生的过电流标记用于选择性地启用进一步的电压调节器。
5.如前述权利要求中任一项所述的低压差电压调节器，其中，所述差分放大器部分包括长尾对，所述长尾对包括：
第一差分对晶体管和第二差分对晶体管，其具有它们各自的源极端子，所述源极端子连接到一起且连接到所述第一偏置部分和所述第二偏置部分以相应地通过所述第一偏置电流驱动和所述第二偏置电流驱动；
尾晶体管，其被布置成使其漏极端子连接到所述第一差分对晶体管和所述第二差分对晶体管的各自的源极端子；
其中，所述第一放大器输入包括所述第一差分对晶体管的栅极端子，所述第二放大器输入包括所述第二差分对晶体管的栅极端子，所述差分输出包括所述第一差分对晶体管的漏极端子。
6.如权利要求5所述的低压差电压调节器，其中，
所述长尾对进一步包括电流镜，所述电流镜包括的第一镜晶体管和第二镜晶体管被布置成使得：
所述第一镜晶体管的漏极端子连接到所述第一差分对晶体管的漏极端子；
所述第二镜晶体管的漏极端子连接到所述第二镜晶体管的栅极端子并且连接到所述第二差分对晶体管的漏极端子；以及
所述第一镜晶体管的栅极端子和所述第二镜晶体管的栅极端子相互连接。
7.如前述权利要求中任一项所述的低压差电压调节器，其中，
所述输出部分包括：输出晶体管，其被布置为使得：其源极端子连接到输入电压；其漏极端子连接到输出电压；其栅极端子连接到差分放大器部分的差分输出。
8.如前述权利要求中任一项所述的低压差电压调节器，其中，所述第一偏置部分包括：
自适应偏置尾晶体管，其中所述自适应尾晶体管的漏极端子连接到差分放大器部分；
驱动器晶体管，其中，所述驱动器晶体管的源极端子连接到输入电压，所述驱动器晶体管的栅极端子连接到差分输出部分的差分输出；
自适应偏置低通滤波器，其在所述驱动器晶体管的漏极端子与所述自适应偏置尾晶体管的栅极端子之间连接。
9.如权利要求8所述的低压差电压调节器，其中，
所述第一偏置部分进一步包括：串联布置的第一连接二极管的晶体管和第二连接二极管的晶体管，使得：
所述第一连接二极管的晶体管的栅极端子和漏极端子连接到所述驱动器晶体管的漏极端子；
所述第二连接二极管的晶体管的栅极端子和漏极端子连接到所述第一连接二极管的晶体管的源极端子。
10.如权利要求8或9所述的低压差电压调节器，其中，
所述自适应偏置低通滤波器包括：第一自适应偏置滤波器晶体管和第二自适应偏置滤波器晶体管，其被布置为使得：
所述第一自适应偏置滤波器晶体管的栅极端子连接到所述驱动器晶体管的所述漏极端子；
所述第二自适应偏置滤波器晶体管的栅极端子连接到所述第一自适应偏置滤波器晶体管的源极端子并连接到所述自适应偏置尾晶体管的栅极端子；
所述第二自适应偏置滤波器晶体管的漏极端子和源极端子接地。
11.如前述权利要求中任一项所述的低压差电压调节器，其中，
所述第一偏置部分包括低通滤波器。
12.如前述权利要求中任一项所述的低压差电压调节器，其中，
第二偏置部分包括：升压输入晶体管；和包括第一升压镜晶体管和第二升压镜晶体管的升压电流镜，其中：
所述升压输入晶体管的栅极端子经由所述隔直电容器连接到调节器输出电压；
所述升压输入晶体管的漏极端子连接到所述第一升压镜晶体管的栅极端子和所述第二升压镜晶体管的栅极端子并连接到所述第一升压镜晶体管的漏极端子；
所述第二升压镜晶体管的漏极端子连接到所述差分放大器部分。
13.如权利要求12所述的低压差电压调节器，其中，
第二偏置部分进一步包括：参考电流镜，参考电流源，和低通滤波器，其中所述参考电流镜包括第一参考电流镜晶体管和第二参考电流镜晶体管，其中：
所述第一参考电流镜晶体管和所述第二参考电流镜晶体管的各自的栅极端子相互连接，连接到所述第一参考电流镜晶体管的漏极端子，并连接到所述参考电流源；以及
升压低通滤波器在所述第二参考电流镜晶体管的漏极端子与升压输入晶体管的栅极端子之间连接。
14.如权利要求13所述的低压差电压调节器，其中，
所述低通滤波器包括：第一升压滤波器晶体管、第二升压滤波器晶体管、第三升压滤波器晶体管，其中，所述第一升压滤波器晶体管和所述第二升压滤波器晶体管串联布置且各自为连接二极管的构造，所述第三升压滤波器晶体管被布置成：使得其漏极端子连接到所述第一升压滤波器晶体管的栅极端子，其栅极端子连接到所述第二升压滤波器晶体管的栅极端子，其源极端子连接到所述升压输入晶体管的栅极端子。
15.如权利要求12至14中任一项所述的低压差电压调节器，其中，
所述第一升压镜晶体管的源极端子连接到输入电压。
16.如权利要求12至15中任一项所述的低压差电压调节器，其中，
所述升压输入晶体管的源极端子连接到输入电压。
CN201780084017.1A 2016-11-30 2017-11-30 电压调节器 Pending CN110192163A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1620335.8 2016-11-30
GB1620335.8A GB2557224A (en) 2016-11-30 2016-11-30 Voltage regulator
PCT/GB2017/053612 WO2018100378A1 (en) 2016-11-30 2017-11-30 Voltage regulator

Publications (1)

Publication Number Publication Date
CN110192163A true CN110192163A (zh) 2019-08-30

Family

ID=58073524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780084017.1A Pending CN110192163A (zh) 2016-11-30 2017-11-30 电压调节器

Country Status (6)

Country Link
US (1) US20200081470A1 (zh)
EP (1) EP3548981A1 (zh)
CN (1) CN110192163A (zh)
GB (1) GB2557224A (zh)
TW (1) TW201833710A (zh)
WO (1) WO2018100378A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113867465A (zh) * 2021-10-13 2021-12-31 辽宁大学 一种用于片内可调节带宽的ldo模块

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11480985B2 (en) 2021-01-21 2022-10-25 Qualcomm Incorporated Low-power voltage regulator with fast transient response
CN114610107A (zh) * 2022-01-13 2022-06-10 电子科技大学 一种基于混合调制偏置电流产生电路的nmos ldo

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0986174A1 (de) * 1998-09-11 2000-03-15 STMicroelectronics GmbH Komparator
US20020171403A1 (en) * 2001-05-01 2002-11-21 Lopata Douglas D. Dynamic input stage biasing for low quiescent current amplifiers
CN101141117A (zh) * 2006-09-08 2008-03-12 株式会社理光 差分放大器电路、其控制方法、使用其的电压调节器
US20090066306A1 (en) * 2007-09-11 2009-03-12 Ricoh Company, Ltd. Constant voltage circuit
US8289009B1 (en) * 2009-11-09 2012-10-16 Texas Instruments Incorporated Low dropout (LDO) regulator with ultra-low quiescent current
DE102013207939A1 (de) * 2012-04-30 2013-10-31 Infineon Technologies Austria Ag Low-Drop-Spannungsregler

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977963B2 (ja) * 2012-03-08 2016-08-24 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0986174A1 (de) * 1998-09-11 2000-03-15 STMicroelectronics GmbH Komparator
US20020171403A1 (en) * 2001-05-01 2002-11-21 Lopata Douglas D. Dynamic input stage biasing for low quiescent current amplifiers
CN101141117A (zh) * 2006-09-08 2008-03-12 株式会社理光 差分放大器电路、其控制方法、使用其的电压调节器
US20090066306A1 (en) * 2007-09-11 2009-03-12 Ricoh Company, Ltd. Constant voltage circuit
US8289009B1 (en) * 2009-11-09 2012-10-16 Texas Instruments Incorporated Low dropout (LDO) regulator with ultra-low quiescent current
DE102013207939A1 (de) * 2012-04-30 2013-10-31 Infineon Technologies Austria Ag Low-Drop-Spannungsregler

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AMAYA, ANDRÉS F: "An area efficient high speed, fully on-chip low dropout -LDO- voltage regelator", 《INGENIERÍA Y COMPETITIVIDAD》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113867465A (zh) * 2021-10-13 2021-12-31 辽宁大学 一种用于片内可调节带宽的ldo模块

Also Published As

Publication number Publication date
EP3548981A1 (en) 2019-10-09
GB201620335D0 (en) 2017-01-11
US20200081470A1 (en) 2020-03-12
GB2557224A (en) 2018-06-20
WO2018100378A1 (en) 2018-06-07
TW201833710A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
KR100991699B1 (ko) 정전압 회로 및 그 동작 제어 방법
CN107102671B (zh) 低功耗快速瞬态响应低压差电压调整器
US7323853B2 (en) Low drop-out voltage regulator with common-mode feedback
CN108803761B (zh) 一种含有高阶温度补偿的ldo电路
CN109164861A (zh) 一种快速瞬态响应的低压差线性稳压器
JP6545692B2 (ja) バッファ回路および方法
TWI411903B (zh) 低壓差穩壓器
US20200278710A1 (en) Regulator dropout control
CN107479610B (zh) 一种快速响应ldo电路
US9575498B2 (en) Low dropout regulator bleeding current circuits and methods
CN110192163A (zh) 电压调节器
CN103472882A (zh) 集成摆率增强电路的低压差线性稳压器
TWI672572B (zh) 電壓調節器
KR20220061134A (ko) Ldo를 위한 프리 레귤레이터
EP2656162A2 (en) Active leakage consuming module for ldo regulator
TWI535196B (zh) 放大器及其操作方法
TWI468894B (zh) 具有改善暫態響應之低壓降穩壓器
US8987949B1 (en) Linear regulator with multiple outputs and local feedback
EP4357876A1 (en) A low dropout regulator
CN109857182B (zh) 一种线性稳压电路及芯片
CN105573395A (zh) 一种非外置电容的低压差线性稳压电路
CN115356513A (zh) 一种电源波动的数字检测电路
US9513644B1 (en) Energy efficient systems having linear regulators and methods of operating the same
CN114879795A (zh) 可实现电压域输出的低压差线性稳压器
CN115291664A (zh) 一种静态功耗自动可调的低压差线性稳压器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190830