JP3695305B2 - 電源回路 - Google Patents

電源回路 Download PDF

Info

Publication number
JP3695305B2
JP3695305B2 JP2000312392A JP2000312392A JP3695305B2 JP 3695305 B2 JP3695305 B2 JP 3695305B2 JP 2000312392 A JP2000312392 A JP 2000312392A JP 2000312392 A JP2000312392 A JP 2000312392A JP 3695305 B2 JP3695305 B2 JP 3695305B2
Authority
JP
Japan
Prior art keywords
potential
amplification path
output
control signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000312392A
Other languages
English (en)
Other versions
JP2002123326A (ja
Inventor
隆史 藤瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000312392A priority Critical patent/JP3695305B2/ja
Priority to US09/975,733 priority patent/US6501252B2/en
Publication of JP2002123326A publication Critical patent/JP2002123326A/ja
Application granted granted Critical
Publication of JP3695305B2 publication Critical patent/JP3695305B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＣＤドライバ等の電源回路に関し、特に、プッシュプル方式により負荷に電源を供給するボルテージフォロア形式の電源回路に関する。
【０００２】
【従来の技術】
従来のＬＣＤドライバ等の電源回路においては、図５に示すようなプッシュプル方式を用いるものがあった。図５に示す電源回路は、出力段にＰチャネルトランジスタを用いて出力端子に電流を供給する第１の増幅経路１００と、出力段にＮチャネルトランジスタを用いて出力端子から電流を吸収する第２の増幅経路２００とを含んでいる。この電源回路には、高電位側の入力電位ＶHと低電位側の入力電位ＶLとを抵抗Ｒ１０、Ｒ２０、Ｒ３０によって分圧して得られた第１の電位Ｖ10と第２の電位Ｖ20とが供給されている。第１の増幅経路１００には低い方の第２の電位Ｖ20が供給され、第２の増幅経路２００には高い方の第１の電位Ｖ10が供給されるので、通常は、第１の増幅経路１００の出力トランジスタと第２の増幅経路２００の出力トランジスタとの両方が同時に動作することはない。
【０００３】
【発明が解決しようとする課題】
しかしながら、プロセスのばらつき等により、第１の増幅経路１００又は第２の増幅経路２００に含まれる差動増幅器の差動対を構成するトランジスタのしきい電圧等が変動した場合には、第１の増幅経路１００の出力トランジスタと第２の増幅経路２００の出力トランジスタとの両方が同時に動作してしまう場合があり、このとき大電流が流れてしまうという問題があった。一方、抵抗Ｒ２０の値を大きくすることにより、第１の電位Ｖ10と第２の電位Ｖ20とのオフセットを大きくすると、電源回路の出力電圧が波を打ったように振動してしまうという問題があった。
【０００４】
ところで、日本国特許出願公開（特開）昭６１−７９３１２号公報には、増幅器の出力に含まれる直流成分をウインドコンパレータに入力し、あるレベルを超えた時に逐次比較レジスタを動作させてマルチプレクサに制御信号を送り、初段増幅器の共通ソース抵抗の中点を制御するオフセット調整手段を備えた直流増幅器が記載されている。
【０００５】
また、特開平７−１０６８７５号公報には、差動トランジスタと、差動トランジスタの共通接続されたソース電極に接続された電流源のトランジスタと、これらに並列に接続された抵抗及び電流源のトランジスタと、抵抗の両端の電圧を基準電圧と比較して出力を２つの電流源のトランジスタに帰還する比較器とを備えた半導体集積回路が記載されている。
【０００６】
しかしながら、これらの文献において記載されている技術は、出力電位のＤＣオフセットを調整するためのものであり、出力段におけるプッシュプル動作を制御するものではない。
【０００７】
そこで、上記の点に鑑み、本発明は、プッシュプル方式により負荷に電源を供給する電源回路において、出力段のＰチャネルトランジスタとＮチャネルトランジスタの動作を制御することによって、プロセス等のばらつきにより大電流が流れるのを防止することを目的とする。
【０００８】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る電源回路は、第１の電位が入力され、制御信号が第１の状態のときに出力端子に電流を供給する第１の増幅経路と、第１の電位よりも高い第２の電位が入力され、制御信号が第２の状態のときに出力端子から電流を吸収する第２の増幅経路と、第１の電位と第２の電位との間の第３の電位を作成する中間電位作成回路と、出力端子の電位が第３の電位よりも低いときに第１の状態の制御信号を作成し、出力端子の電位が第３の電位よりも高いときに第２の状態の制御信号を作成することにより、第１の増幅経路と第２の増幅経路との内の一方のみを活性化する比較回路とを具備する。
【０００９】
ここで、第１の増幅経路が、出力段にＰチャネルトランジスタを用いた負帰還増幅器を含み、第２の増幅経路が、出力段にＮチャネルトランジスタを用いた負帰還増幅器を含むように構成しても良い。
また、中間電位作成回路が、第１の電位と第２の電位とを分圧することにより第３の電位を作成するようにしても良い。
【００１０】
以上の様に構成した本発明に係る電源回路によれば、基準電位となる第３の電位と出力端子の電位とを比較して第１及び第２の増幅経路の動作を制御することによって、プロセス等のばらつきにより大電流が流れることを防止できる。
【００１１】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態について説明する。
図１は、本発明の第１の実施形態に係る電源回路の構成を示す図である。図１に示すように、この電源回路は、出力段にＰチャネルトランジスタを用いて出力端子に電流を供給する第１の増幅経路１０と、出力段にＮチャネルトランジスタを用いて出力端子から電流を吸収する第２の増幅経路２０とを含んでいる。
【００１２】
図２に、第２の増幅経路２０の具体的な回路例を示す。第２の増幅経路２０は、ＮチャネルトランジスタＱＮ１〜ＱＮ２及びＰチャネルトランジスタＱＰ３〜ＱＰ４等により構成される差動増幅器と、出力段のＮチャネルトランジスタＱＮ５と、出力段のトランジスタをオン／オフするためのＮチャネルトランジスタＱＮ７とを含んでいる。制御入力に印加される制御信号がハイレベルになると、インバータ２の出力がローレベルになり、トランジスタＱＮ７がオフして出力段のトランジスタＱＮ５が動作する。一方、制御入力に印加される制御信号がローレベルになると、インバータ２の出力がハイレベルになり、トランジスタＱＮ７がオンして出力段のトランジスタＱＮ５がオフする。
【００１３】
図３に、第１の増幅経路１０の具体的な回路例を示す。第１の増幅経路１０は、ＰチャネルトランジスタＱＰ１〜ＱＰ２及びＮチャネルトランジスタＱＮ３〜ＱＮ４等により構成される差動増幅器と、出力段のＰチャネルトランジスタＱＰ５と、出力段のトランジスタをオン／オフするためのＰチャネルトランジスタＱＰ７とを含んでいる。制御入力に印加される制御信号がハイレベルになると、インバータ１の出力がローレベルになり、トランジスタＱＰ７がオンして出力段のトランジスタＱＰ５がオフする。一方、制御入力に印加される制御信号がローレベルになると、インバータ１の出力がハイレベルになり、トランジスタＱＰ７がオフして出力段のトランジスタＱＰ５が動作する。
【００１４】
再び図１を参照すると、この電源回路には、高電位側の入力電位ＶHと低電位側の入力電位ＶLとを抵抗Ｒ１〜Ｒ４によって分圧して得られた第１の電位Ｖ1と第２の電位Ｖ2とが供給されている。また、第１の電位Ｖ1と第２の電位Ｖ2との間の第３の電位Ｖ3が、比較回路３０の反転入力に供給されている。比較回路３０の非反転入力には、出力端子が接続されている。比較回路３０は、第１の増幅経路１０及び第２の増幅経路２０に供給するための制御信号を出力する。
【００１５】
これにより、出力端子の電位が第３の電位Ｖ3よりも高い場合には、制御信号がハイレベルとなって、第２の増幅経路２０のみが動作する。一方、出力端子の電位が第３の電位Ｖ3よりも低い場合には、制御信号がローレベルとなって、第１の増幅経路１０のみが動作する。その結果、第１の増幅経路１０と第２の増幅経路２０との両方が同時に動作することがなく、プロセス等のばらつきにより大電流が流れることを防止できる。
【００１６】
また、第１の電位Ｖ1と第２の電位Ｖ2とのオフセットを大きくする必要がないので、電源回路の出力電圧が波を打ったように振動してしまうという問題を解決することもできる。
【００１７】
次に、本発明の第２の実施形態に係る電源回路について、図４を参照しながら説明する。図４に示すように、本実施形態においては、比較回路３０が出力する制御信号を第２の増幅経路２０のトランジスタＱＮ７（図２参照）に直接入力することにより、インバータ２を省略している。同様に、比較回路３０の出力を第１の増幅経路１０のトランジスタＱＰ７（図３参照）に直接入力することにより、インバータ１を省略している。また、比較回路３０の非反転入力には第３の電位Ｖ3が供給され、比較回路３０の反転入力には出力端子が接続される。
【００１８】
これにより、出力端子の電位が第３の電位Ｖ3よりも高い場合には、制御信号がローレベルとなって、第２の増幅経路２０のみが動作する。一方、出力端子の電位が第３の電位Ｖ3よりも低い場合には、制御信号がハイレベルとなって、第１の増幅経路１０のみが動作する。その結果、第１の実施形態と同様に、第１の増幅経路１０と第２の増幅経路２０との両方が同時に動作することがなく、プロセス等のばらつきにより大電流が流れることを防止できる。
【００１９】
【発明の効果】
以上述べた様に、本発明によれば、プッシュプル方式により負荷に電源を供給する電源回路において、入力電位から作成した基準電位と出力端子の電位とを比較して第１及び第２の増幅経路の動作を制御することによって、プロセス等のばらつきにより大電流が流れることを防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電源回路の構成を示す図である。
【図２】図１の第２の増幅経路の具体的な回路例を示す回路図である。
【図３】図１の第１の増幅経路の具体的な回路例を示す回路図である。
【図４】本発明の第２の実施形態に係る電源回路の構成を示す図である。
【図５】従来の電源回路の構成を示す図である。
【符号の説明】
１、２ インバータ
１０、２０、１００、２００ 増幅経路
３０ 比較回路
ＱＰ１〜ＱＰ７ Ｐチャネルトランジスタ
ＱＮ１〜ＱＮ７ Ｎチャネルトランジスタ
Ｒ１〜Ｒ３０ 抵抗

Claims (3)

  1. 第１の電位が入力され、制御信号が第１の状態のときに出力端子に電流を供給する第１の増幅経路と、
    前記第１の電位よりも高い第２の電位が入力され、制御信号が第２の状態のときに前記出力端子から電流を吸収する第２の増幅経路と、
    前記第１の電位と前記第２の電位との間の第３の電位を作成する中間電位作成回路と、
    前記出力端子の電位が前記第３の電位よりも低いときに第１の状態の制御信号を作成し、前記出力端子の電位が前記第３の電位よりも高いときに第２の状態の制御信号を作成することにより、前記第１の増幅経路と前記第２の増幅経路との内の一方のみを活性化する比較回路と、
    を具備する電源回路。
  2. 前記第１の増幅経路が、出力段にＰチャネルトランジスタを用いた負帰還増幅器を含み、前記第２の増幅経路が、出力段にＮチャネルトランジスタを用いた負帰還増幅器を含むことを特徴とする請求項１記載の電源回路。
  3. 前記中間電位作成回路が、前記第１の電位と前記第２の電位とを分圧することにより前記第３の電位を作成することを特徴とする請求項１又は２記載の電源回路。
JP2000312392A 2000-10-12 2000-10-12 電源回路 Expired - Fee Related JP3695305B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000312392A JP3695305B2 (ja) 2000-10-12 2000-10-12 電源回路
US09/975,733 US6501252B2 (en) 2000-10-12 2001-10-11 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000312392A JP3695305B2 (ja) 2000-10-12 2000-10-12 電源回路

Publications (2)

Publication Number Publication Date
JP2002123326A JP2002123326A (ja) 2002-04-26
JP3695305B2 true JP3695305B2 (ja) 2005-09-14

Family

ID=18791994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000312392A Expired - Fee Related JP3695305B2 (ja) 2000-10-12 2000-10-12 電源回路

Country Status (2)

Country Link
US (1) US6501252B2 (ja)
JP (1) JP3695305B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3698261B2 (ja) 2002-09-19 2005-09-21 セイコーエプソン株式会社 半導体集積回路
KR100698951B1 (ko) * 2002-11-20 2007-03-23 미쓰비시덴키 가부시키가이샤 화상표시장치
US6975168B2 (en) 2002-11-26 2005-12-13 Mitsubishi Denki Kabushiki Kaisha Drive circuit
US7265607B1 (en) * 2004-08-31 2007-09-04 Intel Corporation Voltage regulator
KR100713083B1 (ko) * 2005-03-31 2007-05-02 주식회사 하이닉스반도체 내부전원 생성장치
US7199565B1 (en) * 2006-04-18 2007-04-03 Atmel Corporation Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
TWI398157B (zh) * 2006-08-11 2013-06-01 Hon Hai Prec Ind Co Ltd 影像邊界掃描系統及方法
US7683592B2 (en) * 2006-09-06 2010-03-23 Atmel Corporation Low dropout voltage regulator with switching output current boost circuit
JP5283518B2 (ja) * 2009-01-19 2013-09-04 新電元工業株式会社 電力変換装置
US8736363B2 (en) * 2010-09-13 2014-05-27 Cadence Ams Design India Private Limited Circuit for optimizing a power management system during varying load conditions
WO2015186193A1 (ja) * 2014-06-03 2015-12-10 株式会社日立製作所 増幅回路、超音波プローブ、および超音波診断装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545970A (en) * 1994-08-01 1996-08-13 Motorola, Inc. Voltage regulator circuit having adaptive loop gain
JP3465840B2 (ja) * 1997-11-21 2003-11-10 松下電器産業株式会社 電圧電流変換回路
US5874830A (en) * 1997-12-10 1999-02-23 Micron Technology, Inc. Adaptively baised voltage regulator and operating method
US6188211B1 (en) * 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
US6333623B1 (en) * 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator

Also Published As

Publication number Publication date
US20020057083A1 (en) 2002-05-16
US6501252B2 (en) 2002-12-31
JP2002123326A (ja) 2002-04-26

Similar Documents

Publication Publication Date Title
JP3920236B2 (ja) 差動増幅器
US7764123B2 (en) Rail to rail buffer amplifier
JP3695305B2 (ja) 電源回路
US6573779B2 (en) Duty cycle integrator with tracking common mode feedback control
JP5088031B2 (ja) 定電流・定電圧回路
US20160026206A1 (en) Constant current source circuit
JP2011507105A (ja) 電流ミラー装置および方法
US7675330B2 (en) Low power differential signaling transmitter
JP3949636B2 (ja) Ｌｖｄｓドライバー回路
US7511537B2 (en) Comparator circuit for reducing current consumption by suppressing glitches during a transitional period
JPH11220341A (ja) 演算増幅器
JP3234732B2 (ja) レベル変換回路
US7253687B2 (en) Clamping circuit for operational amplifiers
JP2003338735A (ja) 連続時間比較器のための動的バイアス回路
US7330056B1 (en) Low power CMOS LVDS driver
JP2004032689A (ja) 電流センス増幅器
JP3673479B2 (ja) ボルテージレギュレータ
JP4814556B2 (ja) レギュレータ回路
US7514877B2 (en) Display panel driving circuit
JP3506665B2 (ja) レシーバ回路
JP3698261B2 (ja) 半導体集積回路
JP2002529950A (ja) 差分出力の同相モードフィードバックを持つデバイス
JP2006329655A (ja) 電流検出回路および定電圧供給回路
JP3839779B2 (ja) 同相帰還回路
JP7581169B2 (ja) 電源回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050418

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees