JP4814556B2

JP4814556B2 - レギュレータ回路

Info

Publication number: JP4814556B2
Application number: JP2005185147A
Authority: JP
Inventors: 範和塚原; 弘道原川
Original assignee: Hoya Corp
Current assignee: Hoya Corp
Priority date: 2005-06-24
Filing date: 2005-06-24
Publication date: 2011-11-16
Anticipated expiration: 2025-06-24
Also published as: JP2007004581A

Description

本発明は、外部から供給される電源電圧を安定化し、安定化された電源電圧を負荷となる他の回路に供給するレギュレータ回路（シリーズレギュレータ）に関する。

レギュレータ回路は、入力される電源電圧や負荷が変動しても、一定の電源電圧を出力する回路であり、様々な家電製品等において使用されている。図３に、従来のレギュレータ回路の構成例を示す。このレギュレータ回路は、差動アンプ１０と、差動アンプ１０の出力電圧に従ってドレイン電流を生成するＮチャネルＭＯＳトランジスタＱＮ３１と、定電流源として機能するＰチャネルＭＯＳトランジスタＱＰ３１と、トランジスタＱＮ３１及びトランジスタＱＰ３１のドレイン電位に従って出力端子に電流を供給するＰチャネルＭＯＳトランジスタＱＰ３２とを有している。トランジスタＱＰ３２としては、大きな出力電流を得るために、サイズの大きいパワートランジスタが用いられる。

差動アンプ１０の非反転入力端子には、参照電圧Ｖ_ＲＥＦが印加され、差動アンプ１０の反転入力端子には、出力端子の電圧Ｖ_ＲＥＧが帰還用の抵抗Ｒ１及びＲ２によって分圧されて印加される。これによって、レギュレータ回路はフィードバック動作を行い、参照電圧Ｖ_ＲＥＦに基づいて、出力端子の電圧Ｖ_ＲＥＧを安定化する。

ここで、出力端子には様々な負荷が接続されるが、レギュレータ回路は、負荷や電源電圧が変動しても、一定の出力電圧を負荷に供給し続けなければならない。負荷変動等によりレギュレータ回路の出力電圧が一旦下降したときに、レギュレータ回路の出力電圧を上昇させるためには、パワートランジスタＱＰ３２を駆動するＮチャネルＭＯＳトランジスタＱＮ３１のドレイン電流を増加させればよい。

一方、負荷変動等によりレギュレータ回路の出力電圧が一旦上昇したときに、レギュレータ回路の出力電圧を下降させるためには、パワートランジスタＱＰ３２を駆動するＰチャネルＭＯＳトランジスタＱＰ３１のドレイン電流を増加させる必要があるが、トランジスタＱＰ３１は定電流源として動作しており、レギュレータ回路の出力電圧が下降するまでに時間を要する。ここで、定電流値を大きくすれば、ある程度の改善は可能であるが、消費電流の増加を招くので得策ではない。

関連する技術として、下記の特許文献１には、定電圧回路が駆動する負荷が軽い場合に、定電圧回路の出力電圧を制御する制御用トランジスタのバイアス回路に流れる電流が大きくなることを防止するために、バイアス電流の経路に、定電圧回路が駆動する負荷の状態に応じてバイアス電流を変化させる回路を設けた電源回路が開示されている。この電源回路によれば、負荷が軽い場合に消費電流を低減することはできたとしても、負荷変動等に対する応答を高速化することはできない。
特開平９−３１９４４２号公報（第１頁、図１）

そこで、上記の点に鑑み、本発明は、負荷変動等に対して高速に応答することができるレギュレータ回路を提供することを目的とする。

以上の課題を解決するため、本発明に係るレギュレータ回路は、外部から第１の端子と第２の端子との間に供給される電源電圧を参照電圧に基づいて安定化し、安定化された電源電圧を第３の端子から負荷に供給するレギュレータ回路であって、参照電圧と帰還電圧との間の誤差を増幅する差動増幅回路と、第３の端子に電流を供給する最終段と該最終段を駆動するドライブ段とを含む出力回路であって、最終段が、第１の端子に接続されたソース及び第３の端子に接続されたドレインを有する出力トランジスタを有し、ドライブ段が、所定の電圧が印加されるゲート及び出力トランジスタのゲートに接続されたドレインを有し、出力トランジスタを駆動する第１のトランジスタと、差動増幅回路の出力電圧が印加されるゲート、第１の端子に接続されたソース、及び、第１のトランジスタのソースに接続されたドレインを有し、第１のトランジスタと共にカスコード増幅回路を構成する第２のトランジスタと、第１の端子に接続されたソース及び第１のトランジスタのドレインに接続されたドレインを有し、第１のトランジスタに電流を流す電流源の第３のトランジスタと、第１のトランジスタのソースに接続されたドレイン及び第２の端子に接続されたソースを有し、第１のトランジスタに電流を流す電流源の第４のトランジスタとを有する、上記出力回路と、第３の端子に発生する電圧に基づいて帰還電圧を生成し、該帰還電圧を差動増幅回路に入力する帰還回路と、参照電圧と帰還電圧との間の誤差に基づいて第３及び第４のトランジスタのゲート電圧を制御することにより、第３の端子の電圧を設定値に近付ける制御回路とを具備する。

ここで、第１の端子の電位が第２の端子の電位よりも高い場合に、最終段の出力トランジスタと、ドライブ段の第２及び第３のトランジスタとを、ＰチャネルＭＯＳトランジスタとし、ドライブ段の第１及び第４のトランジスタを、ＮチャネルＭＯＳトランジスタとして、制御回路が、帰還電圧が参照電圧よりも小さいときに、第３のトランジスタの電流を減少させると共に、第４のトランジスタの電流を増加させ、帰還電圧が参照電圧よりも大きいときに、第３のトランジスタの電流を増加させると共に、第４のトランジスタの電流を減少させても良い。

あるいは、第１の端子の電位が第２の端子の電位よりも低い場合に、最終段の出力トランジスタと、ドライブ段の第２及び第３のトランジスタとを、ＮチャネルＭＯＳトランジスタとし、ドライブ段の第１及び第４のトランジスタを、ＰチャネルＭＯＳトランジスタとして、制御回路が、帰還電圧が参照電圧よりも小さいときに、第３のトランジスタの電流を増加させると共に、第４のトランジスタの電流を減少させ、帰還電圧が参照電圧よりも大きいときに、第３のトランジスタの電流を減少させると共に、第４のトランジスタの電流を増加させても良い。

本発明によれば、ドライブ段においてカスコード増幅回路を構成する第１及び第２のトランジスタが、差動増幅回路の出力信号に基づいて最終段の出力トランジスタを駆動すると共に、制御回路が、参照電圧と帰還電圧との間の誤差に基づいて、ドライブ段において電流源を構成する第３及び第４のトランジスタの電流を制御することにより、第３の端子の電圧を設定値に近付けるので、負荷変動等に対して高速に応答することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。
図１は、本発明の第１の実施形態に係るレギュレータ回路の構成を示す回路図である。本発明の第１の実施形態に係るレギュレータ回路は、外部から供給される正の電源電圧Ｖ_ＤＤを参照電圧Ｖ_ＲＥＦに基づいて安定化し、安定化された電源電圧Ｖ_ＲＥＧを出力端子から負荷に供給する。図１に示すように、このレギュレータ回路は、差動アンプ１０と、バイアス制御回路２０と、出力回路３０と、帰還用の抵抗Ｒ１及びＲ２とを有している。

差動アンプ１０は、ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ４と、ＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮ４とによって構成され、トランジスタＱＰ４及びＱＮ４のドレインに発生するシングルエンド増幅信号を、出力回路３０のトランジスタＱＰ１１に供給する。

差動アンプ１０の非反転入力端子には、参照電圧Ｖ_ＲＥＦが印加され、差動アンプ１０の反転入力端子には、出力端子の電圧Ｖ_ＲＥＧが、抵抗Ｒ１及びＲ２によって分圧されて印加される。これによって、レギュレータ回路はフィードバック動作を行い、参照電圧Ｖ_ＲＥＦに基づいて、出力端子の電圧Ｖ_ＲＥＧを安定化する。レギュレータ回路から出力される電圧Ｖ_ＲＥＧは、近似的に次式で表される。
Ｖ_ＲＥＧ＝Ｖ_ＲＥＦ・（Ｒ１＋Ｒ２）／Ｒ２

バイアス制御回路２０は、ＰチャネルＭＯＳトランジスタＱＰ５〜ＱＰ９と、ＮチャネルＭＯＳトランジスタＱＮ５〜ＱＮ１１とによって構成され、差動アンプ１０における差動信号の大小関係に基づいて、出力回路３０のトランジスタＱＰ１０及びＱＮ１２にそれぞれのバイアス電圧を供給する。

定常状態においては、ネガティブフィードバック動作による仮想接地の原理に従って、差動アンプ１０のトランジスタＱＰ１及びＱＰ２のゲート電圧は等しく、その結果、トランジスタＱＮ５のドレイン電流Ｉ_Ｎ５とトランジスタＱＮ６のドレイン電流Ｉ_Ｎ６とが等しい。また、抵抗Ｒ３及びＲ４の抵抗値が等しいので、抵抗Ｒ３及びＲ４における電圧降下をＶ_Ｒ３及びＶ_Ｒ４とすると、次式が成立する。
Ｖ_Ｒ３＝Ｖ_Ｒ４・・・（１）

トランジスタＱＮ７及びＱＮ８のゲート・ソース間電圧Ｖ_ＧＳＮ７及びＶ_ＧＳＮ８に関しては、次式が成立する。
Ｖ_ＧＳＮ７＝Ｖ_ＧＳＮ８＝Ｖ_ＧＳＮ・・・（２）
また、トランジスタＱＰ５及びＱＰ６のゲート・ソース間電圧Ｖ_ＧＳＰ５及びＶ_ＧＳＰ６に関しては、次式が成立する。
Ｖ_ＧＳＰ５＝Ｖ_ＧＳＰ６＝Ｖ_ＧＳＰ・・・（３）

従って、トランジスタＱＮ９のゲート電圧はトランジスタＱＮ１０のゲート電圧と等しく、トランジスタＱＰ７のゲート電圧はトランジスタＱＰ８のゲート電圧と等しい。これにより、トランジスタＱＮ９のゲートとトランジスタＱＰ８のゲートとの間は、電圧（Ｖ_ＧＳＮ＋Ｖ_ＧＳＰ）でバイアスされ、トランジスタＱＮ１０のゲートとトランジスタＱＰ７のゲートとの間も、電圧（Ｖ_ＧＳＮ＋Ｖ_ＧＳＰ）でバイアスされる。

これは、トランジスタＱＮ７のドレイン電流Ｉ_Ｎ７及びトランジスタＱＮ８のドレイン電流Ｉ_Ｎ８がそのまま、あるいはトランジスタのゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌに対応する値が乗算されて、トランジスタＱＮ９及びＱＮ１０に移されたことを意味する。これらの電流は、カレントミラーを構成するトランジスタＱＰ９及びＱＰ１０と、カレントミラーを構成するトランジスタＱＮ１１及びＱＮ１２とを介して、出力回路３０にバイアス電流として供給される。

出力回路３０は、ＰチャネルＭＯＳトランジスタＱＰ１０〜ＱＰ１２と、ＮチャネルＭＯＳトランジスタＱＮ１２及びＱＮ１３とによって構成され、安定化された電源電圧Ｖ_ＲＥＧを、出力端子を介して負荷に供給する。最終段のトランジスタＱＰ１２としては、大きな出力電流を得るために、パワートランジスタが用いられる。最終段のトランジスタＱＰ１２は、ＮチャネルＭＯＳトランジスタＱＮ１３をドライバトランジスタとして含むドライブ段によって駆動される。

ここで、ＰチャネルＭＯＳトランジスタＱＰ１１及びＮチャネルＭＯＳトランジスタＱＮ１３は、カスコード増幅回路を構成している。トランジスタＱＰ１１は、差動アンプ１０からゲートに印加される電圧に従って、ドレイン電流を生成する。トランジスタＱＮ１３のゲートには一定の電圧が印加されており、トランジスタＱＮ１３のドレイン電流は、トランジスタＱＰ１１のドレイン電流に従って変化する。トランジスタＱＰ１０及びＱＮ１３のドレイン電圧は、パワートランジスタＱＰ１２のゲートに印加される。

また、トランジスタＱＮ１３のドレインには、カレントミラーを構成するトランジスタＱＰ９及びＱＰ１０を介してバイアス電流が供給され、トランジスタＱＮ１３のソース及びトランジスタＱＰ１１のドレインには、カレントミラーを構成するトランジスタＱＮ１１及びＱＮ１２を介してバイアス電流が供給される。

出力端子には様々な負荷が接続されるが、レギュレータ回路は、負荷や電源電圧が変動しても、一定の出力電圧を負荷に供給し続けなければならない。次に、負荷変動等によりレギュレータ回路の出力電圧が設定値から変化した場合の動作について説明する。図１に示すレギュレータ回路において、出力電圧の変化は、帰還用の抵抗Ｒ１及びＲ２を介して、差動アンプ１０の反転入力端子にフィードバックされる。これにより、トランジスタＱＰ１及びＱＰ２のゲート電圧に差が生じる。

例えば、レギュレータ回路の出力電圧が設定値よりも低くなった場合には、トランジスタＱＰ１のゲート電圧が下がり、トランジスタＱＰ１のドレイン電流が増加するので、トランジスタＱＮ６のドレイン電流も増加する。このドレイン電流の増加と抵抗Ｒ４における電圧降下の増加とにより、トランジスタＱＮ１０及びＱＰ８のゲート電圧が低下する。一方、トランジスタＱＰ２のドレイン電流は減少するので、トランジスタＱＮ５のドレイン電流も減少する。このドレイン電流の減少と抵抗Ｒ３における電圧降下の減少とにより、トランジスタＱＮ９及びＱＰ７のゲート電圧が上昇する。

即ち、トランジスタＱＮ９のゲート電圧とトランジスタＱＰ８のゲート電圧との差が広がり、トランジスタＱＮ１０のゲート電圧とトランジスタＱＰ７のゲート電圧との差が狭まる。これにより、トランジスタＱＮ９及びＱＰ８のドレイン電流が増加し、これが、カレントミラーを構成するトランジスタＱＮ１１及びＱＮ１２によって折り返されて、トランジスタＱＮ１３を介してパワートランジスタＱＰ１２のゲート電圧を低下させる。同時に、トランジスタＱＮ１０及びＱＰ７のドレイン電流は減少し、これが、カレントミラーを構成するトランジスタＱＰ９及びＱＰ１０によって折り返されて、パワートランジスタＱＰ１２のゲート電圧を低下させる。その結果、パワートランジスタＱＰ１２のドレイン電圧、即ち、レギュレータ回路の出力電圧を上昇させて元に戻そうとする。

反対に、レギュレータ回路の出力電圧が設定値よりも高くなった場合には、上記と逆の動作を行い、トランジスタＱＰ１０のドレイン電流を増加させると共にトランジスタＱＮ１３のドレイン電流を減少させることにより、パワートランジスタＱＰ１２のゲート電圧を上昇させて、レギュレータ回路の出力電圧を下降させて元に戻そうとする。いずれにしても、レギュレータ回路の出力電圧が設定値から変化した場合に、参照電圧と帰還電圧との間の誤差に基づいて、パワートランジスタＱＰ１２を駆動するドライブ段の２つのトランジスタＱＰ１０及びＱＮ１２のバイアス電流（動作電流）を必要に応じて変化させることにより、負荷変動等に対する応答を高速化している。それ以外の通常状態においては、ドライブ段に微小な一定電流を供給することにより、消費電流を低減している。

次に、本発明の第２の実施形態について説明する。
図２は、本発明の第２の実施形態に係るレギュレータ回路の構成を示す回路図である。本実施形態に係るレギュレータ回路は、外部から供給される負の電源電圧Ｖ_ＳＳを参照電圧Ｖ_ＲＥＦに基づいて安定化し、安定化された電源電圧Ｖ_ＲＥＧを出力端子から負荷に供給する。

差動アンプ１０の非反転入力端子には、参照電圧Ｖ_ＲＥＦが印加され、差動アンプ１０の反転入力端子には、出力端子の電圧Ｖ_ＲＥＧが、抵抗Ｒ１及びＲ２によって分圧されて印加される。これによって、レギュレータ回路はフィードバック動作を行い、参照電圧Ｖ_ＲＥＦに基づいて、出力端子の電圧Ｖ_ＲＥＧを安定化する。レギュレータ回路から出力される電圧Ｖ_ＲＥＧは、近似的に次式で表される。
Ｖ_ＲＥＧ＝−Ｖ_ＲＥＦ・（Ｒ１＋Ｒ２）／Ｒ２

図２に示す第２の実施形態においては、差動アンプ１０及びバイアス制御回路２０の構成は、図１に示す第１の実施形態と同様であるが、出力回路４０の構成が、第１の実施形態と異なっている。この出力回路４０は、ＰチャネルＭＯＳトランジスタＱＰ１０及びＱＰ２１と、ＮチャネルＭＯＳトランジスタＱＮ１２、ＱＮ２１及びＱＮ２２とによって構成され、安定化された電源電圧Ｖ_ＲＥＧを、出力端子を介して負荷に供給する。最終段のトランジスタＱＮ２２としては、大きな出力電流を得るために、パワートランジスタが用いられる。最終段のトランジスタＱＮ２２は、ＰチャネルＭＯＳトランジスタＱＰ２１をドライバトランジスタとして含むドライブ段によって駆動される。

ここで、ＮチャネルＭＯＳトランジスタＱＮ２１及びＰチャネルＭＯＳトランジスタＱＰ２１は、カスコード増幅回路を構成している。トランジスタＱＮ２１は、差動アンプ１０からゲートに印加される電圧に従って、ドレイン電流を生成する。トランジスタＱＰ２１のゲートには一定の電圧が印加されており、トランジスタＱＰ２１のドレイン電流は、トランジスタＱＮ２１のドレイン電流に従って変化する。トランジスタＱＰ２１及びＱＮ１２のドレイン電圧は、パワートランジスタＱＮ２２のゲートに印加される。

また、トランジスタＱＰ２１のソース及びトランジスタＱＮ２１のドレインには、カレントミラーを構成するトランジスタＱＰ９及びＱＰ１０を介してバイアス電流が供給され、トランジスタＱＰ２１のドレインには、カレントミラーを構成するトランジスタＱＮ１１及びＱＮ１２を介してバイアス電流が供給される。

次に、負荷変動等によりレギュレータ回路の出力電圧が設定値から変化した場合の動作について説明する。図２に示すレギュレータ回路において、出力電圧の変化は、帰還用の抵抗Ｒ１及びＲ２を介して、差動アンプ１０の反転入力端子にフィードバックされる。これにより、トランジスタＱＰ１及びＱＰ２のゲート電圧に差が生じる。

即ち、トランジスタＱＮ９のゲート電圧とトランジスタＱＰ８のゲート電圧との差が広がり、トランジスタＱＮ１０のゲート電圧とトランジスタＱＰ７のゲート電圧との差が狭まる。これにより、トランジスタＱＮ９及びトランジスタＱＰ８のドレイン電流が増加し、これが、カレントミラーを構成するトランジスタＱＮ１１及びＱＮ１２によって折り返されて、パワートランジスタＱＮ２２のゲート電圧を低下させる。同時に、トランジスタＱＮ１０及びトランジスタＱＰ７のドレイン電流は減少し、これが、カレントミラーを構成するトランジスタＱＰ９及びＱＰ１０によって折り返されて、トランジスタＱＰ２１を介してパワートランジスタＱＮ２２のゲート電圧を低下させる。その結果、パワートランジスタＱＮ２２のドレイン電圧、即ち、レギュレータ回路の出力電圧を上昇させて元に戻そうとする。

反対に、レギュレータ回路の出力電圧が設定値よりも高くなった場合には、上記と逆の動作を行い、トランジスタＱＰ２１のドレイン電流を増加させると共にトランジスタＱＮ１２のドレイン電流を減少させることにより、パワートランジスタＱＮ２２のゲート電圧を上昇させて、レギュレータ回路の出力電圧を下降させて元に戻そうとする。いずれにしても、レギュレータ回路の出力電圧が設定値から変化した場合に、参照電圧と帰還電圧との間の誤差に基づいて、パワートランジスタＱＮ２２を駆動するドライブ段の２つのトランジスタＱＰ１０及びＱＮ１２のバイアス電流（動作電流）を必要に応じて変化させることにより、負荷変動等に対する応答を高速化している。それ以外の通常状態においては、ドライブ段に微小な一定電流を供給することにより、消費電流を低減している。

本発明の第１の実施形態に係るレギュレータ回路の構成を示す回路図。本発明の第２の実施形態に係るレギュレータ回路の構成を示す回路図。従来のレギュレータ回路の構成例を示す回路図。

符号の説明

１０差動アンプ、２０バイアス制御回路、３０出力回路、ＱＰ１〜ＱＰ２１ＰチャネルＭＯＳトランジスタ、ＱＮ１〜ＱＮ２２ＮチャネルＭＯＳトランジスタ、Ｒ１、Ｒ２抵抗

Claims

外部から第１の端子と第２の端子との間に供給される電源電圧を参照電圧に基づいて安定化し、安定化された電源電圧を第３の端子から負荷に供給するレギュレータ回路であって、
参照電圧と帰還電圧との間の誤差を増幅する差動増幅回路と、
前記第３の端子に電流を供給する最終段と該最終段を駆動するドライブ段とを含む出力回路であって、前記最終段が、前記第１の端子に接続されたソース及び前記第３の端子に接続されたドレインを有する出力トランジスタを有し、前記ドライブ段が、所定の電圧が印加されるゲート及び前記出力トランジスタのゲートに接続されたドレインを有し、前記出力トランジスタを駆動する第１のトランジスタと、前記差動増幅回路の出力電圧が印加されるゲート、前記第１の端子に接続されたソース、及び、前記第１のトランジスタのソースに接続されたドレインを有し、前記第１のトランジスタと共にカスコード増幅回路を構成する第２のトランジスタと、前記第１の端子に接続されたソース及び前記第１のトランジスタのドレインに接続されたドレインを有し、前記第１のトランジスタに電流を流す電流源の第３のトランジスタと、前記第１のトランジスタのソースに接続されたドレイン及び前記第２の端子に接続されたソースを有し、前記第１のトランジスタに電流を流す電流源の第４のトランジスタとを有する、前記出力回路と、
前記第３の端子に発生する電圧に基づいて帰還電圧を生成し、該帰還電圧を前記差動増幅回路に入力する帰還回路と、
参照電圧と帰還電圧との間の誤差に基づいて前記第３及び第４のトランジスタのゲート電圧を制御することにより、前記第３の端子の電圧を設定値に近付ける制御回路と、
を具備するレギュレータ回路。
前記第１の端子の電位が前記第２の端子の電位よりも高い場合に、前記最終段の前記出力トランジスタと、前記ドライブ段の前記第２及び第３のトランジスタとが、ＰチャネルＭＯＳトランジスタであり、前記ドライブ段の第１及び第４のトランジスタが、ＮチャネルＭＯＳトランジスタであり、前記制御回路が、帰還電圧が参照電圧よりも小さいときに、前記第３のトランジスタの電流を減少させると共に、前記第４のトランジスタの電流を増加させ、帰還電圧が参照電圧よりも大きいときに、前記第３のトランジスタの電流を増加させると共に、前記第４のトランジスタの電流を減少させ、
前記第１の端子の電位が前記第２の端子の電位よりも低い場合に、前記最終段の前記出力トランジスタと、前記ドライブ段の前記第２及び第３のトランジスタとが、ＮチャネルＭＯＳトランジスタであり、前記ドライブ段の第１及び第４のトランジスタが、ＰチャネルＭＯＳトランジスタであり、前記制御回路が、帰還電圧が参照電圧よりも小さいときに、前記第３のトランジスタの電流を増加させると共に、前記第４のトランジスタの電流を減少させ、帰還電圧が参照電圧よりも大きいときに、前記第３のトランジスタの電流を減少させると共に、前記第４のトランジスタの電流を増加させる、
請求項１記載のレギュレータ回路。