DE102005044630B4

DE102005044630B4 - Spannungsregler

Info

Publication number: DE102005044630B4
Application number: DE200510044630
Authority: DE
Inventors: Stefan Hermann Dr. Groiß
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-09-19
Filing date: 2005-09-19
Publication date: 2010-06-02
Anticipated expiration: 2025-09-20
Also published as: DE102005044630A1

Abstract

Spannungs-Regelungs-Schaltungsanordnung (101), mit welcher eine an einem Eingang der Spannungs-Regelungs-Schaltungsanordnung (101) anliegende erste Spannung (VDD) in eine zweite, an einem Ausgang (110) der Spannungs-Regelungs-Schaltungsanordnung (101) anliegende Spannung (U_a) umgewandelt wird, und welche aufweist:
– eine Regelungs-Verstärker-Einrichtung (104);
– einen zwischen den Eingang und den Ausgang geschalteten Transistor (105);
– eine Rückkoppel-Einrichtung (102) zum Rückkoppeln der Ausgangs-Spannung (U_a) oder einer aus der Ausgangs-Spannung (U_a) gewonnenen Spannung an die Regelungs-Verstärker-Einrichtung (104); und
– eine Einrichtung (117, 118, 119, 120, 130) zur Erhöhung der Phasenreserve (PM), mit:
– einem zweiten Transistor (117) und einem dritten Transistor (130), welche in Reihe zu dem Transistor (105) geschaltet sind;
– einem Kondensator (133);
– einem vierten Transistor (118), welcher als Kaskode fungiert und zwischen eine erste und eine zweite Stromquelle (119, 120) geschaltet ist, wobei
ein Ausgang (106) der Regelungs-Verstärker-Einrichtung (104) über eine Leitung (108) mit einem Steuer-Anschluss...

Description

Die Erfindung betrifft eine Spannungs-Regelungs-Schaltungsanordnung.
Bei Halbleiter-Bauelementen, insbesondere z. B. bei entsprechenden, integrierten (analogen bzw. digitalen) Rechenschaltkreisen, z. B. Mikroprozessoren bzw. Mikrocontrollern, etc., Halbleiter-Speicherbauelementen wie z. B. Funktionsspeicher-Bauelementen (PLAs, PALs, etc.) und Tabellenspeicher-Bauelementen (z. B. ROMs oder RAMs, insbesondere SRAMs und DRAMs), etc., kann sich ein intern im Bauelement verwendeter Spannungspegel von einem außerhalb des Baulements verwendeten externen Spannungspegel unterscheiden.
Insbesondere kann der intern verwendete Spannungspegel kleiner sein, als der extern verwendete Spannungspegel – beispielsweise kann der intern verwendete Spannungspegel 1,5 V betragen, und der extern verwendete Spannungspegel kann z. B. im Bereich zwischen 1,5 V bis 2,5 V liegen.
Ein gegenüber dem extern verwendeten Spannungspegel verringerter interner Spannungspegel hat den Vorteil, dass hierdurch die Verlustleistungen im Halbleiter-Bauelement reduziert werden können.
Des weiteren kann die externe Spannungsversorgung relativ starken Schwankungen unterworfen sein, und/oder kann die von der externen Spannungsversorgung bereitgestellte Spannung relativ ungenau sein.
Damit das Bauelement fehlerfrei betrieben werden kann, wird die von der externen Spannungsversorgung bereitgestellte externe Spannung mittels eines Spannungsreglers in eine (nur relativ geringen Schwankungen unterworfene, auf einen bestimmten, konstanten, z. B. verringerten Wert hin geregelte) interne Spannung umgewandelt.
Herkömmliche Spannungsregler können z. B. – als Regelverstärker – einen Differenzverstärker, und – als „Pass Device” – einen Feldeffekttransistor aufweisen. Das Gate des Feldeffekttransistors kann an einen Ausgang des Differenzverstärkers angeschlossen sein, und die Source des Feldeffekttransistors z. B. an die externe Spannungsversorgung.
An den Minus-Eingang des Differenzverstärkers wird eine – nur relativ geringen Schwankungen unterworfene – Referenzspannung angelegt. Die am Drain des Feldeffekttransistors ausgegebene Spannung kann direkt, oder z. B. unter Zwischenschaltung eines Spannungsteilers an den Plus-Eingang des Differenzverstärkers rückgekoppelt werden.
Der Differenzverstärker regelt die am Gate-Anschluß des Feldeffekttransistors anliegende Spannung so, dass die (rückgekoppelte) Drain-Spannung – und damit die vom Spannungsregler an einem Spannungsregler-Ausgang ausgegebene Spannung – konstant ist, und gleich groß, wie die Referenzspannung, oder z. B. um einen bestimmten Faktor größer.
Der o. g., herkömmliche Spannungsregler hat u. a. den Nachteil, dass sich für ihn – insbesondere dann, wenn am Spannungsregler-Ausgang eine relativ geringe ohmsche Last anliegt – nur eine relativ kleine Phasenreserve (PM bzw. Phase margin) ergibt. Er neigt somit zur Instabilität. Dieses Problem wird bei relativ hohen kapazitiven Lasten weiter verschlimmert; die Gefahr, dass der o. g., herkömmliche Spannungsregler Eigenschwingungen erzeugt, ist somit relativ gross.
In der US 2005/0 088 153 A1 ist eine Spannungs-Regelungs-Schaltungsanordnung gezeigt, mit welcher eine an einem Eingang der Spannungs-Regelungs-Schaltungsanordnung anliegende erste Spannung in eine zweite, an einem Ausgang der Spannungs-Regelungs-Schaltungsanordnung anliegende Spannung umgewandelt wird, und welche eine Regelungs-Verstärker-Einrichtung, einen zwischen den Eingang und den Ausgang geschalteten Transistor, eine Rückkoppel-Einrichtung zum Rückkoppeln der Ausgangs-Spannung an die Regelungs-Verstärker-Einrichtung, und eine Einrichtung zur Erhöhung der Phasenreserve aufweist.
Weitere Spannungs-Regelungs-Schaltungsanordnungen, bei denen eine Einrichtung zur Erhöhung der Phasenreserve vorgesehen ist, sind z. B. aus der DE 101 49 907 A1 , US 6 448 750 B1 , GB 2 356 991 A , und US 6 188 211 B1 bekannt.
Die Erfindung hat zur Aufgabe, eine neuartige Spannungs-Regelungs-Schaltungsanordnung bereitzustellen.
Sie erreicht dieses und weitere Ziele durch den Gegenstand des Anspruchs 1.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Gemäß einem Aspekt der Erfindung wird eine Spannungs-Regelungs-Schaltungsanordnung zur Verfügung gestellt, mit welcher eine an einem Eingang der Spannungs-Regelungs-Schaltungsanordnung anliegende erste Spannung (VDD) in eine zweite, an einem Ausgang der Spannungs-Regelungs-Schaltungsanordnung anliegende Spannung (U_a) umgewandelt wird, und welche aufweist:

– eine Regelungs-Verstärker-Einrichtung;
– einen zwischen den Eingang und den Ausgang geschalteten Transistor; und
– eine Rückkoppel-Einrichtung zum Rückkoppeln der Ausgangs-Spannung (U_a) oder einer aus der Ausgangs-Spannung (U_a) gewonnenen Spannung an die Regelungs-Verstärker-Einrichtung, wobei
– zusätzlich eine Einrichtung zur Erhöhung der Phasenreserve (PM) vorgesehen ist.

Die Phasenreserve-Erhöhungs-Einrichtung kann zwei weitere Transistoren aufweisen, welche in Reihe zu dem Transistor geschaltet sind. Zur Erzeugung einer Nullstelle im Bode-Diagramm der Spannungs-Regelungs-Schaltungsanordnung (bzw. zur weiteren Erhöhung der Phasenreserve (PM)) kann die Spannungs-Regelungs-Schaltungsanordnung einen Kondensator aufweisen, welcher z. B. mit dem Transistor, und einem der weiteren Transistoren, sowie mit der Regelungs-Verstärker-Einrichtung verbunden sein kann.
Im folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
1 eine schematische Darstellung einer Spannungs-Regelungs-Schaltungsanordnung gemäß dem Stand der Technik;
2 ein Bode-Diagramm zur Veranschaulichung der bei der in 1 gezeigten Spannungs-Regelungs-Schaltungsanordnung vorhandenen Phasenreserve;
3 eine schematische Darstellung einer Spannungs-Regelungs-Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
4 ein Bode-Diagramm zur Veranschaulichung bzw. zum Vergleich der bei der in 1 und 3 gezeigten Spannungs-Regelungs-Schaltungsanordnung jeweils vorhandenen Phasenreserve; und
5 ein Bode-Diagramm zur Veranschaulichung bzw. zum Vergleich der bei der in 1 und 3 gezeigten Spannungs-Regelungs-Schaltungsanordnung jeweils vorhandenen Phasenreserve, bei C₁ = 0.
In 1 ist eine schematische Darstellung einer Spannungs-Regelungs-Schaltungsanordnung 1 gemäß dem Stand der Technik gezeigt.
Die Spannungs-Regelungs-Schaltungsanordnung 1 kann z. B. in ein entsprechendes Halbleiter-Bauelement eingebaut sein, z. B. in einen integrierten (analogen bzw. digitalen) Rechenschaltkreis, z. B. Mikroprozessor bzw. Mikrocontroller, etc., bzw. ein Halbleiter-Speicherbauelement wie z. B. PLA, PAL, ROM, RAM, insbesondere SRAM oder DRAM, etc.,
Wie aus 1 hervorgeht, weist die Spannungs-Regelungs-Schaltungsanordnung 1 – als Regelverstärker – einen Differenzverstärker 4 mit einem Plus-Eingang 11 und einem Minus-Eingang 12 auf, und – als „Pass Device” – einen Feldeffekttransistor 5 (hier: ein p-Kanal-Feldeffekttransistor).
Ein Ausgang 6 des Differenzverstärkers 4 ist über eine Leitung 8 mit einem Gate-Anschluß 7 des Feldeffekttransistors 5 verbunden.
Wie weiter in 1 gezeigt ist, ist die Source des Feldeffekttransistors 5 über eine Leitung 9 an die – z. B. ungeregelte, bzw. entsprechenden, unerwünschten Schwankungen unterworfene, bzw. Spannungen mit relativ ungenauer Höhe zur Verfügung stellende – Versorgungsspannung (VDD) angeschlossen. Beispielsweise kann die Höhe der Versorgungsspannung (VDD) im Bereich zwischen 1,5 V und 2,5 V liegen, z. B. 1,8 V betragen.
Am Minus-Eingang 12 des Differenzverstärkers 4 liegt eine – nur relativ geringen Schwankungen unterworfene, intern im Bauelement verfügbare bzw. auf herkömmliche Weise gewonnene – Referenzspannung (U_REF) an.
Die am Drain des Feldeffekttransistors 5, bzw. an einer daran angeschlossenen Leitung 10 ausgegebene Spannung (U_A) wird unter Zwischenschaltung eines Spannungsteilers 2, d. h. auf heruntergeteilte Weise an den Differenzverstärker 4 rückgekoppelt. Hierzu kann der Drain des Feldeffekttransistors 5 an einen ersten, einen ohmschen Widerstand R₂ aufweisenden Widerstand 13 des Spannungsteilers 2 angeschlossen sein, der zum einen (über einen weiteren Spannungsteiler-Widerstand 14) mit Masse, und zum anderen mit dem Plus-Eingang 11 des Differenzverstärkers 4 verbunden ist. Die am Plus-Eingang 11 des Differenzverstärkers 4 anliegende, rückgekoppelte Spannung ist dann um einen bestimmten Faktor kleiner, als die Drain-Spannung (U_A).
Die am Gate-Anschluß 7 des Feldeffekttransistors 5 anliegende Spannung wird vom Differenzverstärker 4 dann so geregelt, dass gilt: UA = Uref × (1 + (R2/R1))
Bei einer alternativen Ausgestaltung der Spannungs-Regelungs-Schaltungsanordnung kann die Drain-Spannung (U_A) auch direkt an den Differenzverstärker 4 rückgekoppelt werden; der Drain des Feldeffekttransistors 5 kann hierzu (direkt) über eine entsprechende Leitung mit dem Plus-Eingang 11 des Differenzverstärkers 4 verbunden sein (die am Plus-Eingang 11 des Differenzverstärkers 4 anliegende, rückgekoppelte Spannung ist dann gleich groß, wie die Drain-Spannung (U_A)).
In diesem Fall regelt der Differenzverstärker 4 die am Gate-Anschluß 7 des Feldeffekttransistors 5 anliegende Spannung so, dass die (rückgekoppelte) Drain-Spannung (U_A) gleich groß ist, wie die Referenzspannung (U_ref).
Die am Drain des Feldeffekttransistors 5, bzw. an der o. g. Leitung 10 ausgegebene Spannung (U_A) stellt die Ausgangsspannung der Spannungs-Regelungs-Schaltungsanordnung 1 dar.
Durch die o. g. Regelung wird erreicht, dass die Ausgangsspannung (U_A) der Spannungs-Regelungs-Schaltungsanordnung 1 – im Gegensatz zu der Versorgungsspannung (VDD), die z. T. relativ starken Schwankungen unterworfen sein kann – eine konstante Größe aufweist – z. B. 1,5 V.
Die Größe der Ausgangsspannung U_A kann gemäß der o. g. Formel – bei vorgegebener Größe der Referenzspannung (U_REF) – z. B. dadurch auf den jeweils gewünschten Wert eingestellt werden, dass der Widerstand R₂ bzw. der Widerstand R₁ entsprechend dimensioniert wird (bzw. genauer das Verhältnis der Widerstandswerte (R₂/R₁) entsprechend so gewählt wird, dass sich gemäß der o. g. Formel ein entsprechender – gewünschter – Wert für U_A ergibt).
Die in 1 gezeigte Spannungs-Regelungs-Schaltungsanordnung 1 hat den Nachteil, dass sich – insbesondere bei relativ geringen ohmschen Ausgangs-Lasten (veranschaulicht durch den in 1 gezeigten Widerstand R_L (Widerstand 15)) und/oder relativ hohen kapazitiven Ausgangs-Lasten (veranschaulicht durch die in 1 gezeigte Kapazität C_L (Kondensator 16)) – nur eine relativ kleine Phasenreserve (PM bzw. Phase margin) ergibt (vgl. auch das in 2 gezeigte Bode-Diagramm). Die Spannungs-Regelungs-Schaltungsanordnung 1 neigt somit zur Instabilität.
Die Phasenreserve (PM) wird i. A. – wie sich aus dem in 2 gezeigten Bode-Diagramm ergibt – bestimmt durch die Lage des Pols des Regelverstärkers (Pol p1, hier: bei der Frequenz fp1 liegend), und des Pols der Ausgangs-Last (Pol p2, hier: bei der Frequenzen fp2 liegend), sowie durch die Gleichspannungsverstärkung A(0) der offenen Regel-Schleife.
Die Phasenreserve (PM) sollte – zur Gewährleistung ausreichender Stabilität – mindestens ca. 60° betragen. Dies ist – insbesondere aufgrund des im Bode-Diagramm bei einer relativ geringen Frequenz fp2, und nahe am 0 dB-Durchtrittspunkt P₀ des Betrags der Schleifenverstärkung liegenden Ausgangs-Last-Pols – bei der in 1 gezeigten Spannungs-Regelungs-Schaltungsanordnung 1 nicht immer gewährleistet.
In 3 ist eine schematische Darstellung einer Spannungs-Regelungs-Schaltungsanordnung 101 gemäß einem Ausführungsbeispiel der Erfindung gezeigt.
Die Spannungs-Regelungs-Schaltungsanordnung 101 kann z. B. in ein entsprechendes Halbleiter-Bauelement eingebaut sein, z. B. in einen integrierten (analogen bzw. digitalen) Rechenschaltkreis, z. B. Mikroprozessor bzw. Mikrocontroller, etc., bzw. ein Halbleiter-Speicherbauelement wie z. B. PLA, PAL, ROM, RAM, insbesondere SRAM oder DRAM, etc.,
Die Spannungs-Regelungs-Schaltungsanordnung 101 weist – als Regelverstärker – einen Differenzverstärker 104 mit einem Minus-Eingang 111 und einem Plus-Eingang 112 auf, und – als „Pass Devices” – i) einen Feldeffekttransistor 105 (hier: ein p-Kanal-Feldeffekttransistor T2), und ii) einen: Feldeffekttransistor 130 (hier: ein p-Kanal-Feldeffekttransistor T1).
Wie weiter aus 3 hervorgeht, weist die Spannungs-Regelungs-Schaltungsanordnung 101 zusätzlich einen zweiten und einen dritten Feldeffekttransistor 117, 118 (hier: ein p-Kanal-Feldeffekttransistor T3, und ein n-Kanal-Feldeffekttransistor T4) auf, und eine erste und zweite (Gleich-)Stromquelle 119, 120 (hier: eine Stromquelle I_1, und eine Stromquelle I_2), und eine – eine Transistor-Gate-Vorspannung U_bias für den Feldeffekttransistor 118 bereitstellende – (Gleich-)Spannungsquelle 121, sowie eine – eine Transistor-Gate-Vorspannung U_bias_1 für den Feldeffekttransistor 130 bereitstellende – (Gleich-)Spannungsquelle 131.
Ein Ausgang 106 des Differenzverstärkers 104 ist über eine Leitung 108 mit einem Gate-Anschluß 107b des Feldeffekttransistors 117 verbunden, und über einen eine Kapazität C₁ aufweisenden Kondensator 133 an den Drain des Feldeffekttransistors 105, und die Source des Feldeffekttransistors 130 angeschlossen.
Wie weiter in 3 gezeigt ist, ist die Source des Feldeffekttransistors 117 an eine Leitung 110, und an den Drain des Feldeffekttransistors 130 angeschlossen, dessen Source an den Drain des Feldeffekttransistors 105 angeschlossen ist.
Die Source des Feldeffekttransistors 105 ist über eine Leitung 109 an die – z. B. ungeregelte, bzw. entsprechenden, unerwünschten Schwankungen unterworfene, bzw. Spannungen mit relativ ungenauer Höhe zur Verfügung stellende – Versorgungsspannung (VDD) angeschlossen. Beispielsweise kann die Höhe der Versorgungsspannung (VDD) im Bereich zwischen 1,5 V und 2,5 V liegen, z. B. 1,8 V betragen.
Ein Ausgang der Spannungsquelle 121 ist über eine Leitung 122 mit einem Gate-Anschluß des Feldeffekttransistors 118 verbunden.
Entsprechend ähnlich ist ein Ausgang der Spannungsquelle 131 über eine Leitung 132 mit einem Gate-Anschluß des Feldeffekttransistors 130 verbunden.
Die Source des Feldeffekttransistors 118 ist über eine Leitung 123 mit dem Drain des Feldeffekttransistors 117 verbunden, und über eine Leitung 124 mit der ersten Stromquelle 119.
Des weiteren ist der Drain des Feldeffekttransistors 118 über eine Leitung 125 mit der zweiten Stromquelle 120 verbunden, und über die Leitung 125, und eine Leitung 126 mit einem Gate-Anschluß 107a des Feldeffekttransistors 105.
Am Plus-Eingang 112 des Differenzverstärkers 104 liegt eine – nur relativ geringen Schwankungen unterworfene, intern im Bauelement verfügbare bzw. auf herkömmliche Weise gewonnene – Referenzspannung (U_REF) an.
Die am Drain des Feldeffekttransistors 130 (bzw. der Source des Feldeffekttransistors 117), und der daran angeschlossenen Leitung 110 ausgegebene Spannung (U_A) wird unter Zwischenschaltung eines Spannungsteilers 102, d. h. auf heruntergeteilte Weise an den Differenzverstärker 104 rückgekoppelt. Hierzu kann der Drain des Feldeffekttransistors 130 (bzw. die Source des Feldeffekttransistors 117) an einen ersten, einen ohmschen Widerstand R₂ aufweisenden Widerstand 113 des Spannungsteilers 102 angeschlossen sein, der zum einen (über einen weiteren Spannungsteiler-Widerstand 114) mit Masse, und zum anderen mit dem Minus-Eingang 111 des Differenzverstärkers 104 verbunden ist. Die am Minus-Eingang 111 des Differenzverstärkers 104 anliegende, rückgekoppelte Spannung ist dann um einen bestimmten Faktor kleiner, als die Drain-Spannung (U_A) des Feldeffekttransistors 130.
Bei einer alternativen – hier nicht gezeigten – Ausgestaltung der Spannungs-Regelungs-Schaltungsanordnung kann die Drain-Spannung (U_A) des Feldeffekttransistors 130 auch direkt an den Differenzverstärker 104 rückgekoppelt werden; der Drain des Feldeffekttransistors 130 kann hierzu (direkt) über eine entsprechende Leitung mit dem Minus-Eingang 111 des Differenzverstärkers 104 verbunden sein (die am Minus-Eingang 111 des Differenzverstärkers 104 anliegende, rückgekoppelte Spannung ist dann gleich groß, wie die Drain-Spannung (U_A) des Feldeffekttransistors 130).
Die am Drain des Feldeffekttransistors 130, bzw. an der o. g. Leitung 110 ausgegebene Spannung (U_A) stellt die Ausgangsspannung der Spannungs-Regelungs-Schaltungsanordnung 101 dar.
Der Feldeffekttransistor 118 (Feldeffekttransistor T4) dient als Kaskode, um zu gewährleisten, dass sich der Feldeffekttransistor 117 (Feldeffekttransistor T3) im Sättigungsbereich befindet.
Von den o. g. Spannungsquellen 121, 131 kann jeweils eine Vorspannung U_bias bzw. U_bias_1 von z. B. zwischen 0.8 V und 1.2 V (z. B. 1.0 V) an das Gate des Feldeffekttransistors 118 bzw. das Gate des Feldeffekttransistors 130 angelegt werden.
Wie aus 3 hervorgeht, wird der Feldeffekttransistor 117 (Feldeffekttransistor T3) von einem Strom durchflossen, der sich aus der Differenz der von den Stromquellen 119 und 120 gelieferten Ströme ergibt (d. h. von einem Strom I_1 – I_2).
Die Höhe I_1 des von der ersten Stromquelle 119 bereitgestellten Strom ist grösser, als die Höhe des von der zweiten Stromquelle 120. bereitgestellten Stroms I_2. Beispielsweise kann I_1 zwischen 100 μA und 400 μA liegen (z. B. bei 200 μA), und I_2 zwischen 50 μA und 200 μA (z. B. bei 100 μA).
Der Feldeffekttransistor 130 (Feldeffekttransistor T1) dient – außer als „pass device” (s. o.) – zusätzlich auch als Kaskode.
Durch die Spannungs-Regelungs-Schaltungsanordnung 101 wird erreicht, dass die an der Leitung 110 anliegende Ausgangsspannung (U_A) – im Gegensatz zu der Versorgungsspannung (VDD), die z. T. relativ starken Schwankungen unterworfen, bzw. relativ ungenau sein kann – eine konstante, vorab (z. B. durch entsprechende Wahl der Widerstände 113, 114 des Spannungsteilers 102) genau einstellbare Größe aufweist – z. B. 1,5 V.
In 3 ist der Innenwiderstand R1 der Stromquelle 120 durch einen Widerstand 134 veranschaulicht; der Kondensator 135 veranschaulicht eine ggf. auftretende parasitäre Kapazität C_p (verursacht z. B. durch die Gateoxidkapazität des Feldeffekttransistors 105 (Feldeffekttransistor T2), und/oder Transistoren der Stromquelle 120).
Bei der Spannungs-Regelungs-Schaltungsanordnung 101 wird – unter Verwendung des Differenzverstärkers 104 als Regelverstärker – durch die Transistoren 118, 117, 105, 130 und die Spannungs- bzw. Stromquellen 119, 120, 121, 131 eine spezielle Regelschleife gebildet, die dafür sorgt, daß die an der Leitung 110 anliegende Ausgangsspannung U_A der Spannungs-Regelungs-Schaltungsanordnung 101 mit hoher Genauigkeit der am Ausgang 106 des Differenzverstärkers 104 (d. h. an der Leitung 108) ausgegebenen Spannung U_OP folgt.
Durch diese spezielle Regelschleife kann wie im folgenden noch genauer erläutert für die Schaltungsanordnung 101 eine wesentlich höhere Phasenreserve (phase margin), als für die in 1 gezeigte Schaltungsanordnung 1 erreicht werden, und damit eine deutlich verbessertes Stabilitäts-Verhalten (selbst dann, wenn an der Spannungs-Regelungs-Schaltungsanordnung 101 eine relativ geringe, oder keine ohmsche Ausgangs-Last (veranschaulicht durch den in 3 gezeigten Widerstand R_L (Widerstand 115)) und/oder eine relativ hohe kapazitive Ausgang-Last (veranschaulicht durch die in 3 gezeigte Kapazität C_L (Kondensator 116)) anliegt – d. h. unabhängig von den Last-Verhältnissen).
Bei der in 3 gezeigten Spannungs-Regelungs-Schaltungsanordnung 101 wird wie bereits erwähnt durch die – die Regelschleife bildenden – Transistoren 105, 117, 118, 130 (und die Stromquellen 119, 120) erreicht, dass die an der Leitung 110 anliegende Ausgangsspannung U_A der Spannungs-Regelungs-Schaltungsanordnung 101 mit hoher Genauigkeit der am Ausgang 106 des Differenzverstärkers 104 (d. h. an der Leitung 108) ausgegebenen Spannung U_OP folgt.
Die sich für die in 3 gezeigte Spannungs-Regelungs-Schaltungsanordnung 101 ergebende, das Verhältnis zwischen der Spannungs-Regelungs-Schaltungsanordnungs-Ausgangsspannung U_A und der Differenzverstärker-Ausgangsspannung U_OP widerspiegelnde Übertragungsfunktion weist eine – durch die Kapazität C₁ des Kondensators 133 verursachte – Nullstelle f_z auf, sowie einen Pol zweiter Ordnung p₂.
Für die durch die Kapazität C₁ des Kondensators 133 verursachte Nullstelle f_z gilt (für C_p = 0):
Dabei steht g_m1 für die Transkonduktanz des Feldeffekttransistors 130, g_m2 für die Transkonduktanz des Feldeffekttransistors 105, und g_m3 für die Transkonduktanz des Feldeffekttransistors 117.
Der o. g. Pol p₂ zweiter Ordnung (doppelte Polstelle p₂) liegt – im Bode-Diagramm – bei einer Frequenz f_p von:
Der Dämpfungsfaktor des Pols p₂ ergibt sich zu:
Mit der vorliegenden Spannungs-Regelungs-Schaltungsanordnung 101 ist es möglich, daß die Freqzenz f_z der Nullstelle geringer ist, als die Frequenz f_p der Polstelle p₂ zweiter Ordnung.
Das bedeutet, daß – im Bode-Diagramm betrachtet – ausgehend von tiefen Frequenzen zuerst durch die Nullstelle f_z die Phase der offenen Schleifenverstärkung angehoben wird, und erst bei einer höheren Frequenz die doppelte Polstelle p₂ zum tragen kommt, welche die Phase dann wieder absenkt.
In 4 ist – beispielhaft – ein Bode-Diagramm zur Veranschaulichung bzw. zum Vergleich der bei der in 1 gezeigten Spannungs-Regelungs-Schaltungsanordnung 1 vorhandenen Phasenreserve PM_a, und der in 3 gezeigten Spannungs-Regelungs-Schaltungsanordnung 101 vorhandenen Phasenreserve PM_b gezeigt.
Als Dimensionierungs-Richtlinie für die Spannungs-Regelungs-Schaltungsanordnung 101 – die auch der in 4 gezeigten Darstellung zugrunde liegen – kann z. B. gelten: gm3/gm1 = 0.02(durch den Feldeffekttransistor 117 (Feldeffekttransistor T3) fließt nur der Differenzstrom I_1 – I_2, durch den Feldeffekttransistor 130 (Feldeffekttransistor T1) zusätzlich auch der Laststrom; aus diesem Grund ist g_m1 wesentlich größer, als g_m3); RLgm1 = 3(z. B. möglich bei hochohmigen Lastfällen, und großem g_m1); R1gm2 = 5(in diesem Fall ist R₁ als MOS-Diode realisiert, welche mit dem Feldeffekttransistor 105 (Feldeffekttransistor T2) einen 1:5 Stromspiegel bildet); C1/CL = 0.3(relativ leicht realisierbar, auch bei größeren kapazitiven Lasten).
Aus den o. g. Werten ergibt sich:
Die Freqzenz f_z der Nullstelle beträgt also nur ca. 32% der Frequenz f_p der Polstelle p₂ zweiter Ordnung.
Wie aus 4 hervorgeht, ist mit der in 3 gezeigten Spannungs-Regelungs-Schaltungsanordnung 101 eine wesentlich höhere Phasenreserve PM_b erzielbar, als bei der in 1 gezeigten – herkömmlichen – Spannungs-Regelungs-Schaltungsanordnung 1.
Die Darstellung gemäß 4 zeigt den Lastpol der herkömmlichen Spannungs-Regelungs-Schaltungsanordnung 1 als kritischen Lastpol mit einer Phasenreserve PM_a von lediglich ca. 27°. Wie aus 4 hervorgeht, kann bei der in 3 gezeigten Spannungs-Regelungs-Schaltungsanordnung 101 demgegenüber – für den gleichen Lastfall – die Phasenreserve PM_b auf über 60° angehoben werden.
Wäre – beim gleichen Lastfall – bei der in 3 gezeigten Spannungs-Regelungs-Schaltungsanordnung 101 die Kapazität C₁ des Kondensators 133 gleich Null (d. h. wäre dort kein Kondensator vorgesehen), so würde – wie aus 5 hervorgeht – die sich für die Spannungs-Regelungs-Schaltungsanordnung 101 ergebende Phasenreserve PM_b nur ca. 20° betragen. Dies zeigt die Bedeutung der durch den Kondensator 133 verursachten Nullstelle für die Stabilität.
Wie sich aus 4 und 5 ergibt, ist die Durchtrittsfrequenz durch 0 dB der offenen Schleifenverstärkung bei der in 3 gezeigten Spannungs-Regelungs-Schaltungsanordnung 101 höher, als – für den gleichen Lastfall – bei der herkömmlichen, in 1 gezeigten Spannungs-Regelungs-Schaltungsanordnung 1. Der Grund hierfür ist die o. g. Nullstelle, da durch diese der Betrag der offenen Schleifenverstärkung angehoben wird.
Des weiteren ist für die in 3 gezeigte Spannungs-Regelungs-Schaltungsanordnung 101 Reverse-Stromfähigkeit gegeben: Selbst wenn vom Spannungs-Regelungs-Schaltungsanordnung-Ausgang, bzw. von der Last-Seite (d. h. der Leitung 110) her ein (zusätzlicher) Strom in die Spannungs-Regelungs-Schaltungsanordnung 101 fließt, wird der Regelbereich nicht verlassen, da dieser (zusätzliche) Strom vom Feldeffekttransistor 117 übernommen wird, und sich der durch die Feldeffekttransistoren 105, 130 fließende automatisch reduziert.
Bei weiteren, alternativen, hier nicht dargestellten Varianten kann die Spannungs-Regelungs-Schaltungsanordnung 101 komplementär wie die in 3 gezeigte Spannungs-Regelungs-Schaltungsanordnung 101 ausgeführt sein, wobei z. B. statt der p-Kanal-Feldeffekttransistoren 105, 117, 130 entsprechende n-Kanal-Feldeffekttransistoren verwendet werden, und statt des n-Kanal-Feldeffekttransistors 118 ein entsprechender p-Kanal-Feldeffekttransistor (sowie statt einer Versorgungsspannung VDD z. B. eine Versorgungsspannung VSS, etc.). Bei einer weiteren alternativen Variante kann die Spannungs-Regelungs-Schaltungsanordnung z. B. auch in Bipolar- bzw. BiCMOS-Technologie ausgeführt sein, usw.

Claims

Spannungs-Regelungs-Schaltungsanordnung (101), mit welcher eine an einem Eingang der Spannungs-Regelungs-Schaltungsanordnung (101) anliegende erste Spannung (VDD) in eine zweite, an einem Ausgang (110) der Spannungs-Regelungs-Schaltungsanordnung (101) anliegende Spannung (U_a) umgewandelt wird, und welche aufweist: – eine Regelungs-Verstärker-Einrichtung (104); – einen zwischen den Eingang und den Ausgang geschalteten Transistor (105); – eine Rückkoppel-Einrichtung (102) zum Rückkoppeln der Ausgangs-Spannung (U_a) oder einer aus der Ausgangs-Spannung (U_a) gewonnenen Spannung an die Regelungs-Verstärker-Einrichtung (104); und – eine Einrichtung (117, 118, 119, 120, 130) zur Erhöhung der Phasenreserve (PM), mit: – einem zweiten Transistor (117) und einem dritten Transistor (130), welche in Reihe zu dem Transistor (105) geschaltet sind; – einem Kondensator (133); – einem vierten Transistor (118), welcher als Kaskode fungiert und zwischen eine erste und eine zweite Stromquelle (119, 120) geschaltet ist, wobei ein Ausgang (106) der Regelungs-Verstärker-Einrichtung (104) über eine Leitung (108) mit einem Steuer-Anschluss (107b) des zweiten Transistors (117) verbunden ist und über den Kondensator (133) an den Transistor (105) und den dritten Transistor (130) angeschlossen ist, und der vierte Transistor (118) über eine Leitung (123) mit dem zweiten Transistor (117) und über eine Leitung (124) mit der ersten Stromquelle (119) verbunden ist.
Spannungs-Regelungs-Schaltungsanordnung (101) nach Anspruch 1, bei welcher der Transistor (105), und der zweite und dritte Transistor (117, 130) p-Kanal- Feldeffekttransistoren sind, und der vierte Transistor (118) ein n-Kanal-Feldeffekttransistor.
Spannungs-Regelungs-Schaltungsanordnung (101) nach Anspruch 1, bei welcher der Transistor (105), und der zweite und dritte Transistoren (117, 130) n-Kanal-Feldeffekttransistoren sind, und der vierte Transistor (118) ein p-Kanal-Feldeffekttransistor.
Spannungs-Regelungs-Schaltungsanordnung (101) nach Anspruch 1, bei welcher der Transistor (105), und/oder der zweite und dritte Transistor (117, 130), und/oder der vierte Transistor (118) in Bipolartechnologie verwirklicht sind.
Spannungs-Regelungs-Schaltungsanordnung (101) nach Anspruch 4, bei welcher die übrigen der Transistoren jeweils als Feldeffekttransistoren verwirklicht sind.
Spannungs-Regelungs-Schaltungsanordnung (101) nach einem der vorhergehenden Ansprüche, bei welcher die Regelungsverstärker-Einrichtung (104) einen Differenzverstärker aufweist.
Spannungs-Regelungs-Schaltungsanordnung (101) nach einem der vorhergehenden Ansprüche, bei welcher der vierte Transistor (118) mittels einer Einrichtung (121) in einem vorgespannten Zustand gehalten wird.