EP1253498B1 - Spannungsregler - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Vorrichtung gemäß Patentanspruch 1, d.h. einen Spannungsregler, dessen Ausgangsspannung von der Ansteuerung eines im Spannungsregler enthaltenen Transistors abhängt.
• Ein Spannungsregler dieser Art ist in Figur 5 dargestellt.
• Die in der Figur 5 gezeigte Anordnung enthält einen Gleichspannungsregler und einen daran angeschlossenen Lastwiderstand Zout.
• Der Spannungsregler enthält einen Differenzverstärker (einen differentiellen Transkonduktanzverstärker) OTA1, einen NMOS-Transistor MN1, einen ersten Widerstand Rfb, einen zweiten Widerstand Re, einen dritten Widerstand Rs, einen ersten Kondensator Cs1, einen zweiten Kondensator Cs2, und einen dritten Kondensator Cs3.
• Der Spannungsregler erzeugt eine Ausgangsspannung Vout, welche am Sourceanschluß des Transistors MN1 abgegriffen wird, und welche der Last Zout als Versorgungsspannung zugeführt wird. Der Drainanschluß des Transistors MN1 wird mit einer den Spannungsregler mit Energie versorgenden Versorgungsspannung beaufschlagt, und der Gateanschluß ist mit dem Ausgangsanschluß des Transkonduktanzverstärkers OTA1 verbunden. Der Transkonduktanzverstärker OTA1 weist zwei Eingangsanschlüsse auf, von welchen einem eine Eingangsspannung Vin zugeführt wird, und von welchen dem anderen eine von der Ausgangsspannung Vout abhängende (rückgekoppelte) Spannung zugeführt wird; der Transkonduktanzverstärker OTA1 bildet die Differenz zwischen diesen Spannungen und gibt das Ergebnis an den Gateanschluß des Transistors MN1 aus. Die rückgekoppelte Spannung wird an einem zwischen den Widerständen Rfb und Re liegenden Knotenpunkt x2 abgegriffen; die Widerstände Rfb und Re sind in Reihe geschaltet und zwischen dem Sourceanschluß des Transistors MN1 und Masse angeordnet.
• Figur 6 zeigt das Kleinsignal-Ersatzschaltbild der in der Figur 5 gezeigten Anordnung.
• Der beschriebene Spannungsregler ist ein Serienregler (Series Voltage Regulator) mit einem NMOS-Transistor in Drain-Grundschaltung als Treiberstufe. Es dürfte einleuchten und bedarf keiner näheren Erläuterung, daß der gezeigte Spannungsregler in der Lage ist, eine alleine von Vin und dem (durch die Widerstände Rfb und Re bestimmten) Rückkoppelfaktor abhängende konstante Ausgangsspannung Vout zu erzeugen. Dies ist jedoch insbesondere bei komplexen Lasten Zout, d.h. bei Lasten mit induktiven und/oder kapazitiven Komponenten nicht unter allen Umständen gewährleistet: das System kann in diesem Fall instabil werden.
• Die Stabilitätsprobleme würden nicht auftreten, wenn durch eine geeignete Dimensionierung von Rfb und Re dafür gesorgt werden würde, daß der durch den Transistor MN1 fließende Strom Is1 auch bei großem Zout, also geringem Laststrom, einen gewissen Minimalwert nicht unterschreitet, der Transistor MN1 also eine gewisse Mindest-Steilheit (einen gewissen Mindest-Ausgangsleitwert) aufweist. Das Vorsehen eines über den Transistor MN1 und die Widerstände Rfb und Re fließenden großen (Quer)Stromes ist allerdings mit diversen Nachteilen verbunden. Insbesondere hat ein solcher Spannungsregler einen hohen Eigenenergiebedarf und muß der Transistor MN1 größer ausgebildet werden als es bei einem geringen Querstrom der Fall wäre. Zudem steht der notwendige Mindest-Querstrom zur Sicherstellung der Stabilität nicht zum Treiben der Last Zout zur Verfügung.
• Die Abhängigkeit der Stabilität des Spannungsreglers vom Mindest-Querstrom läßt sich wie folgt erklären: Die Anordnung nach Figur 5 kann vereinfacht als Zweipolsystem verstanden werden. Das Stabilitätskriterium fordert hierbei, dass die beiden Pole mindestens um einen Faktor von n≥10 auseinander liegen.
• Der erste Pol fp1 ergibt sich vereinfacht nach Gleichung 1.1. $${\mathrm{f}}_{\mathrm{p}1}\cong \frac{1}{2*\mathrm{\pi }*{\mathrm{C}}_{\mathrm{m}1}*1/\mathrm{g}{\mathrm{m}}_{\mathrm{OTA}1}}$$

  
• Es ist zu erkennen, daß der erste dominante Pol von der Steilheit gm des Transkonduktanzverstärker OTA1 als auch von der Stabilisierungkapazität Cm1 bestimmt wird. In der Praxis ist der erste Pol invariant. er wird bestimmt durch die notwendige Bandbreite der Anordnung.
• Der zweite Pol wird vereinfacht bestimmt durch die Lastkapazität Cout am Ausgang Vout, die Lastimpedanz Zout, und den Ausgangsleitwert gds des treibenden Transistor MN1. Die Gleichung 1.2 gibt den mathematischen Zusammenhang zur Errechnung des zweiten Pols wieder. $${\mathrm{f}}_{\mathrm{p}2}\cong \frac{1}{2*\mathrm{\pi }*{\mathrm{C}}_{\mathrm{out}}*\left(1/\mathrm{g}\mathrm{d}{\mathrm{s}}_{\mathrm{MN}1}\Vert \mathrm{Z}\mathrm{out}\Vert \left(\mathrm{R}\mathrm{e}+\mathrm{R}\mathrm{f}\mathrm{b}\right)\right)}$$

  
• Mit der vorstehend erwähnten vereinfachten Dimensionierungsvorschrift, wonach bei gegebener Last afp2 ≥ 10*fp1 gelten soll, kann der notwendige Mindest-Querstrom und somit der Widerstandswert Rmin (die Summe der Widerstände Re und Rfb) errechnet werden.
• Der zweite Pol fp2 hängt direkt proportional vom Ausgangsleitwert des treibenden Transistors ab. Der Mindest-Ausgangsleitwert des Transistors ist direkt proportional zum eingestellten Mindest-Querstrom Iq=Is1 und somit letztendlich die Mindest-Phasenreserve der Anordnung.
• Diese Zusammenhänge sind, wie vorstehend bereits erläutert wurde, nachteilig.
• Man ist daher schon seit langem auf der Suche nach Alternativen zur Beeinflussung der Stabilität von Spannungswandlern, die diese Nachteile nicht aufweisen.
• Eine Möglichkeit hierfür besteht im Vorsehen von zusätzlichen Elementen, durch welche sich auf die Übertragungsfunktion des Systems, genauer gesagt auf die Lage der Pol- und Nullstellen derselben Einfluß nehmen läßt um somit eine Mindest-Phasenreserve zur Stabilisierung zu garantieren. Bei dem in der Figur 5 gezeigten Spannungsregler wurde von dieser Möglichkeit gebrauch gemacht. Die zusätzlichen Elemente umfassen den Widerstand Rs1 und die Kondensatoren Cs1, Cs2, und Cs3. Von den genannten Elementen sind
• der Widerstand Rs1 und der Kondensator Cs1 in Reihe geschaltet und zwischen dem Ausgangsanschluß des Transkonduktanzverstärkers OTA1 und Masse angeordnet,
• der Kondensator Cs2 zwischen dem Rückkoppelzweig und Masse angeordnet, und
• der Kondensator Cs3 parallel zum Widerstand Rfb angeordnet.
• Durch die genannten Elemente kann Einfluß auf die Lage der Pol- und Nullstellen der Übertragungsfunktion und damit auch auf das Stabilitätsverhalten des Systems genommen werden. Allerdings ist es schwierig und aufwendig, und teilweise sogar unmöglich, die genannten Elemente so zu dimensionieren, daß der Spannungsregler über den gesamten Lastbereich stabil arbeitet.
• Es existiert eine Vielzahl von Veröffentlichungen, in welchen diese und weitere Möglichkeiten zur Stabilisierung von Spannungsreglern beschrieben sind. Es wird beispielsweise auf
• Thomas M. Frederiksen: "A Monolithic High-Power Series Voltage Regulator", IEEE Journal of Solid-State Circuits, Dezember 1968, Seite 380 ff.,
• Gabriel A. Rincon-Mora et al.: "A Low-Voltage, Low Quiescent Current, Low Drop-Out Regulator", IEEE Journal of Solid-State Circuits, Vol.33, No. 1., January 1998, Seiten 36 ff., und
• Gerrit W. den Besten et al.: "Embedded 5V-to-3.3V Voltage Regulator for Supplying Digital IC's in 3.3V CMOS Technology", IEEE Journal of Solid-State Circuits, Vol 33, No. 7, July 1998, Seite 956 ff.
und die darin genannten weiteren Fundstellen verwiesen.
• Unter den bekannten Möglichkeiten zur Stabilisierung von Spannungsreglern befindet sich keine, die einfach entwerfbar und realisierbar ist und bei geringem Eigenenergiebedarf eine unter allen Umständen zuverlässige Stabilisierung gewährleisten kann.
• Die gilt nicht nur für den vorstehend beschriebenen Series Voltage Regulator, sondern auch für die sogenannten Low Drop Output Regulators (LDO-Regler), welche als treibenden Transistor einen PMOS-Transistor in Source-Grundschaltung aufweisen.
• Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen Spannungsregler zu finden, der bei minimalem Eigenenergiebedarf eine unter allen Umständen zuverlässige Stabilisierung gewährleisten kann, und zudem einfach entwerfbar und realisierbar ist.
• Diese Aufgabe wird erfindungsgemäß durch den in Patentanspruch 1 beanspruchten Spannungsregler gelöst.
• Die Stabilisierungsschaltung kann dafür sorgen, daß der durch den Transistor fließende Strom in Phasen, und zwar nur in Phasen, in welchen dieser zu klein wäre, um einen stabilen Betrieb des Spannungsreglers zu gewährleisten, erhöht wird.
• Dadurch entfällt die Notwendigkeit, den Transistor dauerhaft von einem hohen Querstrom durchfließen zu lassen. Der Spannungsregler kann so aufgebaut werden, daß der Querstrom, der den Transistor durchfließt, in Phasen, in welchen er durch die Stabilisierungsschaltung nicht erhöht wird, sehr gering ist, wodurch der den Transistor durchfließende Strom bei großen Lasten nur unwesentlich größer ist als der von der Last gezogene Strom.
• Dies hat den positiven Effekt, daß der Transistor in alleiniger Abhängigkeit von der maximalen Last dimensioniert werden kann, also nicht aus Gründen der Stabilität des Spannungsreglers größer ausgebildet werden muß. Darüber hinaus hat der erfindungsgemäße Spannungsregler einen geringeren Eigenenergiebedarf, denn das Fließen des zusätzlichen Querstromes wird ja nur in bestimmten Phasen veranlaßt.
• Die Stabilisierungsschaltung ist darüber hinaus einfach entwerfbar und realisierbar und problemlos an die jeweiligen Gegebenheiten anpaßbar. Sie kann darüber hinaus im wesentlichen unverändert bei allen Arten von Spannungsreglern eingesetzt werden, deren Ausgangsspannung von der Ansteuerung eines Transistors abhängt.
• Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen, der folgenden Beschreibung und den Figuren entnehmbar.
• Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Figuren näher erläutert. Es zeigen

Figur 1

einen Series Voltage Regulator mit einer im folgenden näher beschriebenen Stabilisierungsschaltung,

Figur 2

einen Low Drop Output Regulator mit der im folgenden näher beschriebenen Stabilisierungsschaltung,

Figur 3

die zeitlichen Verläufe ausgewählter Ströme und Spannungen in der in der Figur 1 gezeigten Anordnung,

Figur 4

einen Series Voltage Regulator mit einer modifizierten Stabilisierungsschaltung,

Figur 5

einen herkömmlichen Series-Voltage Regulator, und

Figur 6

ein vereinfachtes Kleinsignal-Ersatzschaltbild der in der Figur 5 gezeigten Anordnung.

• Die im folgenden beschriebenen Spannungsregler sind Gleichspannungsregler. Es sei jedoch bereits an dieser Stelle darauf hingewiesen, daß sich die Besonderheiten der im folgenden beschriebenen Spannungsregler auch bei Spannungsreglern für zeitlich variierende Spannungen einsetzen lassen.
• In Figur 1 ist eine Anordnung gezeigt, welche einen besonders stabilisierten Spannungsregler und einen daran angeschlossenen Lastimpedanz Zout umfaßt.
• Der Spannungsregler ist ein Series-Voltage Regulator, der wie der in der Figur 5 gezeigte und eingangs unter Bezugnahme darauf beschriebene Spannungsregler einen Differenzverstärker (einen differentiellen Transkonduktanzverstärker) OTA1, einen NMOS-Transistor MN1, einen ersten Widerstand Rfb und einen zweiten Widerstand Re enthält, welche auch wie bei dem in der Figur 5 gezeigten Spannungsregler verschaltet sind und kooperieren. Der in der Figur 1 gezeigte Spannungsregler enthält darüber hinaus eine Stabilisierungsschaltung, welche jedoch völlig anders aufgebaut ist und arbeitet als die zur Stabilisierung dienenden Elemente Rs, Cs1, Cs2 und Cs3 des Spannungsreglers gemäß Figur 5.
• Die Stabilisierungsschaltung besteht aus einem zweiten Differenzverstärker (einem zweiten differentiellen Transkonduktanzverstärker) OTA2, NMOS-Transistoren MN2, MN3, MN4, MN5, und MN6, und einem PMOS-Transistor MP3.
• Vom Transistor MN2 ist der Drainanschluß mit einer den Spannungsregler mit Energie versorgenden Versorgungsspannung beaufschlagt, ist der Gateanschluß mit dem Ausgangsanschluß des ersten Transkonduktanzverstärkers OTA1 verbunden, und ist der Sourceanschluß mit einem Knotenpunkt x3 verbunden.
• Vom Transistor MP3 ist der Sourceanschluß mit dem Knotenpunkt x3 verbunden, ist der Gateanschluß mit dem Ausgangsanschluß des zweiten Transkonduktanzverstärkers OTA2 verbunden, und ist der Drainanschluß mit dem Sourceanschluß des Transistors MN4 verbunden.
• Der Transkonduktanzverstärker OTA2 weist zwei Eingangsanschlüsse auf, von welchem einem die sich am Knotenpunkt x3 einstellenden Spannung zugeführt wird, und von welchen dem anderen die Spannung Vout zugeführt wird; der Transkonduktanzverstärker OTA2 bildet die Differenz zwischen diesen Spannungen und gibt diese an den Gateanschluß des Transistors MP3 aus.
• Der (sourceseitig auf Masse liegende) Transistor MN4 ist mit dem Transistor MN5 zu einem Stromspiegel verschaltet, wobei ein den Transistor MN4 durchfließender Strom Irep bewirkt, daß der Transistor MN3 von einem Strom Irep' durchflossen wird.
• Der Drainanschluß des (sourceseitig ebenfalls auf Masse liegenden) Transistors MN3 ist mit einem Knotenpunkt x1 verbunden. Mit diesem Knotenpunkt x1 sind ferner eine einen Strom Iref ausgebende Referenzstromquelle sowie der Drainanschluß des Transistors MN5 verbunden.
• Der (sourceseitig auf Masse liegende) Transistor MN5 ist mit dem Transistor MN6 zu einem Stromspiegel verschaltet, wobei ein den Transistor MN5 durchfließender Strom Ic bewirkt, daß der Transistor MN6 von einem Strom Ic' durchflossen wird.
• Der Drainanschluß des (sourceseitig ebenfalls auf Masse liegenden) Transistors MN6 ist mit dem Drainanschluß des Transistors MN1 verbunden; dieser Transistor MN6 stellt für den Transistor MN1 eine zusätzliche Last dar, durch welche bei gleichbleibender Ansteuerung des Transistors MN1 die Größe des durch den Transistor MN1 fließenden Stromes Is1 veränderbar ist.
• Der Transistor MN1 wird von einem Strom durchflossen, der der Summe der Ströme Ic', Iq, und Iout entspricht, wobei Ic' der über den Transistor MN6 fließende Strom ist, Iq der über den Spannungsteiler Rfb, Re fließende Strom ist, und Iout der die Last Zout durchfließende Strom ist.
• Der Transkonduktanzverstärker OTA2 und der Transistor MP3 sorgen dafür, daß sich am Sourceanschluß des Transistors MN2 (am Knotenpunkt x3) das selbe Potential einstellt wie am Sourceanschluß des Transistors MN1. D.h., daß sich auch am Knotenpunkt x3 das Potential Vout einstellt. Vereinfacht läßt sich die Anordnung von Transkonduktanzverstärker OTA2 und Transistor MP3 als Spannungsfolger auffassen der eine Replika der Ausgangsspannung Vout am Knoten x3 erzeugt. Die Transistoren MN1 und MN2 befinden sich somit spannungsmäßig im gleichen Arbeitspunkt, was der Verbesserung des Gleichlaufs beider Transistoren zueinander dient.
• Deshalb, und weil der Transistor MN2 durch das selbe Signal wie der Transistor MN1 gateseitig angesteuert wird, wird der Transistor MN2 von einem Strom durchflossen, der in einem bestimmten Verhältnis zu dem den Transistor MN1 durchfließenden Strom steht. Der Transistor ist vorzugsweise sehr viel schwächer ausgebildet als der Transistor MN1, so daß der den Transistor MN2 durchfließende Strom Irep sehr viel kleiner ist als der den Transistor MN1 durchfließende Strom Ic'+Iq +Iout. Der Transistor MN2 stellt somit einen Replikastrom Irep zum Transistor MN1 durchfließende Strom Ic'+Iq+Iout her.
• Der den Transistor MN2 durchfließende Strom Irep fließt auch durch den Transistor MP3 und den Transistor MN4. Das Fließen des Stromes Irep durch den Transistor MN4 bewirkt, daß der Transistor MN3 durch einen in einem bestimmten Verhältnis zum Strom Irep stehenden Strom Irep' durchflossen wird.
• Wenn der Strom Irep' größer als oder gleich groß wie der Strom Iref ist, wird der Knotenpunkt x1 auf Massepotential gezogen, wodurch der vom Knoten x1 zum Sourceanschluß des Transistors MN5 fließende Strom Ic und damit auch der gespiegelte Strom Ic' zu 0 werden und durch den Transistor MN1 kein zusätzlicher Querstrom fließt. Dies ist der Fall wenn die Lastimpedanz Zout klein genug, d.h. der Laststrom Iout groß genug ist.
• Wenn andererseits der Strom Irep' kleiner als der Strom Iref ist, fließt vom Knoten x1 ein der Differenz von Irep' und Iref entsprechender Strom Ic durch den Transistor MN5. Das Fließen des Stromes Ic durch den Transistor MN5 bewirkt, daß der Transistor MN6 durch einen in einem bestimmten Verhältnis zum Strom Ic stehenden Strom Ic' durchflossen wird. Dadurch wird der Transistor MN1 durch einen zusätzlichen Querstrom Ic' durchflossen. Dies ist der Fall wenn die Lastimpedanz Zout groß, d.h. der Laststrom Iout klein ist.
• Durch die Stabilisierungsschaltung kann also erreicht werden, daß der Transistor MN1 von einem zusätzlichen Querstrom Ic' durchflossen wird, wenn die Summe der Ströme Iout und Iq klein ist, und daß der Transistor MN1 von keinem zusätzlichen Querstrom Ic' durchflossen wird, wenn die Summe der Ströme Iout und Iq groß ist, genauer gesagt groß genug ist, um einen stabilen Betrieb des Spannungsreglers zu gewährleisten.
• Darüber hinaus enthält der Spannungsregler gemäß Figur 1 noch Kondensatoren Cm1 und Cm2, über welche die Ausgangsanschlüsse der Transkonduktanzverstärker OTA1 und OTA2 mit Masse verbunden sind, und welche zur Frequenzkompensation der Transkonduktanzverstärker OTA1 und OTA2 dienen.
• Im wesentlichen die selbe Stabilisierungsschaltung kann bei einem sogenannten Low Drop Output Regulator zum Einsatz kommen. Ein Low Drop Output Regulator mit einer Stabilisierungsschaltung, welche der vorstehend beschriebenen Stabilisierungsschaltung entspricht, ist in Figur 2 dargestellt.
• Die in der Figur 2 dargestellte Anordnung unterscheidet sich von der in der Figur 1 dargestellten Anordnung nur dadurch,
• daß anstelle des NMOS-Treibertransistors MN1 in Drain-Grundschaltung ein PMOS-Treibertransistor MP1 in Source-Grundschaltung verwendet wird, und
• daß die Frequenzkompensation des ersten Transkonduktanzverstärkers OTA1 durch eine zwischen dem Ausgangsanschluß des Transkonduktanzverstärkers OTA1 und dem Ausgangsanschluß des Spannungsreglers (dem Drainanschluß des Transistors MP1) angeordnete Reihenschaltung eines Kondensators Cm1 und eines Widerstandes Rm1 erfolgt (Stichwort: Millerkompensation bzw. Polsplitting) .
• Die Funktion der in den Figur 1 und 2 gezeigten Anordnungen und deren Dimensionierung werden im folgenden nochmals detaillierter beschrieben.
• Die Ausgangsspannung Vout des Spannungsreglers ergibt sich unter Vernachlässigung von Nichtidealitäten zu: $$\mathrm{V}\mathrm{out}\cong \mathrm{Vin}*\frac{\mathrm{R}\mathrm{f}\mathrm{b}+\mathrm{R}\mathrm{e}}{\mathrm{R}\mathrm{e}}$$

  
• Bei sich ändernder Last verändert sich die Ausgangsspannung Vout. Der Transkonduktanzverstärker OTA1 (auch Fehlerverstärker genannt) regelt die Gate-Source-Spannung des Transistors MN1 (MP1) nach, bis sich am Ausgang die Spannung erneut auf den Nominalwert eingestellt hat.
• Wenn der Laststrom Iout oberhalb einer unteren Schwelle Ioutmin liegt, ist der Strom Ic' gleich 0, und gilt für die Summe der Ströme am im folgenden als Knoten Vout bezeichneten Abgriffspunkt von Vout: $$\mathrm{I}\mathrm{out}+\mathrm{I}\mathrm{q}-\mathrm{I}\mathrm{s}1=0$$

  
• Der durch den Transistor MN2 fließende Strom ergibt sich unter Vernachlässigung von Nichtidealitäten (Mismatch etc.) als: $$\mathrm{I}\mathrm{rep}\cong \frac{\mathrm{\beta }{\mathrm{n}}_{\mathrm{MN}2}*{\mathrm{W}}_{\mathrm{MN}2}*{\mathrm{L}}_{\mathrm{MN}1}}{\mathrm{\beta }{\mathrm{n}}_{\mathrm{MN}1}*{\mathrm{W}}_{\mathrm{MN}1}*{\mathrm{L}}_{\mathrm{MN}2}}*\mathrm{I}\mathrm{s}1$$

  

  wobei W die Breite des im jeweiligen Index genannten Transistors, L die Länge des im jeweiligen Index genannten Transistors, und β die Prozesskonstante des im jeweiligen Index genannten Transistors und Transistortyps bezeichnen. Zur Vereinfachung wird davon ausgegangen, dass die Prozeßkonstante für Transistoren gleichen Typs identisch sind und somit, wenn nicht erforderlich, nachfolgend nicht genannt werden.
• Der Strom Is1 ist minimal, wenn Iout und Ic' gleich 0 sind und beträgt $$\begin{gathered} \mathrm{I}\mathrm{s}{1}_{\min }=\frac{\mathrm{V}\mathrm{out}}{\mathrm{R}\mathrm{f}\mathrm{b}+\mathrm{R}\mathrm{e}} \\ =\mathrm{Vin}*\frac{\left(\mathrm{R}\mathrm{f}\mathrm{b}+\mathrm{R}\mathrm{e}\right)}{\mathrm{R}\mathrm{e}}*\frac{1}{\left(\mathrm{R}\mathrm{f}\mathrm{b}+\mathrm{R}\mathrm{e}\right)} \\ =\frac{\mathrm{V}\mathrm{in}}{\mathrm{R}\mathrm{e}} \end{gathered}$$

  
• Der sich bei Is1 = Islmin einstellende Strom Irep beträgt (siehe Gleichungen 1.5 und 1.6) $$\mathrm{I}{\mathrm{rep}}_{\min }=\frac{{\mathrm{W}}_{\mathrm{MN}2}*{\mathrm{L}}_{\mathrm{MN}1}}{{\mathrm{W}}_{\mathrm{MN}1}*{\mathrm{L}}_{\mathrm{MN}2}}*\frac{\mathrm{V}\mathrm{in}}{\mathrm{R}\mathrm{e}}$$

  

  Ferner gilt $$\mathrm{I}\mathrm{ref}-\mathrm{I}\mathrm{c}-\mathrm{I}\mathrm{re}{\mathrm{p}}^{\prime }=0$$

  

  $$\mathrm{I}\mathrm{re}{\mathrm{p}}^{\prime }\cong \frac{{\mathrm{W}}_{\mathrm{MN}3}*{\mathrm{L}}_{\mathrm{MN}4}}{{\mathrm{W}}_{\mathrm{MN}4}*{\mathrm{L}}_{\mathrm{MN}3}}*\mathrm{I}\mathrm{rep}$$

  

  $$\mathrm{I}{\mathrm{c}}^{\prime }\cong \frac{{\mathrm{W}}_{\mathrm{MN}6}*{\mathrm{L}}_{\mathrm{MN}5}}{{\mathrm{W}}_{\mathrm{MN}5}*{\mathrm{L}}_{\mathrm{MN}6}}*\mathrm{I}\mathrm{c}$$

  
• Nimmt der Laststrom Iout ausgehend von einem Maximalwert ab, so sinkt der Strom Is1 im Transistor MN1 (MP1) und somit auch der Strom im Transistor MN2. Wenn der Strom Irep' kleiner als Iref wird, steigt das Potential am Knoten x1. Wird die sich am Knoten x1 einstellende Spannung V(x1) größer als Vthn (Schwellspannung des Transistors MN5), so fließt durch den Transistor MN5 ein Strom Ic, und durch den Transistor MN6 ein Strom Ic'. In diesem Moment setzt sich der Strom im Knoten Vout wie folgt zusammen. $$\mathrm{I}\mathrm{out}+\mathrm{I}\mathrm{q}+\mathrm{I}{\mathrm{c}}^{\prime }-\mathrm{I}\mathrm{s}1=0$$

  
• Aus den Gleichungen 1.3 bis 1.11 ergibt sich $$\mathrm{I}\mathrm{re}{\mathrm{p}}^{\prime }\cong \left[\left(\frac{{\mathrm{W}}_{\mathrm{MN}2}\ast {\mathrm{L}}_{\mathrm{MN}1}}{{\mathrm{W}}_{\mathrm{MN}1}\ast {\mathrm{L}}_{\mathrm{MN}2}}\right)\ast \left(\mathrm{I}\mathrm{out}+\frac{\mathrm{V}\mathrm{in}}{\mathrm{R}\mathrm{e}}\right)\right]\ast \frac{{\mathrm{W}}_{\mathrm{MN}3}\ast {\mathrm{L}}_{\mathrm{MN}4}}{{\mathrm{W}}_{\mathrm{MN}4}\ast {\mathrm{L}}_{\mathrm{MN}3}}$$

  

  $$\mathrm{I}{\mathrm{c}}^{\prime }\cong \left(\mathrm{I}\mathrm{ref}-\left[\left(\frac{{\mathrm{W}}_{\mathrm{MN}2}\ast {\mathrm{L}}_{\mathrm{MN}1}}{{\mathrm{W}}_{\mathrm{MN}1}\ast {\mathrm{L}}_{\mathrm{MN}2}}\right)\ast \left(\mathrm{I}\mathrm{out}+\frac{\mathrm{V}\mathrm{in}}{\mathrm{R}\mathrm{e}}\right)\right]\ast \frac{{\mathrm{W}}_{\mathrm{MN}3}\ast {\mathrm{L}}_{\mathrm{MN}4}}{{\mathrm{W}}_{\mathrm{MN}4}\ast {\mathrm{L}}_{\mathrm{MN}3}}\right)\ast \frac{{\mathrm{W}}_{\mathrm{MN}6}\ast {\mathrm{L}}_{\mathrm{MN}5}}{{\mathrm{W}}_{\mathrm{MN}5}\ast {\mathrm{L}}_{\mathrm{MN}6}}$$

  
• Daraus ergeben sich nun die Bedingungen für den Strom Ic': $$\mathrm{für\hspace{1em}\hspace{0.17em}}\mathrm{I}\mathrm{out}<\mathrm{I}\mathrm{ref}*\frac{{\mathrm{W}}_{\mathrm{MN}1}\ast {\mathrm{L}}_{\mathrm{MN}2}}{{\mathrm{W}}_{\mathrm{MN}2}\ast {\mathrm{L}}_{\mathrm{MN}1}}\ast \frac{{\mathrm{W}}_{\mathrm{MN}4}\ast {\mathrm{L}}_{\mathrm{MN}3}}{{\mathrm{W}}_{\mathrm{MN}3}\ast {\mathrm{L}}_{\mathrm{MN}4}}-\mathrm{I}\mathrm{q}\Rightarrow \mathrm{I}{\mathrm{c}}^{\prime }>0$$

  

  $$\mathrm{für\hspace{1em}\hspace{0.17em}}\mathrm{I}\mathrm{out}>\mathrm{I}\mathrm{ref}*\frac{{\mathrm{W}}_{\mathrm{MN}1}\ast {\mathrm{L}}_{\mathrm{MN}2}}{{\mathrm{W}}_{\mathrm{MN}2}\ast {\mathrm{L}}_{\mathrm{MN}1}}\ast \frac{{\mathrm{W}}_{\mathrm{MN}4}\ast {\mathrm{L}}_{\mathrm{MN}3}}{{\mathrm{W}}_{\mathrm{MN}3}\ast {\mathrm{L}}_{\mathrm{MN}4}}-\mathrm{I}\mathrm{q}\Rightarrow \mathrm{I}{\mathrm{c}}^{\prime }=0$$

  
• Mit den Gleichung 1.14a und 1.14b kann nun unter Berücksichtigung der zur Stabilität notwendigen Steilheit des Transistors MN1 (MP1) die Schaltung dimensioniert werden.
• Zunächst wird beschrieben, wie sich der notwendige Strom Ic' aus der Forderung nach der Stabilität und somit einer Mindestphasenreserve ermitteln läßt. Dabei wird davon ausgegangen, daß der Transkonduktanzverstärker OTA1 eine vereinfachte Übertragungsfunktion mit einem dominanten Pol besitzt. Parasitäre Pole und Nullstellen werden nicht berücksichtigt.
• Die Laplace-Übertragungsfunktion im Frequenzbereich des Transkonduktanzverstärkers ist dann $${\mathrm{A}}_{\mathrm{OTA}1}\left(\mathrm{s}\right)\cong \frac{1}{1+\mathrm{s}*{\mathrm{C}}_{\mathrm{m}1}*1/\mathrm{g}{\mathrm{m}}_{\mathrm{OTA}1}}$$

  

  und deren Polfrequenz beträgt $${\mathrm{f}}_{\mathrm{p}1}=\frac{1}{2*\mathrm{\pi }*{\mathrm{C}}_{\mathrm{m}1}*1/\mathrm{g}{\mathrm{m}}_{\mathrm{OTA}1}}$$

  

  
  wobei gm_OTA1 die Steilheit des Transkonduktanzverstärkers OTA1 bezeichnet.
• Für die weiteren Betrachtungen wird vorerst die Frequenzgangskompensationsschaltung, bestehend aus Cm1 und Rm1 vernachlässigt. Für den Transkonduktanzverstärker OTA1 und die Ausgangsstufe kann man folgende Festlegungen treffen: $$\mathrm{R}1=\frac{1}{\mathrm{g}\mathrm{d}\mathrm{s}\mathrm{p}}+\frac{1}{\mathrm{g}\mathrm{d}\mathrm{s}\mathrm{n}}$$

  

  $$\mathrm{C}1=\mathrm{C}\mathrm{g}{\mathrm{s}}_{\mathrm{MP}1}+\mathrm{C}\mathrm{g}{\mathrm{d}}_{\mathrm{MP}1}*\left(1+\left|\mathrm{A}\mathrm{v}{11}_{\mathrm{MP}1}\right|\right)$$

  

  $$\mathrm{R}2=\frac{1}{\mathrm{g}\mathrm{d}{\mathrm{s}}_{\mathrm{MP}1}}\Vert \mathrm{R}\mathrm{out}\Vert \mathrm{R}\min ;\mathrm{\hspace{0.17em}}\mathrm{R}\min =\frac{\mathrm{V}\mathrm{in}}{\mathrm{I}{\mathrm{s}}_{\min }}$$

  

  $$\mathrm{C}2=\mathrm{C}1+\mathrm{C}\mathrm{g}{\mathrm{d}}_{\mathrm{MP}1}*\left(1+\left|\mathrm{A}\mathrm{v}{11}_{\mathrm{MP}1}\right|\right)$$

  

  $$\mathrm{A}\mathrm{v}11=\mathrm{g}{\mathrm{m}}_{\mathrm{MP}1}*\left(\frac{1}{\mathrm{g}\mathrm{d}{\mathrm{s}}_{\mathrm{MP}1}}\Vert \mathrm{R}\min \right)$$

  

  
  wobei
• R1 den Ausgangswiderstand des Transkonduktanzverstärkers OTA1,
• gdsp den Ausgangsleitwert eines P-Kanal MOS-Transistors,
• gdsn den Ausgangsleitwert eines N-Kanal MOS-Transistors,
• C1 die Summe der Lastkapazitäten am Knoten X4 (Ausgang OTA1),
• Cgs_MP1 die Gate-Source-Kapazität des Transistors MP1,
• Cgd_MP1 die Gate-Drain-Kapazität des Transistors MP1,
• Av11 die Gleichspannungsverstärkung der Ausgangsstufe (z.B. Transistor MP1),
• R2 den Ausgangswiderstand der Treiberanordnung,
• gds_MP1 den Ausgangsleitwert des Transistors MP1,
• Rout den rein resistiven Lastwiderstand am Knoten Vout,
• Rmin die minimalste Summenresitivität aus Rfb und Re als Hilfsgröße zur Dimensionierung,
• C2 die transformierte Lastkapazität zur Berechnung des zweiten Pols fp2', und
• gm_MP1 die Steilheit des Ausgangstransistors MP1
bezeichnen.
• Für Serien-Shunt-Feedback-Konfiguration wie die in den Figuren 1 und 2 gezeigten Spannungsregler kann man unter Vernachlässigung der Frequenzgangskompensation zwei Pole angeben: $$\mathrm{f}\mathrm{p}{1}^{\prime }=\frac{1}{2*\mathrm{\pi }\mathrm{*}\mathrm{R}1*\mathrm{C}1}$$

  

  $$\mathrm{f}\mathrm{p}{2}^{\prime }=\frac{1}{2\mathrm{*}\mathrm{\pi }\mathrm{*}\mathrm{R}2*\mathrm{C}2}$$

  
• Aus der allgemeinen Stabilitätstheorie ist bekannt, daß, um eine ausreichend große Phasenreserve zu garantieren, fp2'>>fp1' sein muß. Geht nun der Laststrom Iout gegen 0 (geht Rl gegen unendlich), so wandert der Pol fp2' auf den Pol fp1' zu. Die Phasenreserve nimmt ab, das System wird instabil.
• Unter Berücksichtigung der Frequenzgangskompensation ergeben sich die Pole wie folgt: $$\mathrm{f}\mathrm{c}1=\frac{1}{2*\mathrm{\pi }*\mathrm{R}1*\left[\mathrm{C}\mathrm{g}{\mathrm{s}}_{\mathrm{MP}1}+\left(\mathrm{C}\mathrm{g}{\mathrm{d}}_{\mathrm{MP}1}+{\mathrm{C}}_{\mathrm{m}1}\right)\mathrm{*}\left[1+\left|\mathrm{A}\mathrm{v}11\right|\right]\right]}$$

  

  $$\mathrm{f}\mathrm{c}2=\frac{1}{2\mathrm{*}\mathrm{\pi }\mathrm{*}\mathrm{R}2*\left(\mathrm{C}1+\mathrm{C}\mathrm{m}1+\mathrm{C}\mathrm{g}{\mathrm{s}}_{\mathrm{MP}1}\right)}$$

  
• Aus den Gleichungen 1.22 und 1.23 kann man nun die Gesamtübertragungsfunktion in der Frequenzebene als System zweiter Ordnung darstellen. $$\mathrm{A}\mathrm{v}\mathrm{tot}\left(\mathrm{s}\right)=\frac{\mathrm{V}\mathrm{out}\left(\mathrm{s}\right)}{\mathrm{V}\mathrm{in}\left(\mathrm{s}\right)}=\frac{\mathrm{g}{\mathrm{m}}_{\mathrm{OTA}1}*\mathrm{R}1*\mathrm{A}\mathrm{v}11}{\left(1+\mathrm{s}\mathrm{*}\mathrm{f}/\mathrm{f}\mathrm{c}1\right)\mathrm{*}\left(1+\mathrm{s}*\mathrm{f}/\mathrm{f}\mathrm{c}2\right)}$$

  
• Unter der Annahme, daß f1c<<f2c, und der Überlegung, daß bei einer Frequenz von fu der Betrag der Gain |Avtot(s) |=1 ist ergibt sich: $$\left|\mathrm{A}\mathrm{v}\mathrm{tot}\left(\mathrm{s}\right)\right|=\frac{\mathrm{g}{\mathrm{m}}_{\mathrm{OTA}1}*\mathrm{R}1*\mathrm{A}\mathrm{v}11}{\sqrt{1+{\left(\mathrm{f}/\mathrm{f}\mathrm{c}1\right)}^2}}=1$$

  

  $$\mathrm{f}\mathrm{u}=\mathrm{f}\mathrm{c}1\mathrm{*}\mathrm{g}{\mathrm{m}}_{\mathrm{OTA}1}*\mathrm{R}1*\mathrm{A}\mathrm{v}11$$

  
• Unter der Annahme das die Lastkapazität, der maximale Laststrom, und minimale Laststrom bekannt ist, kann man nun entweder die Kompensationskapazität Cm1 und/oder den minimalen Querstrom Is1 im Transistor MP1/MN1 berechnen. Um Stabilität zu garantieren, sollte folgende Festlegung gelten: $$\mathrm{f}\mathrm{c}2>10\mathrm{*}\mathrm{f}\mathrm{u}\Rightarrow \mathrm{f}\mathrm{c}2>10*\mathrm{f}\mathrm{c}1\mathrm{*}\mathrm{g}{\mathrm{m}}_{\mathrm{OTA}1}*\mathrm{R}1*\mathrm{A}\mathrm{v}11$$

  
• Somit ergeben sich (unter Berücksichtigung der Gleichung 1.25) für Rmin bzw. für Cm1 folgende Zusammenhänge: $$\mathrm{R}\min =\frac{\mathrm{V}\mathrm{in}}{\mathrm{I}\mathrm{q}+\mathrm{I}{\mathrm{c}}^{\prime }}=1/\left[2\mathrm{\pi }*10\mathrm{f}\mathrm{c}1\mathrm{*}\mathrm{g}{\mathrm{m}}_{\mathrm{OTA}1}*\mathrm{R}1*\mathrm{A}\mathrm{v}11\mathrm{*}\left(\mathrm{C}1+\mathrm{C}\mathrm{m}1+\mathrm{C}\mathrm{g}{\mathrm{d}}_{\mathrm{MP}1}\right)-\mathrm{g}\mathrm{d}{\mathrm{s}}_{\mathrm{MP}1}-\frac{1}{\mathrm{R}\mathrm{out}}\right]$$

  
• Mit der Gleichungen 1.29, 1.14 und 1.15 kann nun die Schaltung entsprechend dimensioniert werden. Für die Transkonduktanz gm_OTA1 des OTA1 muß zu Beginn der Dimensionierung eine Struktur und ein Wert festgelegt werden. Das kann aus einer Vorgabe für die Bandbreite des OTA nach Gleichung 1.16 geschehen. Für die Verstärkung des treibenden Transistors kann man die Annahme treffen, das der minimale Strom Iq als Is1 fließt. Somit erhält die Schaltung entsprechend Reserve in der Stabilität.
• Wie aus den vorstehenden Gleichungen ersichtlich ist, wurden diese teilweise für den in Figur 2 gezeigten Low Drop Output Voltage Regulator erstellt. Die damit hergeleiteten Zusammenhänge können unter Berücksichtigung der folgenden Formeln auf den in Figur 1 gezeigten Series Voltage Regulator übertragen werden. $$\mathrm{A}\mathrm{v}12=\frac{\mathrm{g}{\mathrm{m}}_{\mathrm{MN}1}*\mathrm{R}\mathrm{out}}{\mathrm{g}{\mathrm{m}}_{\mathrm{MN}1}*\mathrm{R}\mathrm{out}+1}$$

  

  $$\mathrm{R}{2}^{\prime }=\frac{1}{\mathrm{g}{\mathrm{m}}_{\mathrm{MN}1}+\mathrm{g}\mathrm{m}{\mathrm{b}}_{\mathrm{MN}1}+\mathrm{g}\mathrm{d}{\mathrm{s}}_{\mathrm{MN}1}}\Vert \mathrm{R}\mathrm{out}\Vert \mathrm{R}\min$$

  

  $$\mathrm{C}{2}^{\prime }=\mathrm{C}1+\mathrm{C}\mathrm{d}\mathrm{b}1$$

  

  $$\mathrm{C}{1}^{\prime }=\mathrm{C}\mathrm{g}\mathrm{s}1+\mathrm{C}\mathrm{g}\mathrm{d}1*\left(1+\left|\frac{\mathrm{g}{\mathrm{m}}_{\mathrm{MN}1}*\mathrm{R}\mathrm{out}}{\mathrm{g}{\mathrm{m}}_{\mathrm{MN}1}*\mathrm{R}\mathrm{out}+1}\right|\right)$$

  

  $$\mathrm{f}\mathrm{c}{1}^{\prime }=\frac{1}{2\mathrm{*}\mathrm{\pi }\mathrm{*}\mathrm{R}1\mathrm{*}\left[\mathrm{C}\mathrm{g}{\mathrm{s}}_{\mathrm{MN}1}+\left(\mathrm{C}\mathrm{g}{\mathrm{d}}_{\mathrm{MN}1}+\mathrm{C}\mathrm{m}1\right)\mathrm{*}\left[1+\left|\mathrm{A}\mathrm{v}12\right|\right]\right]}$$

  
• Unter den gleichen Annahmen wie für die LDO-Konfiguration ergibt sich für den Series-Voltage Regulator ein Rmin': $$\begin{array}{ll}\mathrm{R}\mathrm{mi}{\mathrm{n}}^{\prime }& =\frac{\mathrm{V}\mathrm{in}}{\mathrm{I}\mathrm{q}+\mathrm{I}{\mathrm{c}}^{\prime }}\\ \mathrm{\hspace{1em}}& =1/\left[2\mathrm{\pi }*10\mathrm{f}\mathrm{c}{1}^{\prime }\ast \mathrm{g}{\mathrm{m}}_{\mathrm{OTA}1}*\mathrm{R}1*\mathrm{A}\mathrm{v}12\ast \left(\mathrm{C}1+\mathrm{C}\mathrm{m}1+\mathrm{C}\mathrm{g}{\mathrm{s}}_{\mathrm{MN}1}\right)-\mathrm{g}{\mathrm{m}}_{\mathrm{MN}1}+\mathrm{g}\mathrm{m}{\mathrm{b}}_{\mathrm{MN}1}+\mathrm{g}\mathrm{d}{\mathrm{s}}_{\mathrm{MN}1}-\frac{1}{\mathrm{R}\mathrm{out}}\right]\end{array}$$

  
• Mit den Gleichungen 1.35 und 1.29 kann nun für die in den Figuren 1 und 2 dargestellten Anordnungen der minimale Querstrom bestimmt werden, der durch den Ausgangstransistor MN1 bzw. MP1 fließen muß, um bei einer gegebenen Lastkapazität eine Stabilität zu gewährleisten. Hier sei nochmals darauf hingewiesen, dass der Widerstand Rmin (Rmin') als Hilfsgröße zur Dimensionierung dient. Der Strom durch einen angenommen Widerstand Rmin (Rmin') kann nun entsprechend zwischen dem Strom Iq durch Spannungsteiler Rfb und Re und dem Strom Ic' aufgeteilt werden. Die Schaltung ist somit vollständig dimensionierbar.
• Um die rechnerischen Ergebnisse zu überprüfen, kann aus dem in der Figur 6 dargestellten Kleinsignal-Ersatzschaltbild die Übertragungsfunktion in der Frequenzebene der geschlossenen Regelschleife abgeleitet werden. $$\mathrm{G}\mathrm{a}{\mathrm{v}}_{\mathrm{a}\mathrm{c}}\left(\mathrm{s}\right)=20\mathrm{*}\log \left(\frac{\frac{\mathrm{Z}\mathrm{in}\left(\mathrm{s}\right)}{\mathrm{Z}\mathrm{in}\left(\mathrm{s}\right)+\mathrm{R}\mathrm{e}\Vert \mathrm{R}\mathrm{f}\mathrm{b}}\mathrm{*}\mathrm{A}\mathrm{v}\mathrm{tot}\left(\mathrm{s}\right)\mathrm{*}\frac{\left(\mathrm{R}\mathrm{e}+\mathrm{R}\mathrm{f}\mathrm{b}\right)\Vert \mathrm{C}1}{\left(\mathrm{R}\mathrm{e}+\mathrm{R}\mathrm{f}\mathrm{b}\right)\Vert \mathrm{C}1+\mathrm{R}\mathrm{out}}}{1+\frac{\mathrm{R}\mathrm{e}}{\mathrm{R}\mathrm{e}+\mathrm{R}\mathrm{f}\mathrm{b}}\mathrm{*}\left(\frac{\mathrm{Z}\mathrm{in}\left(\mathrm{s}\right)}{\mathrm{Z}\mathrm{in}\left(\mathrm{s}\right)+\mathrm{R}\mathrm{e}\Vert \mathrm{R}\mathrm{f}\mathrm{b}}\mathrm{*}\mathrm{A}\mathrm{v}\mathrm{tot}\left(\mathrm{s}\right)\mathrm{*}\frac{\left(\mathrm{R}\mathrm{e}+\mathrm{R}\mathrm{f}\mathrm{b}\right)\Vert \mathrm{C}1}{\left(\mathrm{R}\mathrm{e}+\mathrm{R}\mathrm{f}\mathrm{b}\right)\Vert \mathrm{C}1+\mathrm{R}\mathrm{out}}\right)}\right)$$

  

  $$\mathrm{G}\mathrm{a}{\mathrm{v}}_{\mathrm{d}\mathrm{c}}\cong 20\mathrm{*}\log \left(\frac{\mathrm{R}\mathrm{e}+\mathrm{R}\mathrm{f}}{\mathrm{R}\mathrm{e}}\right)$$

  
• Zeigt die Übertragungsfunktion eine Überhöhung im Frequenzbereich zur erwarteten DC-Gain, so ist von einer Instabilität bzw. mindestens von einem Ringing (Überschwingen) auszugehen.
• Mit den oben genannten Gleichungen kann die Schaltung entsprechend dimensioniert werden.
• Figur 3 zeigt beispielhaft Strom- und Spannungsverläufe in einem ordnungsgemäß dimensionierten Spannungsregler mit einer Stabilisierungsschaltung der vorstehend beschriebenen Art.
• In Figur 4 ist eine Stabilisierungsschaltung dargestellt, bei welcher für das Einschalten und das Ausschalten des zusätzlichen Querstromes Ic' eine Hysterese vorgesehen ist.
• Die in der Figur 4 gezeigte Anordnung entspricht weitestgehend der in der Figur 1 gezeigten Anordnung; mit den gleichen Bezugszeichen bezeichnete Elemente sind identische oder einander entsprechende Elemente.
• Die in der Figur 4 gezeigte Stabilisierungsschaltung enthält zusätzlich NMOS-Transistoren MN7 und MN8 sowie eine einen Referenzstrom Iref2 liefernde Stromquelle.
• Die Transistoren MN7 und MN8 sind zu einem Stromspiegel verschaltet, wobei der Drainanschluß des Transistors MN7 und die Gateanschlüsse der Transistoren MN7 und MN8 mit dem Knoten x1 verbunden sind, der Drainanschluß der Transistors MN8 mit dem Drainanschluß des Transistors MN4, den Gateanschlüssen der Transistoren MN3 und MN4 und der den Referenzstrom Iref2 liefernden Stromquelle verbunden ist, und die Sourceanschlüsse der Transistoren MN7 und MN8 mit Masse verbunden sind.
• Durch die zusätzlichen Maßnahmen wird erreicht, daß der Schwellenwert, der von Irep unterschritten werden muß, damit der zusätzliche Querstrom Ic' fließt, kleiner ist als der Schwellenwert, der von Irep überschritten werden muß, damit kein zusätzliche Querstrom Ic' mehr fließt.
• Die Hysterese wird charakterisiert durch: $${\mathrm{I}}_{\mathrm{hys}}=\left(\frac{{\mathrm{W}}_{\mathrm{MN}4}\mathrm{*}{\mathrm{L}}_{\mathrm{MN}3}}{{\mathrm{W}}_{\mathrm{MN}3}\mathrm{*}{\mathrm{L}}_{\mathrm{MN}4}}-\frac{{\mathrm{W}}_{\mathrm{MN}7}\mathrm{*}{\mathrm{L}}_{\mathrm{MN}8}}{{\mathrm{W}}_{\mathrm{MN}8}\mathrm{*}{\mathrm{L}}_{\mathrm{MN}7}}\right)\mathrm{*}\mathrm{I}\mathrm{ref}1$$

  
• Die beschriebenen Stabilisierungsschaltungen können auf mannigfaltige Art und Weise modifiziert werden.
• Beispielsweise kann vorgesehen werden, daß die Größe des zusätzlichen Querstromes Ic' so eingestellt wird, daß der den Transistor MN1 bzw. MP1 durchfließende Strom jeweils gerade groß genug ist, d.h. nicht wesentlich größer ist, als es erforderlich ist, um einen stabilen Betrieb des Spannungsreglers zu gewährleisten.
• Es könnte auch vorgesehen werden, die Größe des zusätzlichen Querstromes Ic' in mehreren Stufen zu veränderbar zu machen.
• Ferner könnte vorgesehen werden, daß der durch den Transistor fließende Querstrom standardmäßig groß gemacht wird, und daß die Stabilisierungsschaltung dafür sorgt, daß der Querstrom verringert wird, wenn die Größe des durch den Transistor fließenden Stromes (oder ein von der Größe dieses Stromes abhängender Strom) einen bestimmten Schwellenwert überschreitet.
• Unabhängig hiervon kann vorgesehen werden, daß die Veränderung des den Transistors MN1 bzw. MP1 durchfließenden Stromes durch eine Umkonfigurierung der Anordnung erfolgt, beispielsweise durch Öffnen, Schließen oder Umschalten von Schaltern, über welche der Transistor mit als Lastelemente wirkenden Bauteilen oder Stromsenken verbunden werden kann.
• Die Stabilisierungsschaltungen der beschriebenen Spannungsregler sind unabhängig von den Einzelheiten der praktischen Realisierung einfach entwerfbar und realisierbar, und können bei minimalem Eigenenergiebedarf der Spannungsregler eine unter allen Umständen zuverlässige Stabilisierung gewährleisten.

Claims (10)

1. Spannungsregler, mit einem Transistor (MN1, MP1) und einer zum Transistor in Reihe geschalteten veränderbaren Last (Rfb, Re, MN6),

   - wobei die Ausgangsspannung (Vout) des Spannungsreglers an einer zwischen dem Transistor (MN1, MP1) und der Last (Rfb, Re, MN6) liegenden Stelle abgegriffen wird, und wobei die Ausgangsspannung (Vout) des Spannungsreglers von der Ansteuerung des Transistors (MN1, MP1) abhängt, und

   - wobei der Spannungsregler eine Stabilisierungsschaltung enthält, welche einen Replikastrom (Irep) zu dem der Transistor (MN1) durchfließenden Strom (Is1) erzeugt, und dann, wenn der generierte Strom (Irep) eine unterhalb eines bestimmten Grenzwertes liegende Größe aufweist, die veränderbare Last (Rfb, Re, MN6) und dadurch auch den durch den Transistor (MN1, MP1) fließenden Strom (Is1) vergrößert.
2. Spannungsregler nach Anspruch 1,
   dadurch gekennzeichnet,
   daß die Veränderung des durch den Transistor (MN1, MP1) fließenden Stromes (Is1) durch Öffnen oder Schließen eines Schalters erfolgt, über welchen der Transistor (MN1, MP1) mit einem als Lastelement wirkenden Bauteil oder einer Stromsenke verbunden ist.
3. Spannungsregler nach Anspruch 1,
   dadurch gekennzeichnet,
   daß die Veränderung des durch den Transistor (MN1, MP1) fließenden Stromes (Is1) durch eine Veränderung der Ansteuerung eines Bauelementes erfolgt, das in einem den Transistor enthaltenden Schaltungszweig angeordnet ist.
4. Spannungsregler nach Anspruch 3,
   dadurch gekennzeichnet,
   daß die Veränderung des durch den Transistor (MN1, MP1) fließenden Stromes (Is1) dadurch erfolgt, daß die Ansteuerung eines zum Transistor in Reihe geschalteten zweiten Transistors (MN6) verändert wird.
5. Spannungsregler nach Anspruch 4,
   dadurch gekennzeichnet,
   daß der zweite Transistor (MN6) mit einem dritten Transistor (MN5) zu einem Stromspiegel verschaltet ist, und daß der durch den zweiten Transistor fließende Strom von dem durch den dritten Transistor fließenden Strom abhängt.
6. Spannungsregler nach Anspruch 1,
   dadurch gekennzeichnet,
   daß die Generierung des durch die Stabilisierungsschaltung generierten Stromes (Irep) unter Verwendung eines vierten Transistors (MN2, MP2) erfolgt, der wie der Transistor (MN1, MP1) angesteuert wird.
7. Spannungsregler nach Anspruch 6,
   dadurch gekennzeichnet,
   daß der vierte Transistor (MN2, MP2) kleiner dimensioniert ist als der Transistor (MN1, MP1).
8. Spannungsregler nach Anspruch 6 oder 7,
   dadurch gekennzeichnet,
   daß die Stabilisierungsschaltung dafür sorgt, daß der vierte Transistor (MN2, MP2) im selben Arbeitspunkt betrieben wird wie der Transistor (MN1, MP1).
9. Spannungsregler nach einem der Ansprüche 6 bis 8,
   dadurch gekennzeichnet,
   daß in Reihe zum vierten Transistor (MN2, MP2) ein fünfter Transistor (MN4) geschaltet ist, wobei dieser fünfte Transistor mit einem sechsten Transistor (MN3) zu einem zweiten Stromspiegel verschaltet ist, wobei dem Drainanschluß des sechsten Transistors ein Referenzstrom (Iref) zugeführt wird, und wobei der Drainanschluß des sechsten Transistors mit dem Drainanschluß des primären Transistors (MN5) des ersten Stromspiegels (MN5, MN6) verbunden ist.
10. Spannungsregler nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet,
    daß die Veränderung des durch den Transistor (MN1, MP1) fließenden Stromes (Is1)durch die Stabilisierungsschaltung über eine Hystereseschleife erfolgt.

Images