DE68926201T2

DE68926201T2 - Operationsverstärkerschaltung

Info

Publication number: DE68926201T2
Application number: DE68926201T
Authority: DE
Inventors: John Barry Surrey Rh1 5Ha Hughes
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1988-09-05
Filing date: 1989-09-01
Publication date: 1996-10-31
Anticipated expiration: 2009-09-02
Also published as: EP0358266B1; KR0139546B1; JP2843832B2; US4987379A; GB2222497A; JPH02108311A; EP0358266A3; GB8820836D0; EP0358266A2; KR900005688A; DE68926201D1

Description

Die Erfindung bezieht sich auf eine Operationsverstärkerschaltung mit:
- angepaßten Transistoren, die ein Differenzpaar bilden mit einer gemeinsamen Klemme, mit einer ersten und einer zweiten Klemme, die je einen Eingang des Verstärkers bilden, und mit einer ersten und zweiten Ausgangsklemme;
- einer Vorstromquelle, deren Ausgang mit der gemeinsamen Klemme des Differenzpaares verbunden ist;
- einer stromspiegelaktiven Ladeschaltung mit einem Eingangstransistor und einem Ausgangstransistor zum Empfangen von Strom von der ersten bzw. zweiten Ausgangsklemme des Differenzpaares; und wenigstens einem Ausgangstransistor, dessen Steuerelektrode mit der zweiten Ausgangsklemme des Differenzpaares verbunden ist, wobei der genannte Ausgangstransistor einer Last einen Ausgangsstrom des Verstärkers liefert.
Derartige Operationsverstärkerschaltungen sind bekannt, beispielsweise aus dem US Patent US 4 287 439, und bilden oft einen Teil einer integrierten Schaltung in beispielsweise der bipolaren oder CMOS-Technologie. Das Differenzpaar enthält typisch nur zwei angepaßte Transistoren in einer Langschwanzkonfiguration, sie können aber auch verbessert sein durch Anordnung weiterer Transistoren, beispielsweise in Darlington- oder Kaskadenschaltungen. Wie bei allen Differenzschaltungen können Offset-Fehler entstehen, und zwar durch beliebige Fehlanpassungen zwischen den Elementen. Beliebige Fehler lassen sich durch den Layout und durch Prozeßverbesserungen verringern, wie dies durchaus bekannt ist. Es gibt aber auch vorhersagbare oder systematische Offset-Fehler, je nach dem Schaltungsentwurf. Es ist bekannt, daß durch einen geeigneten Entwurf und durch Skalierung der Abmessungen der jeweiligen Anordnungen des Verstärkers systematische Offset-Fehler sich unter bestimmten Umständen dadurch ausgleichen lassen, daß von dem Strom durch den Ausgangstransistor ein Vorstrom im Verhältnis zu dem für die Eingangsstufe erzeugten Vorstrom subtrahiert wird.
Aber die Ausgleichung des systematischen Offsets bleibt nur genau unter der Bedingung, daß von dem Ausgangstransistor keine weitere Last betrieben wird. Mit anderen Worten, der Verstärker hat nur einen hochohmigen Spannungsausgang. Um niederohmige Lasten zu betreiben ist es notwendig gewesen, eine weitere Ausgangsstufe vorzusehen, die nicht nur die Anzahl Elemente und den Stromverbrauch zunehmen läßt, sondern auch an sich einen systematischen Offset-Fehler herbei führt. Ein bei spiel einer Verstärkung, bei der dieser Fehler ein Problem ist, liegt im Bereich von Bandabstandspannungsbezugsschaltungen, wie diese in dem US Patent US 4 287 439 beschrieben sind.
Schaltungsanordnungen mit einem Layout der Schaltungselemente, wie oben beschrieben, können mit zusätzlichen Merkmalen versehen werden, damit hohe Übergangsausgangsströme geliefert werden können, wenn kapazitive Lasten betrieben werden, während dennoch eine sehr niedrige statische Verlustleistung beibehalten wird.
Beispiele solcher Schaltungsanordnungen sind in EP-A- 0173370 und in dem Artikel "Adaptive Biasing CMOS Amplifiers" von M.G. Degrauwe u. a., "IEEE Journal of Solid State Circuits", Heft sc-17, Nr. 3. Juni 1982, New York, USA, Seiten 522-528 beschrieben worden. Bei derartigen Schaltungsanordnungen enthalten die zusätzlichen Merkmale Mittel zum Liefern eines Vorstroms eines vorbestimmten Verhältnisses zu dem Strom durch den wenigstens einen Ausgangstransistor. Es wurde erkannt, daß eine derartige Konfiguration eine systematische Offset-Spannung zwischen der ersten und der zweiten Ausgangsklemme des Differenzpaares minimiert, insbesondere wenn der Ausgangsstrom den ganzen Strom oder einen wesentlichen Teil des Stromes in dem wenigstens einen Ausgangstransistor bildet. Bei derartigen Schaltungsanordnungen werden systematische Offset-Fehler ausgeglichen, und zwar durch eine Beziehung zwischen dem Vorstrom und dem Strom in dem Ausgangstransistor, wobei diese Beziehung bei anderen bekannten Schaltungsanordnungen durch die Verbindung einer niederohmigen Last mit dem Ausgang des Verstärkers rückgängig gemacht wird.
Eine Möglichkeit bei den bisher beschriebenen Schaltungsanordnungen ist, daß sie in stabilen Zuständen geklemmt werden können, wobei diese Zustände nicht der erwünschte Betriebszustand ist, wenn die Schaltungsanordnung eingeschaltet wird. So kann beispielsweise bei einer derartigen Schaltungsanordnung in MOS-Technologie die Schaltungsanordnung stabil sein, wenn die Transistoren in dem Unterschwellenbereich ihrer Charakteristik sind, wodurch ein Niederstromklemmzustand geschaffen wird. Nach einem ersten Aspekt der vorliegenden Erfindung wird eine Operationsverstärkerschaltung geschaffen, welche die nachfolgenden Elemente aufweist:
- angepaßte Transistoren, die ein Differenzpaar bilden mit einer gemeinsamen Klemme, einer ersten und einer zweiten Steuerklemme, die Eingänge des Verstärkers bilden, und mit einer ersten und einer zweiten Ausgangsklemme;
- eine stromspiegelaktive Ladeschaltung mit einem Eingangstransistor und einem Ausgangstransistor zum Empfangen von Strom von der ersten bzw. zweiten Ausgangsklemme des Differenzpaares;
- wenigstens einen Ausgangstransistor, von dem eine Steuerelektrode mit der zweiten Ausgangsklemme des Differenzpaares verbunden ist, wobei der genannte Ausgangstransistor einen Ausgangsstrom des Verstärkers zu einer Last liefert;
- eine Vorstromquelle, von der ein Ausgang mit der gemeinsamen Klemme des Differenzpaares verbunden ist und mit Mitteln zum Liefern eines Vorstromes eines vorbestimmten Verhältnisses zu dem Strom in dem wenigstens einen Ausgangstransistor zum Minimieren einer systematischen Offset-Spannung zwischen der ersten und der zweiten Ausgangsklemme des Differenzpaares, insbesondere wenn der genannte Ausgangsstrom den ganzen Strom oder einen wesentlichen Teil des Stromes in dem wenigstens einen Ausgangstransistor bildet; und
- Aufstartmittel, die zu dem Ausgang der Vorstromquelle parallelgeschaltet sind zum Liefern eines minimalen Vorstroms zum schaffen eines Niederstromklemmzustandes, wobei diese Aufstartmittel einen Widerstand aufweisen, dessen Wert hoch genug ist, so daß der minimale Strom im Vergleich zum Vorstrom klein ist.
Nach einer weiteren Ausführungsform der vorliegenden Erfindung wird eine Operationsverstärkerschaltung geschaffen, welche die nachfolgenden Elemente aufweist:
- angepaßte Transistoren, die ein Differenzpaar bilden mit einer gemeinsamen Klemme, einer ersten und einer zweiten Steuerklemme, die Eingänge des Verstärkers bilden und mit einer ersten und einer zweiten Ausgangsklemme;
- eine stromspiegelaktive Ladeschaltung mit einem Eingangstransistor und einem Ausgangstransistor zum Empfangen von Strom von der ersten bzw. zweiten Ausgangsklemme des Differenzpaares;
- wenigstens einen Ausgangstransistor, dessen Steuerelektrode mit der zweiten Ausgangsklemme des Differenzpaares verbunden ist, wobei der genannte Ausgangstransistor einer Last einen Ausgangsstrom des Verstärkers liefert;
- eine Vorstromquelle, deren Ausgang mit der gemeinsamen Klemme des Differenzpaares verbunden ist und mit Mitteln zum Liefern eines Vorstromes eines vorbestimmten Verhältnisses zu dem Strom in dem wenigstens einen Ausgangstransistor zum Minimieren einer systematischen Offset-Spannung zwischen der ersten und der zweiten Ausgangsklemme des Differenzpaares, insbesondere wenn der genannte Ausgangsstrom den ganzen Strom oder einen wesentlichen Teil des Stromes in dem wenigstens einen Ausgangstransistor bildet; und
- Mittel zur Vermeidung eines Hochstromklemmzustandes mit einem Widerstand, der in Reihe mit dem Ausgang der Vorstromquelle verbunden ist zum Herbeiführen eines Spannungsabfalls, der groß genug ist zur Sperren der Vorstromquelle bevor der Hochstromklemmzustand erreicht ist.
Bei einer Ausführungsform in MOS-Technologie kann der letztgenannte Widerstand dazu dienen, einen Ausgangstransistor der Vorstromquelle in den linearen Bereich der Betriebscharakteristik zu treiben bevor der Hochstromklemmzustand erreicht ist.
Bei einer anderen Ausführungsform kann wenigstens ein Ausgangstransistor angepaßt sein oder den Transistoren der Stromspiegelschaltung entsprechen und die Vorstromquelle kann einen weiteren Transistor enthalten, bei dem ebenfalls eine Steuerelektrode mit der zweiten Ausgangsklemme des Differenzpaares verbunden ist und der ebenfalls angepaßt ist oder den Transistoren der stromspiegelaktiven Ladeschaltung entspricht. Bei einer solchen Schaltungsanordnung dient der weitere Transistor zum Entlasten des Ausgangstransistors von der Funktion der Regelung des Vorstroms, wobei diese Funktion folglich unabhängig von der Impedanz der Last durchgeführt wird.
Die Vorstromquelle kann weiterhin eine weitere Stromspiegelschaltung von einem zu der stromspiegelaktiven Ladeschaltung entgegengesetzten Leitungstyp enthalten, von der ein Eingangstransistor von dem weiteren Transistor betrieben wird und wobei ein Ausgangstransistor den Ausgang der Vorstromquelle betreibt. Dies schafft eine einfache Ausführungsform, bei der das vorbestimmte Verhältnis genau dadurch definiert werden kann, daß die relativen Abmessungen des weiteren Transistors und des Ausgangstransistors selektiert werden und daß das Skalierungsverhältnis der weiteren Stromspiegelschaltung selektiert wird.
Obschon der obengenannte weitere Transistor als Teil der Vorstromquelle geschaffen ist, kann die Schaltungsanordnung weiterhin Mittel aufweisen zum Liefern eines Stromes, proportional zu dem minimalen Vorstrom, zu dem genannten weiteren Transistor, zum Beibehalten des genannten vorbestimmten Verhältnisses des Vorstroms zu dem Strom in wenigstens dem einen Ausgangstransistor. Dies bietet den Vorteil, daß der minimale Vorstrom nicht vernachlässigbar klein gemacht werden muß, da er keinen Fehler in dem Offset-Ausgleichsplan herbeiführt.
Die erfindungsgemäße Operationsverstärkerschaltung ist allgemein verwendbar und mehr oder weniger als Teil einer größeren Schaltungsanordnung vorgesehen. Die Erfindung schafft beispielsweise weiterhin eine Bandabstandsbezugsschaltung mit einer Operationsverstärkerschaltung wie oben erwähnt. Der Operationsverstärker in einer derartigen Schaltungsanordnung kann zwei Ausgangstransistoren aufweisen, wobei diese zwei Ausgangstransistoren zur Steuerung von Strömen durch zwei verschieden bemessene Halbleiteranordnungen vorgesehen sind. Die Ausgangstransistoren können die Halbleiteranordnungen unmittelbar oder über eine Pufferstufe antreiben, die Fehler in der Bezugsschaltung weitgehend reduziert.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine bekannte Operationsverstärkerschaltung,
Fig. 2 einen Operationsverstärker in einer bekannten Rückkopplungsschaltung zur Erläuterung des Prinzips der Erfindung;
Fig. 3 eine weitere Operationsverstärkerschaltung;
Fig. 4 eine Darstellung des Prinzips einer Bandabstandsbezugsschaltung;
Fig. 5 den Operationsverstärker nach Fig. 3 eingeleibt in einer Bandabstandsbezugsschaltung;
Fig. 6 einen Teil der Schaltungsanordnung nach Fig. 5, geändert zur Vermeidung von Klemmung in unerwünschten Zuständen.
Fig. 1 zeigt eine durchaus bekannte einfache Operationsverstärkerschaltung nur beispielsweise in CMOS-Technologie ausgebildet. Analoge Schaltungsanordnungen werden üblicherweise konstruiert unter Anwendung der bipolaren Technologie. Die Schaltungsanordnung hat Speiseklemmen 10 (VDD) und 12 (VSS), ein Differenzpaar von Eingängen 14 (V-) und 16 (V+), einen Ausgang 18 (Vout) und einen Vorspannungseingang 20 (Vbias).
Eine Differenzeingangsstufe 22 enthält eine Langschwanzanordnung mit zwei angepaßten p-leitenden Transistoren P1 und P2, deren Gate-Elektroden die Eingänge 14 (V-) und 16 (V+) des Verstärkers bilden. Die Drain-Elektroden der Transistoren P1 und P2 bilden die erste bzw. zweite Ausgangsklemme des Langschwanzpaares und sind mit dem Eingang bzw. Ausgang einer Stromspiegelschaltung verbunden, die zwei n-leitende Transistoren N1 und N2 aufweist. Der Übergang zwischen den Drain-Elektroden der Transistoren P2 und N2 bildet einen Ausgang 24 der Eingangsstufe 22, und ist mit der Gate-Elektrode einen n-leitenden Ausgangstransistors N3 verbunden.
Ein p-Leitender Transistor P3 liegt zwischen der Speiseklemme 10 (VDD) und der gemeinsamen Klemme des Paares, geformt durch die Source-Elektroden der Transistoren P1 und P2, wobei die Gate-Elektrode mit dem Vorspannungseingang 20 verbunden ist. Ein weiterer p-leitender Transistor P4 liegt zwischen der Klemme 10 (VDD) und dem Ausgang 18 (d. h. der Drain-Elektrode des Transistors N3). Die Gate- Elektrode des Transistors P4 ist ebenfalls mit dem Vorspannungseingang 20 verbunden.
Im Betrieb erzeugt der Transistor P3 einen Vorstrom ISS für die Differenzeingangsstufe 22, wobei der Vor- oder "Schwanz"-Strom ISS durch eine Vorspannung VBIAS definiert wird, die von einer (nicht dargestellten) Bezugsquelle dem Vorspannungseingang 20 zugeführt wird. Der Transistor P4 schafft einen Vorstrom für den Ausgangstransistor N3, der zum Vorstrom ISS proportional ist.
Es ist bekannt, daß durch eine geeignete Skalierung der Abmessungen der jeweiligen Transistoren, die auf einem gemeinsamen Träger integriert sind, die betreffenden Werte der jeweiligen Ströme in der Schaltungsanordnung derart definiert werden können, als minimieren sie Offset-Fehler. In CMOS-Schaltungen ist es bekannt, daß die Geometrie eines Transistors in Termen von Seitenverhältnissen W/L beschrieben werden können, wobei W die Breite des Kanals ist und L die Länge desselben, wobei diese beiden beispielsweise in µm ausgedrückt werden. Skalierung kann ebenfalls erzielt werden bei bipolaren Transistoren, und zwar dadurch, daß bekanntlich verschieden bemessene Emitterübergänge vorgesehen werden.
Bei der Schaltungsanordnung nach Fig. 1 sind das Seitenverhältnis (W/L)N1 usw. der jeweiligen Transistoren N1 usw. entsprechend der untenstehenden Formel (1) skaliert.
2(W/L)P4/(W/L)P3 = (W/L)N3/(W/L)N1 = (W/L)N3/(W/L)N2 = n (1)
Der Wert von n ist ein konstanter Wert, gewählt zum Erfüllen der Ausgangsanforderungen der Schaltungsanordnung. Die Ströme in der Schaltungsanordnung mit einem Differenzeingang entsprechend Null (d. h. wenn V&sbplus; = V&submin;) sind in Fig. 1 in Termen eines Stroms I angegeben. Im allgemeinen gewährleistet die Skalierung in der Formel (1) daß:
IN3:IN1 = IN3:IN2 = n und
IP4:IP3 = n/2.
Zum Verständnis des Problems des systematischen Offset-Fehlers ist es nützlich den Operationsverstärker im Gebrauch als negative Rückkopplungsschaltung zu betrachten. Fig. 2 zeigt eine sehr einfache Rückkopplungsschaltung als Spannungsfolger. In Fig. 2 hat ein Operationsverstärker 26 einen invertierenden Eingang 14, einen nicht-invertierenden Eingang 16 und einen Ausgang 18.
Diese Bezugszeichen entsprechen denen aus Fig. 1, so daß der bekannte Operationsverstärker nach Fig. 1 in der Schaltungsanordnung nach Fig. 2 dargestellt werden kann. Der Ausgang 18 ist unmittelbar mit dem invertierenden Eingang 14 verbunden zum Schaffen einer 100%igen negativen Rückkopplung (V&submin;=VOUT). Eine Last mit einer Impedanz Z liegt zwischen dem Ausgang 18 und einer Speisung 28 (VSS,VDD oder Erde, beispielsweise).
Mit einem idealen Operationsverstärker 26 gewährleistet die Rückkopplung zum Eingang 16 daß VOUT genau der Spannung VIN folgt, die dem Eingang 14 zugeführt wird, d. h. VOUT = VIN. Andererseits erscheint ein Offset-Fehler: VOUT = VIN + VOFFSET. Bei einem Operationsverstärker, wie dieser in Fig. 1 dargestellt ist, ist dieses ideale Verhalten abhängig von den absolut symmetrischen Verhältnissen auf den beiden Seiten der Differenzstufe 22, so daß V&sbplus; = V&submin;.
Dies erfordert nicht nur, daß die Ströme in den Transistoren P1 und P2 einander gleich sind, sondern auch, daß ihre Drain-Spannungen gleich sind.
Aus Fig. 1 ist es ersichtlich, daß die Spannung an der Gate-Elektrode des Ausgangstransistors N3 der Drain-Spannung am Transistor N2 entspricht (Knotenpunkt 24). Die Gate-Spannung des Transistors N2 entspricht der Gate- und Drain-Spannung des Transistors N1. Solange IN1 + IN2 = 2.IN3/n ist, schreibt die Transistorskalierung, wie oben definiert und die Rückkopplung vom Ausgang 18 zum Eingang 14 vor, daß im Gleichgewichtszustand die Gate-Elektrode des Transistors N3 auf demselben Pegel sein muß wie die Gate-Elektrode des Transistors N2. Dies bedeutet an sich wieder, daß die Drain-Spannungen der Transistoren N1 und N2 ebenfalls gleich sind (und folglich P1 und P2), ebenso wie die Ströme IN1 und IN2. Deswegen ist in dem Gleichgewichtszustand die Schaltungsanordnung symmetrisch und es gibt keine systematische Offset-Fehler in dem Ausgang. Jede Fehlanpassung zwischen Anordnungen wird selbstverständlich Asymmetrie verursachen, was zu einem beliebigen Offset-Fehler führt.
Diese ideale Situation gilt nur, wenn die Lastimpedanz 2 verbunden mit dem Ausgang 18 eine Kapazität oder ein hoher Widerstand ist. Falls eine Z eine niederohmige Last wäre, kann durch den Ausgang 18 ein netto Strom IOUT fließen, der die Proportionalität zwischen den Strömen (IN1 + IN2) und IN3 zerstört, und folglich den Offset-Ausgleich zerstört.
Eine bekannte Lösung dieses Problems ist, eine Pufferstufe mit einer niedrigen Ausgangsimpedanz zu schaffen zum Betreiben niederohmiger Lasten, wie der beliebigen Impedanz Z. Eine derartige Ausgangspufferschaltung kann beispielsweise eine einzigen Transistor in einer Source-Folgerschaltung (oder Emitterfolgerschaltung) enthalten, oder sie kann eine Gegentakt-Ausgangsstufe enthalten. Aber eine derartige Pufferstufe steigert den Verbrauch und introduziert selbst einen systematischen Offset- Fehler.
Fig. 3 zeigt eine alternative Form eines Operationsverstärkers, der eine beliebige niederohmige Z antreibt. Die Schaltungsanordnung nach Fig. 3 ist eine geänderte Version der Schaltungsanordnung nach Fig. 1 und für Teile mit denselben Funktionen werden entsprechende Bezugszeichen verwendet.
Die Schaltungsanordnung enthält einen weiteren n-leitenden Ausgangstransistor N4, dessen Gate-Elektrode mit dem Ausgang 24 der Differenz-Eingangsstufe 22 verbunden ist. Die Ausgangstransistoren N3 und N4 haben auf diese Weise immer dieselbe Gate-Source-Spannung. Die Drain-Elektrode des weiteren Ausgangstransistors N4 ist über einen diodenverbundenen p-leitenden Transistor P5 mit der Speiseklemme 10 (VDD) verbunden. Die Gate-Drain-Verbindung des Transistors P5 ist mit der Gate- Elektrode des Transistors P3 verbunden und ersetzt folglich den Vorspannungseingang 20.
Im Betrieb sind die p-leitenden Transistoren P5 und P3 als Stromspiegelschaltung wirksam, dessen Ausgangsstrom der Vorstrom für die Differenzeingangsstufe 22 ist. Der Vorstrom in Fig. 3 ist jedoch nicht ein vorbestimmter konstanter Wert; der Vorstrom wird durch die Rückkopplungsanordnung N4, P5, P3 geändert, so daß er immer proportional zu dem Strom in dem Ausgangstransistor N3 ist. Dadurch kann der systematische Offset-Fehler ausgeglichen werden, sogar wenn die Impedanz Z einen niedrigen Wert hat.
Der Ausgleich kann nun wie oben erreicht werden durch Skalierung der relativen Abmessungen der jeweiligen Transistoren. Die Seitenverhältnisse der neuen Transistoren N4 und P5 werden derart definiert, daß
(W/L)N4 = (W/L)N1 = (W/L)N2 und
2.(W/L)P5 = (W/L)P3 ist.
Bei Betrachtung des Operationsverstärkers nach Fig. 3 als Ersatz für den bekannten Verstärker nach Fig. 1 bei der Spannungsfolgerschaltung nach Fig. 2, wie oben beschrieben, ist es ersichtlich, daß diese Skalierung den Zustand erreicht für überhaupt keinen systematischen Offset, und zwar (IN1 + IN2) = 2.IN3/n, aber ungeachtet jedes Ausgangsstromes IZ und folglich unabhängig von dem Wert der Lastimpedanz Z.
Es sei bemerkt, daß wegen des Rückkopplungsprozesses, wodurch die Vorströme in der Schaltungsanordnung nach Fig. 3 definiert werden, die Schaltungsanordnung stabil ist, nicht nur in dem gewünschten Zustand (in dem alle Transistoren in dem gesättigten Gebiet der Arbeitscharakteristik vorgespannt sind), sondern auch in dem Zustand, in dem alle Ströme Null sind und in dem Hochstromzustand und den Niederstromzustand in dem Unterschwellenbereich. Deswegen ist es unter bestimmten Umständen möglich, daß die Schaltungsanordnung nach Fig. 3 in den gewünschten Zuständen geklemmt ist. Eine erste Änderung der Schaltungsanordnung um die Transistoren P3 und P5 herum, die dieses Problem vermeidet, ist in Fig. 6 dargestellt, die nachstehend beschrieben wird. Eine zweite derartige Änderung, in Fig. 3 durch punktierte Linien dargestellt, wird ebenfalls nach stehend beschrieben.
Fig. 4 zeigt die Schaltungsanordnung eines Bandabstandsbezugsspannungsgenerators. Die Schaltungsanordnung ist um zwei diodengeschaltete bipolare Transistoren Q1 und Q2 gebildet. Die Transistoren Q1 und Q2 sind gleich, aber derart skaliert, daß der effektive Emitterbereich des Transistors Q1 um einen Faktor j gröber ist als der des Transistors Q2. Der Emitter des Transistors Q1 ist über einen Widerstand R1 mit dem invertierenden Eingang eines Operationsverstärkers 30 verbunden und der Emitter des Transistors Q2 ist unmittelbar mit dem nicht-invertierenden Eingang des Operationsverstärkers 30 verbunden. Der Ausgang des Operationsverstärkers 30 ist über ein Paar gleicher Widerstände R2 zu den Eingängen zurückgekoppelt.
Im Betrieb nehmen die Ströme in den Transistoren Q1 und Q2 zu bis die Spannung am Widerstand R1 der Differenz δV zwischen den Basis-Emitter-Spannungen der Transistoren Q1 und Q2 genau entspricht. Entsprechend der Theorie von Bandabstandsbezugsschaltungen ist es bekannt, daß δV = (kT/q).lnJ, wobei k die Boltzmannsche Konstante (1,38 · 1-&supmin;²³JK&supmin;¹) ist, wobei T die absolute Temperatur (Kelvin) ist, wobei q die elektronische Ladung (1,6 · 10&supmin;¹&sup9;C) und lnJ der natürliche Logarithmus des Faktors J ist. Durch eine geeignete Wahl des Verhältnisses R1:R2 erzeugt die Schaltungsanordnung eine stabile und genau definierte Bandabstandsbezugsspannung Vbg zwischen einem mit dem Ausgang des Operationsverstärkers 30 verbundenen Ausgang 32 und einem mit der gemeinsamen Basisverbindung der Transistoren Q1 und Q2 verbundenen Ausgang 34.
Beim Entwerfen eines Operationsverstärkers, geeignet zum Gebrauch in einer derartigen Schaltungsanordnung soll man bedenken, daß die zu betreibende Last eine relativ niedrige Impedanz hat, die etwa (R1 +R2+re)/2 beträgt, wobei re der Emitterwiderstand der Transistoren Q1 und Q2 ist. Es war notwendig vorher einen Operationsverstärker mit einer zusätzlichen Ausgangspufferstufe zu versehen zum Erhalten der erforderlichen Strombetreibungsmöglichkeit, die systematische Offset- Fehler einführt und dadurch die Genauigkeit der Bezugsspannung Vbg verringert.
Fig. 5 zeigt den Operationsverstärker nach Fig. 3, einverleibt in einer Bandabstandsbezugsschaltung entsprechend der aus Fig. 4. Die Bezugszeichen in Fig. 5 entsprechen weitgehend denen der vorhergehenden Figuren, so daß die Schaltungsanordnung nur in bezug auf einige abweichende Punkte beschrieben zu werden braucht.
Die Differenzeingangsstufe 22 des Operationsverstärkers nach Fig. 5 betreibt zwei identische Ausgangstransistoren N3A und N3B statt des einzigen Ausgangstransistors N3 und zusätzlich zu dem weiteren Transistor N4. Dies schafft zwei Stromausgänge 36 und 38, durch die der Operationsverstärker 30 die bipolaren Transistoren Q1 und Q2 vorspannt. Der zweite Widerstand R2 in Reihe mit dem Transistor Q2 ist nicht länger notwendig, da die Ströme in den beiden Ausgängen 36 und 38 gleich sein sollen durch die Anpassung der Ausgangstransistoren N3A und N3B.
Ein diodenverbundener p-leitender Transistor P6 liegt zwischen der Speiseklemme 10 (VDD) und den Basis-Elektroden der bipolaren Transistoren Q1 und Q2. Dies ist nur zum Schaffen ausreichenden "Kopfraums" zwischen den Emitterspannungen dieser Transistoren Q1 und Q2 und VDD gemacht worden, damit die Transistoren P1, P2, P3 des Operationsverstärkers in den gesättigten Zustand vorgespannt werden können. Der Transistor P6 könnte durch zwei oder mehr derartiger Transistoren in Reihe ersetzt werden, wenn mehr Kopfraum erforderlich wäre.
Wie bereits anhand der Fig. 3 erwähnt, kann die bisher beschriebene Operationsverstärkerschaltung (ohne den in Fig. 3 punktiert dargestellten Teil) unter bestimmten Umständen in den unerwünschten Zuständen geklemmt werden. Fig. 6 zeigt einen Teil der Schaltungsanordnung nach Fig. 5, der geändert worden ist zur Vermeidung einer Klemmung in diesen unerwünschten Zuständen. Die Änderung betrifft nur die vorstromerzeugende Stromspiegelschaltung P3, P5. In der geänderten Schaltungsanordnung nach Fig. 6 sind die Source-Elektroden der Transistoren P3 und P5 statt unmittelbar mit der Speiseklemme 10, über einen diodengeschalteten NPN-Transistor Q3 mit der Speiseklemme 10 verbunden. Die Source-Elektroden der angepaßten pleitenden Transistoren P1 und P2 sind über einen Widerstand R3 statt unmittelbar, wie in Fig. 5, mit der Drain-Elektrode des Transistors P3 verbunden. Ein weiterer Widerstand R4 liegt parallel zu der Reihenkette R3, P3, Q3 zwischen der Speiseklemme 10 (VDD) und dem Knotenpunkt der Source-Elektroden der Transistoren P1 und P2.
Wenn über die Klemmen 10 und 12 Speisung zugeführt wird, liefert der Widerstand R4 einen Startstrom IR4, der über dem Unterschwellenklemmzustand liegt. Aber der Widerstand R4 ist groß genug gestaltet, damit dieser Startstrom IR4 im Vergleich zu dem normalen Vorstrom durch den Transistor P3 klein ist und deswegen keinen wesentlichen Offset-Fehler einführt. Der Widerstand R3 erzeugt einen Spannungsabfall proportional zu dem Vorstrom durch den Transistor P3. Der Wert des Widerstandes R3 ist relativ klein gewählt worden, so daß der Transistor P3 unter normalen Umständen nicht vor Sättigung geschützt ist, aber der Spannungsabfall ist groß genug zum Betreiben des Transistors P3 in den linearen Bereich bevor er die Hochstromklemmzustand erreicht. Der Transistor Q3 kann dargestellt werden als könne er einen Strom bewältigen, der dreimal größer ist als der durch die zweite Knotenpunktanordnung Q2. Wenn der Transistor Q3 einen effektiven Emitter-Bereich gleich 3 hat, dient er zum Ausgleichen des Klemmverhütungsmechanismus gegen Schwankungen in VBE, (was V&sbplus; und V&submin; beeinflußt). Auf diese Weise kann der Klemmverhütungsmechanismus gestaltet werden mit minimalen adversiven Nebeneffekten über einen großen Temperaturbereich.
Eine alternative Startanordnung ist punktiert in Fig. 3 dargestellt. Ein nleitender Transistor N5 wirkt als eine ständig eingeschaltete Stromquelle und liefert einen Strom Ia zu einem diodengeschalteten Transistor P6, der den Eingangstransistor einer p-leitenden Stromspiegelschaltung mit zwei Ausgangstransistoren P7 und P8 bildet. Die Seitenverhältnisse der Transistoren P6, P7 und P8 liegen in dem Verhältnis 1 : 2 : 1. Ein Strom 2Ia vom Transistor P7 wird dem von dem Transistor P3 erzeugten Vorstrom zugefügt um einen minimalen Vorstrom für das Differenzpaar P1, P2 zu bilden. Ein Strom Ia vom Transistor P8 wird der Drain-Elektrode des Transistors N4 zugeführt.
Diese alternative Schaltungsanordnung vermeidet die Notwendigkeit, daß der Startstrom 2Ia vernachlässigbar klein ist, weil obschon der Vorstrom 2IZ/n nun um 2Ia kleiner ist als der Strom in dem Vorspannungstransistor P3, der Strom in dem Transistor P5 um Ia kleiner ist als der in dem Transistor N4, so daß die Proportionalität wiederhergestellt ist. Die Schaltungsanordnung vergrößert den Ausgangsstrom IZ um einen minimalen Wert nIa, aber, unter der Bedingung, daß dieser unterhalb des Bereichs der Werte gewählt worden ist, die IZ im Betrieb haben kann, wird die Wirkung der Schaltungsanordnung nicht beeinträchtigt. Andere Startanordnungen sind ebenfalls möglich, wobei die Quelle des minimalen Stroms aktiv gesperrt wird, wenn der einwandfreie Arbeitspunkt einmal erreicht ist.
Es dürfte einleuchten, daß obschon die beschriebenen Ausführungsformen MOS-Transistoren eines bestimmten Leitungstyps enthalten, das Prinzip der Erfindung auch gilt bei Schaltungsanordnungen, bei denen Anordnungen den entgegengesetzten Leitungstyp aufweisen und Signale die entgegengesetzte Polarität haben, und für Schaltungsanordnungen, die bipolare Anordnungen verwenden. Es dürfte ebenfalls einleuchten, daß im Rahmen der definierten Beschränkungen die Skalierung der jeweiligen Transistoren frei geändert werden kann, damit bestimmte Eingangs- und/oder Ausgangsanforderungen erfüllt werden.

Claims

1. Operationsverstärkerschaltung mit:

- angepaßten Transistoren, die ein Differenzpaar bilden mit einer gemeinsamen Klemme, mit einer ersten und einer zweiten Klemme, die je einen Eingang des Verstärkers bilden, und mit einer ersten und zweiten Ausgangsklemme;

- einer stromspiegelaktiven Ladeschaltung mit einem Eingangstransistor und einem Ausgangstransistor zum Empfangen von Strom von der ersten bzw. zweiten Ausgangsklemme des Differenzpaares;

- wenigstens einem Ausgangstransistor, dessen Steuerelektrode mit der zweiten Ausgangsklemme des Differenzpaares verbunden ist, wobei der genannte Ausgangstransistor einer Last einen Ausgangsstrom des Verstärkers liefert

- einer Vorstromquelle, deren Ausgang mit der gemeinsamen Klemme des Differenzpaares verbunden ist und mit Mitteln zum Liefern eines Vorstromes eines vorbestimmten Verhaltnisses zu dem Strom in dem wenigstens einen Ausgangstransistor zum Minimieren einer systematischen Offset-Spannung zwischen der ersten und der zweiten Ausgangsklemme des Differenzpaares, insbesondere wenn der genannte Ausgangsstrom den ganzen Strom oder einen wesentlichen Teil des Stromes in dem wenigstens einen Ausgangstransistor bildet; und

- Aufstartmitteln, die zu dem Ausgang der Vorstromquelle parallelgeschaltet sind zum Liefern eines minimalen Vorstroms zum schaffen eines Niederstromklemmzustandes, wobei diese Aufstartmittel einen Widerstand aufweisen, dessen Wert hoch genug ist, so daß der minimale Strom im Vergleich zum Vorstrom klein ist.

2. Operationsverstärkerschaltung mit:

- einer Vorstromquelle, deren Ausgang mit der gemeinsamen Klemme des Differenzpaares verbunden ist und mit Mitteln zum Liefern eines Vorstromes eines vorbestimmten Verhältnisses zu dem Strom in dem wenigstens einen Ausgangstransistor zum Minimieren einer systematischen Offset-Spannung zwischen der ersten und der zweiten Ausgangsklemme des Differenzpaares, insbesondere wenn der genannte Ausgangsstrom den ganzen Strom oder einen wesentlichen Teil des Stromes in dem wenigstens einen Ausgangstransistor bildet; und

- Mitteln zur Vermeidung eines Hochstromklemmzustandes mit einem Widerstand, der in Reihe mit dem Ausgang der Vorstromquelle verbunden ist zum Herbeiführen eines Spannungsabfalls, der groß genug ist zur Sperren der Vorstromquelle bevor der Hochstromklemmzustand erreicht ist.

3. Operationsverstärkerschaltung nach Anspruch 1 oder 2, wobei wenigstens ein Ausgangstransistor angepaßt ist oder den Transistoren der Stromspiegelschaltung entspricht und die Vorstromquelle einen weiteren Transistor enthält, bei dem ebenfalls eine Steuerelektrode mit der zweiten Ausgangsklemme des Differenzpaares verbunden ist und der ebenfalls angepaßt ist oder den Transistoren der stromspiegelaktiven Ladeschaltung entspricht.

4. Operationsverstärkerschaltung nach Anspruch 3, wobei Vorstromquelle weiterhin eine weitere Stromspiegelschaltung von einem zu der stromspiegelaktiven Ladeschaltung entgegengesetzten Leitungstyp enthält, von der ein Eingangstransistor von dem weiteren Transistor betrieben wird und wobei ein Ausgangstransistor den Ausgang der Vorstromquelle betreibt.

5. Operationsverstärkerschaltung nach Anspruch 3, wobei die Aufstartmittel, die zu dem Ausgang der Vorstromquelle parallelgeschaltet sind, der gemeinsamen Klemme des Differenzpaares einen minimalen Vorstrom liefern und die Schaltungsanordnung weiterhin Mittel aufweist zum Liefern eines dem minimalen Vorstrom proportionalen Strom zu dem genannten weiteren Transistor zum Beibehalten des genannten vorbestimmten Verhältnisses in bezug auf den Vorstrom zu dem Strom in dem wenigstens einen Ausgangstransistor.

6. Bandabstandsbezugsschaltung mit einer Operationsverstärkerschaltung nach einem der vorstehenden Ansprüche.

7. Bandabstandsbezugsschaltung nach Anspruch 6, wobei die Operationsverstärkerschaltung zwei angepaßte Ausgangstransistoren aufweist, die durch die zweite Ausgangsklemme des Differenzpaares betrieben werden, wobei die zwei angepaßte Transistoren zur Steuerung von Strömen durch zwei verschieden bemessene Halbleiteranordnungen vorgesehen sind.