DE3927278C2

DE3927278C2 - Spannungsreglerschaltkreis

Info

Publication number: DE3927278C2
Application number: DE3927278A
Authority: DE
Inventors: Robert A Pease
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1988-10-06
Filing date: 1989-08-18
Publication date: 1998-09-17
Anticipated expiration: 2009-08-19
Also published as: DE3927278A1; JPH02122314A; JP2863566B2; GB2223608B; GB8921436D0; GB2223608A; FR2637703A1; US4928056A; FR2637703B1

Description

Die Erfindung betrifft einen Spannungsreglerschaltkreis nach dem Oberbegriff des Anspruchs 1.

Spannungsreglerschaltkreise reagieren auf eine ungeregelte Eingangsspannung und liefern eine Ausgangsspannung, die sich bei Last- oder Eingangsspannungsänderungen nicht wesentlich ändert. Hierbei werden auch Schaltkreise verwendet, die über einen weiten Temperaturbereich ei ne konstante Ausgangsspannung liefern.

Bekanntermaßen weisen Spannungsreglerschaltkreise die beste dynamische Stabilität auf, wenn ihre Ausgänge vom Emitter des Leistungs transistors abgehen. Zum Beispiel sind die Industriestandards, die Se rien LM117 und LM140, auch ohne externe Bauteile relativ stabil. Wenn dagegen der Ausgang vom Kollektor des Leistungstransistors abgeht, wie es bei den Industriestandardserien LM120 und LM137 der Fall ist, muß, falls Stabilität gewünscht wird, ein relativ großer Kondensator mit dem Ausgangsanschluß verbunden werden. Die Spezifikationen für LM120 und LM137 erfordern einen Ausgangskondensator von wenigstens 1 µF bei Tantal und 10-25 µF bei Aluminium. Höhere Werte sind vorzuziehen.

Sämtliche obengenannten Bauelemente haben einen bipolaren Transistoraufbau; die gleichen Überlegungen gelten jedoch auch für einen Metalloxidhalbleiteraufbau (MOS). Insbesondere werden brauchbare Span nungsreglerschaltkreise in komplementärer MOS-Technik (CMOS) aufgebaut. Bei CMOS gelten die obigen Anmerkungen für die Sources und Drains der Leistungstransistoren. Wenn die Source eines Leistungstransistors den Ausgang darstellt, sind die Ausgänge des Schaltkreises relativ stabil. Wenn jedoch der Ausgang von der Drain eines Leistungstransistors abgeht, muß ein großer Ausgangskondensator verwendet werden.

Die Ursache für die obenerwähnte Instabilität beruht auf der Verstärkung einer Rückkopplungsschleife. Bei einem Spannungsregler schaltkreis ist der Leistungstransistor Teil einer negativen Rückkopp lungsschleife mit hoher Verstärkung, die auf eine konstante Spannung be zogen ist. Wenn die Emitter/Source-Elektrode des Leistungsverstärkers den Ausgang liefert, ist die Spannungsverstärkung kleiner als eins, und der Schaltkreis neigt zur Stabilität. Wenn der Ausgang von dem Kollektor der Drain abgeht, hängt die Spannungsverstärkung von der Impedanz der Last ab und kann erheblich sein. Somit wird ein großer Ausgangskondensa tor zur Begrenzung der Wechselstromverstärkung benötigt, um Stabilität zu erzielen.

Im folgenden werden die Emitter von bipolaren Transistoren und die Sources von MOS-Transistoren als Niederimpedanzelektroden bezeich net. Die Kollektoren von bipolaren Transistoren und die Drains von MOS- Transistoren werden als Hochimpedanzelektroden bezeichnet. Diese Kenn zeichnungen liefern die funktionellen Äquivalente. Die Basen von bipola ren Transistoren und von MOS-Transistoren werden als Steuerelektroden bezeichnet, da sie ebenfalls funktionell äquivalent sind.

Eine weitere Kenngröße einer Stromversorgung ist die Ausfall spannung. Sie ist als die Eingangs-/Ausgangsspannungsdifferenz defi niert, bei der der Schaltkreis weitere Reduzierungen der Eingangsspan nung nicht mehr regelt. In der Praxis ist die Ausfallspannung eine sehr wichtige Eigenschaft bei batteriebetriebenen Anwendungen. Typischerweise beträgt die Ausfallspannung bei den obengenannten Geräten 2 V und ist umgekehrt proportional zur Temperatur. Alle obenbezeichneten Gerätefami lien verwenden einen als Darlington geschalteten Leistungs- oder Durch laßtransistor. Das bedeutet, daß die Basis des Darlington-Eingangstran sistors um mindestens 2 . V_BE über dem Emitter liegen muß und die Kollek toren um mindestens V_SAT darüberliegen müssen. Der LM120 benötigt jedoch V_BE + V_SAT. Bei niedrigen Betriebstemperaturen entspricht dies typischer weise einem Spannungsabfall von ca. 2 V. Dieser Spannungsabfall wird manchmal als "head room" (= "lichte Höhe") bezeichnet, da der Eingang des Spannungsreglers hoch genug liegen muß, um die Ausgangsspannung plus der Ausfallspannung aufnehmen zu können.

Beispiele von Spannungsreglerschaltkreisen mit niedriger Aus fallspannung sind die Geräte der Serien LM2930 und LM2931. Diese haben Nennwerte von 150 mA bzw. 100 mA und bei Nennstrom eine Ausfallspannung von weniger als 0,6 V. Da ihre Ausgänge vom Kollektor eines PNP-Transi stors abgehen, benötigen sie beide Kondensatoren an ihren Ausgangsan schlüssen. Die minimalen Kondensatorwerte werden mit 10 bzw. 22 µF ange geben.

Aus der US 4 549 129 ist ein Spannungsreglerschaltkreis be kannt, wobei ein Transistor eine ungeregelte Eingangsspannung mit Gleichstrom und Wechselstrom-Komponenten an einem Eingangsanschluß emp fängt und eine geregelte Ausgangswechselspannung an einen Ausgangsan schluß liefert. Der Transistor ist in eine negative Rückkopplungsschlei fe eines ersten Operationsverstärkers geschaltet, welcher mit einer Re ferenzspannungsquelle verbunden ist. Die Referenzspannungsquelle ist mit einem Eingang eines zweiten Operationsverstärkers verbunden, der an sei nem anderen Eingang ein der Gleichstrom-Komponente der Eingangsspannung entsprechendes Signal empfängt und dessen Ausgang mit dem Ausgangsan schluß des Spannungsreglerschaltkreises gekoppelt ist. Hierbei wird die Gleichstrom-Komponente der Eingangsspannung über den durch den Transi stor geleiteten Strom geregelt. Ein weiterer Transistor ist mit seinem Kollektor mit dem Ausgangsanschluß des Spannungsreglerschaltkreises ver bunden, wobei sein Emitter über einen Reihenwiderstand an einen Massean schluß zurückgeführt und seine Basis mit dem Ausgang des zweiten Opera tionsverstärkers verbunden ist. Da der Stromfluß in dem weiteren Transi stor nicht aufrechterhalten wird, erfolgt dementsprechend keine Stabili sierung.

Aufgabe der Erfindung ist es, einen Spannungsreglerschaltkreis nach dem Oberbegriff des Anspruchs 1 zu schaffen, der eine erhöhte Sta bilität bei niedriger Ausfallspannung aufweist.

Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.

Die Erfindung wird nachstehend anhand eines in den beigefügten Abbildungen dargestellten Ausführungsbeispiels näher erläurtert.

Fig. 1 zeigt ein Blockschemadiagramm eines Spannungsregler schaltkreises.

Fig. 2 zeigt ein detailliertes Schemadiagramm des Spannungs reglerschaltkreises aus Fig. 1.

Gemäß Fig. 1 ist bei der dargestellten Spannungsreglerschal tung eine Eingangsspannungsversorgung ist mit einem Anschluß 10 als Pluspol und einem Masseanschluß 11 als Minuspol verbunden. Eine geregel te Ausgangsspannung tritt an einem Anschluß 12 auf. Ein Durchlaß-Reihen transistor 13 ist als P-Kanal-Transistor zwischen den Anschlüssen 10 und 12 angeschlossen. Da die Source des Durchlaß-Reihentransistors 13 mit dem Anschluß 10 verbunden ist, wird sein Gate auf einem niedrigeren Po tential betrieben, und das Ausfallpotential des Spannungsreglerschalt kreises ist minimal. Im gezeigten Schaltkreis kann das Ausfallpotential nur Bruchteile von 1 V betragen. Die Drain des Durchlaß-Reihentransi stors 13 ist jedoch mit dem Anschluß 12 verbunden, und somit ist diese Konfiguration per se instabil. Ein Nebenschlußtransistor 14 ist als P-Kanal-Transistor mit seiner Source mit dem Anschluß 12 verbunden, und seine Drain ist nach Masse zurückgeführt. Da die Source des Neben schlußtransistors 14 dessen Niederimpedanzelektrode ist, trägt sie zur Stabilisierung des Schaltkreises bei.

Ein Referenzspannungsgenerator 15 erzeugt eine temperatursta bile Bandabstandsreferenzspannung und beinhaltet einen Spannungsteiler, der auf eine geregelte Spannung an Anschluß 12 reagiert. Der Referenz spannungsgenerator 15 steuert einen Operationsverstärker 16 an, welcher wiederum das Gate des Nebenschlußtransistors 14 ansteuert. Ein Wider stand 17 führt die Drain des Nebenschlußtransistors 14 nach Masse zu rück, so daß der Nebenschlußtransistor 14 als gemeinsamer Source-Ver stärker wirken kann. Ein Operationsverstärker 18 ist direkt mit dem Wi derstand 17 über eine intern erzeugte Offset-Spannungsquelle 19 verbun den. Die Offset-Polarität ist derart gestaltet, daß, wenn die Eingangs anchlüsse des Operationsverstärkers 18 auf gleichem Potential sind, die Offset-Spannung über dem Widerstand 17 als kleines positives Potential an der Drain des Nebenschlußtransistors 14 erscheint. Der Ausgang des Operationsverstärkers 18 steuert das Gate des Durchlaß-Reihentransistors 13 an, welches wiederum den gesamten Strom liefert, der von einer (nicht gezeigten) Last am Anschluß 12 benötigt wird. Zusätzlich liefert der Durchlaß-Reihentransistor 13 auch den gesamten in den Nebenschlußtransi stor 14 fließenden Strom zuzüglich des vom Referenzspannungsgenerator 15 gezogenen Ruhestroms. Die Wirkung der Schaltung setzt das Potential an Anschluß 12 auf den gewünschten Wert. Somit bilden die Komponenten von Fig. 1 eine negative Gesamtrückkopplungsschleife um den Anschluß 12, welche diesen auf einen konstanten Spannungswert einstellt, bei dem die Eingangsanschlüsse des Operationsverstärkers 16 auf gleichem Potential sind.

Die Leitung in Nebenschlußtransistor 14 wird mittels einer ne gativen Rückkopplungsschleife innerhalb einer negativen Rückkopplungs schleife aufrechterhalten. Der Operationsverstärker 18 in Verbindung mit dem als gemeinsamer Source-Verstärker wirkenden Durchlaß-Reihentransi stor 13 stellt die Leitung im Nebenschlußtransistor 14 so ein, daß der Spannungsabfall über dem Widerstand 17 genau gleich dem Offset des Ope rationsverstärkers 18 ist. Diese Rückkopplungsschleife um die Drain des Nebenschlußtransistors 14 weist eine Inversion auf und ist somit nega tiv.

Die Gesamtrückkopplungsschleife um den Anschluß 12 beinhaltet den Referenzspannungsgenerator 15, Operationsverstärker 16, Neben schlußtransistor 14, Operationsverstärker 18 und Durchlaß-Reihentransi stor 13. Diese Schleife weist drei Inversionen auf (je eine im Opera tionsverstärker 16, Nebenschlußtransistor 14 und Durchlaßreihentransi stor 13), so daß sie negativ und auf den Bandabstand von Silicium bezo gen ist. Im folgenden Beispiel beträgt die Siliciumbandabstand-Refe renzspannung 1,2 V, V_REG 2,5 V und V_IN ist bis hinunter zu 2,6 V be triebsfähig. Das heißt, daß die Ausfallspannung ohne Last 0,1 V beträgt.

Fig. 2 ist ein Schemadiagramm eines CMOS-Spannungsregler schaltkreises. Die Elemente entsprechen denen in N-Wannen-CMOS, wobei alle P-Kanal-Transistoren als PN-übergangsisolierte N-Wannen, die sich in einem P-Siliciumsubstrat befinden, hergestellt werden. Alle N-Kanal- Bauelemente werden gemeinsam im P-Substrat erzeugt und haben somit Gate- Rückführungen (nicht gezeigt) zum negativen Masseanschluß 11.

Bipolare Transistoren 24 und 25 sind Elemente, die normaler weise parasitär für die CMOS-Bauelemente wirken. In einem derartigen PNP-Transistor ist die Basis eine N-Wanne, und der Kollektor ist dem Substrat zugeordnet, welches sich auf negativem Versorgungspotential be findet. Der Emitter besteht aus einer Source oder einer Drain eines P-Kanal-Transistors. Solche parasitären Transistoren haben relativ hohe Stromverstärkungseigenschaften. Da die Kollektoren dem Substrat zugeord net sind, müssen die Transistoren in der gemeinsamen Kollektorkonfigura tion betrieben werden.

Der Referenzspannungsgenerator 15 ist mit dem Anschluß 12 ver bunden und weist einen Spannungsteiler zusammen mit einem Bandabstands referenzkreis auf. Widerstände 21 und 22 bilden einen Spannungsteiler, der zwischen dem Anschluß 12 und dem Masseanschluß 11 liegt. Die kollek torzugeordneten parasitären Transistoren 24 und 25 sind als PNP-Transi storen mit ihren Basen auf einen Knoten 23 zurückgeführt. Widerstände 26 bis 29 führen die Emitter der Transistoren 24 und 25 zum Anschluß 12 zu rück. Die Transistoren 24 und 25 sind mit ihren Stromdichten ins Ver hältnis gesetzt, so daß der Transistor 24 mit einer höheren Stromdichte betrieben wird als der Transistor 25. Dies wird am einfachsten dadurch erreicht, daß der Transistor 25 n-mal größer gemacht wird als der Tran sistor 24 und daß beide durch Abgleichen der Widerstände 26 und 27 bei dem gleichen Emitterstrom betrieben werden. Alternativ können die Tran sistoren 24 und 25 abgeglichen und bei verschiedenen Strömen betrieben werden. Dies würde durch Verhältnissetzung der Widerstände 26 und 27 er folgen. Die Transistoren 24 und 25 können auch durch Verwendung ins Ver hältnis gesetzter Ströme ins Verhältnis gesetzt werden. Die resultieren de Spannung ΔV_BE fällt über dem Widerstand 29 ab. Für diesen Wert gilt die Beziehung:

ΔV_BE = (kT/q) ln(J₂₄/J₂₅)

wobei: k = Boltzmann-Konstante
q = Ladung eines Elektrons
J₂₄/J₂₅ = Stromdichteverhältnis der Transistoren 24 und 25.

ΔV_BE ist proportional zur absoluten Temperatur und wird am absoluten Nullpunkt ebenfalls null. Bei 300°K und einem Transistor 25, der mit einer achtmal höheren Stromdichte arbeitet als der Transistor 24, wird ΔV_BE ca. 54 mV, was vollständig durch physikalische Eigen schaften bestimmt wird. Sie hat einen Temperaturkoeffizienten von ca. 0,33%/°C.

Die Kollektoren der bipolaren parasitären Transistoren sind dem Substrat zugeordnet und müssen in der gemeinsamen Kollektorkonfigu ration betrieben werden. Es hat sich jedoch herausgestellt, daß ein nicht-zugeordneter Kollektor entweder benachbart zu oder um einen Emit ter herum gebildet werden kann. Solch ein nicht-zugeordneter Kollektor kann als separater Transistor benutzt werden, arbeitet jedoch parallel zu einem Transistor mit zugeordnetem Kollektor. Statt einer P-Wannen- CMOS-Struktur, die NPN-Transistoren mit zugeordneten Kollektoren ergibt, kann auch ein N-Wannen-Prozeß mit dem Ergebnis äquivalenter PNP-Transi storen verwendet werden.

Transistoren 30 und 31 sind beide PNP-Transistoren vom oben beschriebenen Typ, bei dem ein dem Substrat zugeordneter Kollektor mit einem Lateralkollektor gepaart wird. Die beiden Emitter werden miteinan der über eine Stromquelle 20 mit dem Anschluß 10 verbunden. Die P-Tran sistoren 30 und 31 werden von den Widerständen 26 und 27 angesteuert. Ein Widerstand 32 liefert die Kopplung mit dem Transistor 30. Die Late ralkollektoren der Transistoren 30 und 31 werden mit einer N-Kanal-Tran sistor-Stromspiegellast, bestehend aus den Transistoren 33 und 34 als N-Kanal-Transistoren verbunden. Der Drain des Transistors 34 ist mit den Gates der Transistoren 33 und 34 verbunden. Die Drain des Transistors 33 steuert das Gate des Transistors 35 an, der als Hochverstärkungsinverter wirkt. Ein Kondensator 36 und ein Widerstand 37 liefern eine konventio nelle Frequenzkompensation für den Operationsverstärker 16. Die Drain eines Transistors 34 ist mit dem Gate des N-Transistors 38 verbunden, der ebenfalls ein Hochververstärkungsinverter mit einer Stromspiegellast ist, die aus Transistoren 39 und 40 als P-Kanal-Transistoren besteht. Somit werden die Transistoren 35 und 40 im Gegentakt betrieben, und ihre Drains enthalten den Ausgangsknoten des Operationsverstärkers 16. Dieser Knoten ist direkt mit dem Gate des Nebenschlußtransistors 14 verbunden.

Die Drain des Nebenschlußtransistors 14 ist über den Wider stand 17 nach Masse zurückgeführt und mit der Source eines Transistors 42 als N-Kanal-Transistor verbunden. Die Drain des Transistors 42 ist auf ihr Gate und auf das Gate eines Transistors 43 zurückgeführt, der hiermit einen Stromspiegel bildet. Eine Stromquelle 44 liefert einen re lativ kleinen Strom von ca. 1 µA durch den Transistor 42, und dieser Strom wird im Transistor 43 gespiegelt. Diese beiden Transistoren weisen die Differenzeingangsvorrichtungen des Operationsverstärkers 18 auf. Die Source des Transistors 43 liegt auf Masse, um somit einen invertierenden Eingang zu bilden. Die Source des Transistors 42 wird auf dem Spannungs abfall über dem Widerstand 17 gegen Masse betrieben. Diese Differenz entspricht dem Offset-Potential des Operationsverstärkers 18 (gezeigt als Spannungsquelle 19 von Fig. 1). Diese Offset-Spannung wird dadurch gebildet, daß die Transistoren 42 und 43 ins Verhältnis zueinander ge setzt werden, und durch Reduzieren des Stroms in Quelle 44 auf einen Wert verstärkt, bei dem die Transistoren 42 und 43 "verhungert" sind.

Die Drain des Transistors 43 ist mit dem Gate und der Drain eines Transistors 45 als P-Kanal-Transistor verbunden, der mit dem Gate eines Transistors 46 als P-Kanal-Transistor zur Bildung eines Stromspie gels verbunden ist. Somit umfaßt der Transistor 46 den Ausgangsknoten des Operationsverstärkers 18. Eime Stromsenke 47 wirkt als "Pull down"-Element für den Ausgangsknoten, der direkt mit dem Gate des Durch laß-Reihentransistors 13 verbunden ist. Ein Kondensator 48 liefert die Frequenzkompensation für den Operationsverstärker 18.

Im Betrieb treibt der Durchlaß-Reihentransistor 13 den An schluß 12 auf eine Spannung, bei der die Basen der Transistoren 30 und 31 auf dem gleichen Potential sind. Unter dieser Bedingung werden die in den Widerständen 26 und 27 fließenden Ströme gesteuert. Falls die Wider stände 26 und 27 übereinstimmen, sind die Ströme in den Transistoren 24 und 25 gleich. Unter dieser Bedingung erscheint ΔV_BE über dem Wider stand 29. Dieser Betrieb resultiert aus einer negativen Gesamtrückkopp lungsschleife.

Während Durchlaß-Reihentransistor 13 als Stromquelle für den Anschluß 12, den Referenzspannungsgenerator 15 und die Transistoren 39 und 40 dient, dient er auch als Stromquelle für den Ruhestrom für den Nebenschlußtransistor 14. Im folgenden Beispiel beträgt der Widerstand 17 1000 Ohm, und der Nebenschlußtransistor 14 arbeitet bei 100 µA. Dies bedeutet, daß der Offset der Transistoren 42 und 43 0,1 V beträgt. Der Operationsverstärker 18 steuert den Durchlaß-Reihentransistor 13 an, der als Stromquelle 100 µA in den Nebenschlußtransistor 14 liefert und somit eine zweite negative Rückkopplungsschleife (innerhalb der Gesamtrück kopplungsschleife) bildet, die auf den physikalisch erzeugten Offset an spricht.

Außerdem dient der Durchlaß-Reihentransistor 13 als Quelle für jeglichen Strom (soweit in vernünftiger Größenordnung), der in einem mit dem Anschluß 12 verbundenen Lastelement (nicht gezeigt) fließt. Somit wird eine geregelte Ausgangsspannung am Anschluß 12 erzeugt, welcher auch mit einer Niederimpedanzelektrode in Form der Source des Neben schlußtransistors 14 verbunden ist. Dadurch wird der Spannungsregler schaltkreis stabilisiert, ohne daß ein großer Filterkondensator in einem Schaltkreis benötigt wird, in dem die Hochimpedanzelektrode des Durch laßtransistors mit dem Ausgangsanschluß verbunden ist. Wie oben ausge führt, ist auch die Ausfallspannung sehr niedrig. Während der Schalt kreis als Quelle für Strom am Anschluß 12 dient, versetzt das Vorhanden sein des Nebenschlußtransistors 14 den Schaltkreis in die Lage, als Stromsenke in den Anschluß 12 zu dienen. Diese Eigenschaft ist nützlich, wenn der Spannungsreglerschaltkreis mit Schaltkreisen verbunden werden soll, die an einer Spannung oberhalb V_REG arbeiten.

Der Schaltkreis nach Fig. 2 wurde in N-Wannen-CMOS mit den folgenden Komponenten verwirklicht:

KOMPONENTE
WERT
Widerstand 17	1 kOhm
Stromquelle 20	40 µA
Widerstand 21	24,394 kOhm
Widerstand 22	25,105 kOhm
Widerstände 26 und 27	28,505 kOhm
Widerstand 28	15,232 kOhm
Widerstand 29	5,131 kOhm
Widerstand 32	3,95 kOhm
Kondensator 36	5 pF

Widerstand 37	3,9 kOhm
Stromquellen 44 und 47	1 µA
Kondensator 48	8 pF
AL=L<RAP 30i × 88

Die folgenden Abmessungen Breite/Länge wurden für die Transi storen verwendet:

TRANSISTOR
B/L (µm)
13	300/3
14	200/2
33, 34, 35, 38	80/10
39, 40, 45, 46	20/20
42	30/20
43	10/20

Die Transistoren 24 und 25 wurden bei einem Stromdichtever hältnis von 8 : 1 betrieben. Die Spannung am Anschluß 12 betrug 2,5 V, und der Schaltkreis konnte einen Ausgangsstrom von 4 mA bei Vs = +5,0 V lie fern. Der Schaltkreis arbeitete gut über den Eingangsbereich von 2,6 bis 8,0 V. Die Spannung am Knoten 23 betrug 1,3 V. Die Spannung über dem Wi derstand 17 betrug 100 mV. Der Ruhestrom bei einer Eingangsspannungsver sorgung von 5 V betrug 0,22 mA.

Die Spannungsreglerschaltung kann als CMOS-Struktur oder auch in bezug auf bipolare Transistorschaltkreise realisiert werden. Wo z. B. ein P-Kanal verwendet wird, kann auch ein bipolarer PNP-Transistor ein gesetzt werden, und wo ein N-Kanal-Transistor verwendet wird, kann auch ein bipolarer NPN-Transistor eingesetzt werden. Der Kollektor des bipo laren Transistors ersetzt dann die Drain des MOS-Transistors, der Emit ter ersetzt die Source, und die Basis ersetzt das Gate. Anstelle einer N-Wannen-CMOS-Struktur kann auch eine P-Wannen-CMOS-Struktur verwendet werden. Im letzteren Fall sind alle Transistorelemente durch die Kom plementärtypen ersetzt und die Spannungsversorgung ist umgepolt.

Claims

1. Spannungsreglerschaltkreis mit einem Anschluß (10) für eine ungeregelte Eingangsspannung, einem Anschluß (12) für eine geregelte Aus gangsspannung und einem Masseanschluß (11), wobei
ein Durchlaß-Reihentransistor (13) mit einer mit dem Anschluß (10) für die ungeregelte Eingangsspannung verbundenen Niederimpedanzelek trode, einer mit dem Anschluß (12) für die geregelte Ausgangsspannung verbundenen Hochimpedanzelektrode und einer Steuerelektrode,
eine mit der Steuerelektrode des Durchlaß-Reihentransistors (13) verbundene Einrichtung (15, 16) zum Erzeugen eines Potentials, das den Anschluß (12) für die geregelte Ausgangsspannung auf einem Potential hält, welches im wesentlichen unabhängig von Temperatur, Eingangsspannung und dem Strom über den Anschluß (12) für die geregelte Ausgangsspannung ist,
ein Nebenschlußtransistor (14) mit einer Hochimpedanzelektro de, einer mit dem Anschluß (12) für die geregelte Ausgangsspannung ver bundenen Niederimpedanzelektrode und einer mit den Mitteln (15, 16) zum Erzeugen eines Potentials verbundenen Steuerelektrode, und
eine Einrichtung zum Zurückführen der Hochimpedanzelektrode des Nebenschlußtransistors (14) zum Masseanschluß (11), welche einen zwi schen der Hochimpedanzelektrode des Nebenschlußtransistors (14) und dem Masseanschluß (11) angeordneten Reihenwiderstand (17) umfaßt, vorgesehen sind, dadurch gekennzeichnet, daß die Hochimpedanzelektrode des Neben schlußtransistors (14) mit der Steuerelektrode des Durchlaß-Reihentransi stors (13) über einen eine über dem Reihenwiderstand (17) auftretende Eingangsoffset-Spannung erzeugenden Operationsverstärker (18) verbunden ist, dessen Eingänge (42, 43) mit dem Reihenwiderstand (17) verbunden sind und dessen Ausgang (46) mit der Steuerelektrode des Durchlaß-Reihen transistors (13) verbunden ist.

2. Spannungsreglerschaltkreis nach Anspruch 1, dadurch gekenn zeichnet, daß der Operationsverstärker (18) eine Einrichtung zum Erzeu gen einer Eingangsoffset-Spannung umfaßt, welche über dem Reihenwider stand (17) abfällt und somit den Stromfluß in dem Nebenschlußtransistor (14) bestimmt.

3. Spannungsreglerschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein CMOS-Aufbau vorliegt, wobei der Durchlaß-Reihentransistor (13) ein P-Kanal-Transistor ist, dessen Drain mit dem Anschluß (12) für die geregelte Ausgangsspannung verbunden ist, und wobei der Nebenschlußtransistor (14) ein P-Kanal-Transistor ist, dessen Source mit dem Anschluß (12) für die geregelte Ausgangsspannung verbunden ist.

4. Spannungsreglerschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein bipolarer Transistoraufbau vorliegt, wobei der Durchlaß-Reihentransistor (13) ein PNP-Transistor ist, dessen Kollektor mit dem Anschluß (12) für die geregelte Ausgangsspannung verbunden ist, und wobei der Nebenschlußtransistor (14) ein PNP-Transistor ist, dessen Emitter mit dem Anschluß (12) für die geregelte Ausgangsspannung verbun den ist.