CN100432885C - 恒压电路 - Google Patents

Abstract

所披露的恒压电路使用具有低ESR(等效串联电阻)的、用于相位补偿的、诸如陶瓷电容的电容，其中，通过经由电流镜像电路提供与输出电流成比例的电流给输出电压检测电阻，补偿由于为优化相位补偿而提供的电阻导致的输出电压的电压降，由此补偿所述输出电压的电压降。

Description

恒压电路

技术领域

本发明一般来说涉及恒压电路，尤其涉及能够通过提供用于补偿由输出电阻所引起的输出电压的压降的电路，利用低ESR(等效串联电阻)电容来进行相位补偿的恒压电路。

背景技术

通常来说，正如由专利参考文献1所披露，例如，已经可得到电源单元，其能够补偿由布线导致的负载处的电压下降，而不使用两个遥感线以降低成本。

而且，为了对恒压电路进行相位补偿，通常来说，经常在恒压电路的输出端子提供电容与负载并联，如图3所示。ESR的内阻抗和电容C101的电容提供相位补偿，并且通过在所述频率特性中移动极点(pole)并产生零点，来改善恒压电路的频率特性。由于此方法的优点是恒压电路不必提供用于相位补偿的端子，所以电源IC的端子数可以少。对于这种相位补偿方法，通常使用具有大ESR的钽电容。

如图4所示，具有2.2μF电容的钽电容的典型ESR范围从1Ω至10Ω，这样的ESR在用于相位补偿的恒压电路的频率特征的希望区域提供零点，并因此可得到令人满意的相位补偿。然而，近来并继续的是，以低成本供给稳定，可得到比钽电容更小且重量更轻的、具有大电容的陶瓷电容。因此，用于使用陶瓷电容作为用于相位补偿的电容的需求在增加。

这里，范围从10mΩ至30mΩ的陶瓷电容的ESR小，它比如图5所示的钽电容小100至1000倍。因此，当将陶瓷电容用于相位补偿时，获得零点处的频率移到非常高的频率，并不能获得适合的相位补偿。

为了降低获得零点处的频率，解决方案可以是插入和陶瓷电容串联的电阻，在电源IC(恒压IC)的外面提供该电阻。不过，它对空间和成本是不利的。因此，最好在电源IC里面提供电阻。

图6和图7示出了在电源IC中提供有电阻的电路的例子。

在图6所示的例子包括端子PinVout2，它是IC封装端子，用于连接陶瓷电容；固定电阻R103，具有大约100mΩ的阻值，用于在IC芯片的焊盘ICP2和端子PinVout2之间提供的相位补偿；而输出端子PinVout1，用于输出电压。在类似这样的情形中，由于输出电流io不流过固定电阻R103，所以输出电压可稳定得到。

在如图7所示的例子的情形中，用于相位补偿的固定电阻R103的阻值范围从100mΩ至10Ω，在IC芯片的焊盘ICP和IC的输出端子PinVout之间提供电阻R103。

而在如图7所示的例子的情形中，IC端子数比图6的例子更少，输出电流io流过固定电阻R103。当输出电流io变大时，不可忽略固定电阻R103两端的电压降Vdrop(＝io×R103的电阻)。为了补偿电压降Vdrop，在参考电压源Vref和接地电压之间插入具有固定阻值的电阻R104，将负载连接在输出端子PinVout和电阻R104之间，并且相同的输出电流io流过固定电阻R104和负载。

依照这种安排，如果输出电流io增加，则固定电阻R104两端的电压降增加，而且向其中输入参考电压Vref的误差放大电路AMP的非反相输入端的电压上升。由于这个原因，恒压电路的内部输出电压Vo升高，并补偿由固定电阻R103导致的电压降Vdrop。为了完全消除固定电阻R103的影响，用于输出电压检测的电阻R101和R102以及固定电阻R103和R104之间的关系被设定为：

(R101的电阻)/(R102的电阻)＝(R103的电阻)/(R104的电阻)。

然而，如果(R101的电阻)/(R102的电阻)＜(R103的电阻)/(R104的电阻)，则正反馈开始出现，并且输出电压上升。因此，通常将所述关系设为：

(R101的电阻)/(R102的电阻)＞＝(R103的电阻)/(R104的电阻)。

[专利参考文献1]JPA 10-257764

[发明的描述]

[发明要解决的问题]

如上所述，如图6中所示的例子的问题在于，和如图7所示的例子比较，需要附加的IC端子，当IC对端子数有限制时，这个问题变得实际。对于图7所示的例子，由于在所述负载和所述接地电压之间插进了固定电阻R104，连接到电阻R104的负载的低端电压不等于所述地电压，这在向/从连接到另一个电源的负载发送/接收信号时，就成问题了。

发明内容

因此，本发明的目的是解决所述问题并提供一种能够提供恒压的恒压电路，其在向/从连接到另一个电源的负载发送/接收信号不引起问题。总而言之，根据本发明，将与输出电流成比例的电流提供给用于输出电压检测的电阻部分，这提高了恒压电路的内部输出电压。以此方式，当补偿用于相位补偿的电阻两端的电压降时，具有小ESR的类似陶瓷电容的小电容可以用于相位补偿。而且，使负载的低端电压等于接地电压。

[用于解决问题的装置]

本发明的恒压电路，用于将提供给所述恒压电路的输入端的输入电压变换为预定的恒定电压，并且用于将所述恒定电压提供给负载，所述恒压电路包括：

参考电压产生电路，用于产生并输出预定的参考电压；

输出电压检测单元，用于检测所述恒定电压，并且产生和输出与所述被检测电压成比例的电压；

输出晶体管，用于根据控制信号将从所述输入端提供的电流输出到所述负载；

误差放大电路单元，用于提供用于控制所述输出晶体管的操作的所述控制信号，使得所述成比例的电压变为等于所述参考电压；

输出电流检测单元，用于检测从所述输出晶体管输出的所述电流，并产生和输出与所述被检测电流成比例的比例电流；

第一电阻，其被连接到所述输出电压检测单元；

比例电流提供电路单元，用于将与所述输出电流成比例的所述比例电流，从所述输出电流检测单元提供给所述第一电阻；

第二电阻，其连接在所述输出晶体管和所述负载之间；以及

电容，其连接到所述第二电阻和所述负载相连接的连接处；其中，所述第二电阻和所述电容组成相位补偿电路单元，用于进行所述误差放大电路单元的相位补偿。

根据本发明的恒压电路，设置所述第一电阻的阻值，使得所述阻值和由所述输出电流检测单元提供的所述比例电流的积变为等于或小于所述第二电阻两端的电压降。

将所述恒压电路安排为使得所述输出电流检测单元包括：用于输出电流检测的晶体管，用于根据来自所述误差放大电路单元的所述控制信号，输出与从所述输出晶体管输出的电流值成比例的、来自所述输入端的电流。

将所述恒压电路安排为使得所述比例电流提供电路单元包括电流镜像电路，将从用于输出电流检测的所述晶体管输出的所述电流提供给所述电流镜像电路。

根据本发明的一个方面，所述恒压电路的比例电流提供电路单元包括堆叠型电流镜像电路。

根据本发明的一个方面，所述恒压电路的比例电流提供电路单元包括两个级联的电流镜像电路。

根据本发明的一个方面，所述恒压电路的比例电流提供电路单元包括Wilson型电流镜像电路。

根据本发明的一个方面，所述比例电流提供电路单元包括：

运算放大电路，其中，将所述输出晶体管的输出提供给所述运算放大电路的输入端中的一个，并将用于输出电流检测的所述晶体管的输出提供给所述运算放大电路的另一个输入端；

电流控制晶体管，用于根据所述运算放大电路的输出控制从用于输出电流检测的所述晶体管输出的所述电流，并且用于输出控制电流；以及

电流镜像电路，其输入通过所述电流控制晶体管输出的所述控制电流，并用于将与所述控制电流成比例的电流输出到所述第一电阻。

根据本发明的一个方面，所述恒压电路的电容小，并且，使用例如陶瓷电容。

根据本发明的一个方面，在所述恒压电路中的第二电阻的阻值设置在50mΩ和10Ω之间。

根据本发明的一个方面，所述恒压电路的第二电阻由布线电阻形成。

根据本发明的一个方面，所述参考电压产生电路单元、所述输出电压检测单元、所述输出晶体管、所述误差放大电路单元、所述输出电流检测单元、所述第一电阻和所述比例电流提供电路单元被集成为IC。

根据本发明的一个方面，所述参考电压产生电路单元、所述输出电压检测单元、所述输出晶体管、所述误差放大电路单元、所述输出电流检测单元、所述第一电阻、所述比例电流提供电路单元和所述第二电阻被集成为IC。

根据本发明的一个方面，所述恒压电路的第一电阻可以连接在所述输出晶体管和所述输出电压检测单元之间。

[发明效果]

如上所述，根据本发明的恒压电路，通过提供给输出电压检测电阻部分的与输出电流成比例的电流，提高所述恒压电路的内部输出电压。用此方法，为相位补偿配备的电阻的电压降被补偿，并且可以将具有小内部电阻的类似陶瓷电容的电容用于相位补偿。而且，使得所述负载的低端电压等于接地电压，向和从所述负载提供稳定的信号传输。

附图说明

图1是根据本发明的第一实施例的恒压电路的示例电路图。

图2是根据本发明的第一实施例的恒压电路的另一个示例电路图。

图3是传统的恒压电路的示例电路图。

图4示出了钽电容的等效电路的例子。

图5示出了陶瓷电容的等效电路的例子。

图6是传统的恒压电路的示例电路图。

图7是另一个传统的恒压电路的示例电路图。

具体实施方式

下面，参照附图描述本发明的各实施例。

[第一实施例]

图1示出了根据本发明的第一实施例的恒压电路1的电路的例子。

恒压电路1包括恒压电路单元2和相位补偿电路单元3。恒压电路单元2用于由电源电压Vdd产生预定的恒定电压，并输出该恒定电压作为内部输出电压Vo。相位补偿电路单元3包括电阻R3和电容C1，并对所述恒压电路单元2进行相位补偿。

恒压电路单元2还包括：误差放大电路AMP1；参考电压产生电路11，用于产生和输出提供给误差放大电路AMP1的非反相输入端的预定参考电压Vref；输出晶体管M1，即PMOS晶体管，用于根据从所述误差放大电路AMP1输出的信号，控制提供给相位补偿电路单元3的输出电流io；以及电阻R1、R2和R4，用于检测内部输出电压Vo。而且，所述恒压电路单元2包括：晶体管M2，即PMOS晶体管，用于检测输出电流io，以及电流镜像电路12。所述电流镜像电路12包括：PMOS晶体管M3和M4，以及NMOS晶体管M5和M6。

此外，参考电压产生电路11用作参考电压产生电路单元，误差放大电路AMP1用作误差放大电路单元，而电阻R1和R2用作输出电压检测单元。而且，晶体管M2用作输出电流检测单元，电阻R4用作第一电阻，电流镜像电路12用作比例电流提供电路单元，而电阻R3用作第二电阻。

将误差放大电路AMP1的反相输入端连接到连接点，在此连接点，电阻R1和R2相连，而将AMP1的输出端连接到输出晶体管M1的栅极。将输出晶体管M1连接在作为输入电压的电源电压Vdd和IC的所谓IC焊盘15的输出焊盘15之间，所述IC焊盘15是恒压电路单元2的输出端。将电阻R4、R1和R2串联连接在输出晶体管M1的漏极和接地电压之间。将输出晶体管M1的栅极连接到误差放大电路AMP1的输出端。对于用于输出电流检测的晶体管M2，将源极连接到电源电压Vdd。

在用于输出电流检测的晶体管M2的漏极和接地电压之间，PMOS晶体管M4和NMOS晶体管M6串联连接，而PMOS晶体管M3和NMOS晶体管M5串联连接在电阻R4与R1的连接点和接地电压之间。PMOS晶体管M3的栅极和PMOS晶体管M4的栅极相连，并且其连接点连接到PMOS晶体管M3的漏极。而且，NMOS晶体管M5的栅极和NMOS晶体管M6的栅极相连，并且将其连接点连接到NMOS晶体管M6的漏极。

在如上的配置中，误差放大电路AMP1控制输出晶体管M1的栅极电压，使得误差放大电路AMP1的输入端的电压彼此相等。因此，恒压电路单元2的内部输出电压Vo在输出电流io为0时，由下面的公式(1)表示。这里，在公式(1)中，R1、R2和R4分别表示电阻R1、R2和R4的阻值。

Vo＝Vref×(R4+R1+R2)/R2.......(1)

经由IC焊盘15和用于相位补偿的固定电阻R3，从IC的输出端Pout提供内部输出电压Vo。在IC输出端Pout和接地电压之间，将负载10和用于相位补偿的电容C1相并联。

因为在IC中提供用于相位补偿的固定电阻R3，所以具有小ESR的陶瓷电容可用作电容C1。

不过，随着输出电流io增加，用于相位补偿的固定电阻R3两端的电压降Vdrop也增加，并且输出端Pout的电压Vout相应地减少。用于输出电流检测的晶体管M2、电流镜像电路12和电阻R4组成用于补偿电压降Vdrop的电路。

晶体管M2和晶体管M1的栅极相连接，并且晶体管M2和晶体管M1的源极相连接，组成电流镜像电路。将晶体管M2的漏电流设置在例如晶体管M1的漏电流的1/10000和1/1000之间。

将晶体管M2的漏电流提供给电流镜像电路12，电流镜像电路12的通道长度调制效果被改善。尽管如图1所示的电流镜像电路12由堆叠型电路组成，但是，可以使用级联电流电源、Wilson型电流镜像电路等。

电流镜像电路12的输出电流i3是作为PMOS晶体管M3的源电流获得的。如果电流镜像电路12的镜像电流比被设置为1∶1，则PMOS晶体管M3的源电流i3变为等于用于输出电流检测的晶体管M2的漏电流。(注意：从晶体管M1的角度来看，输出电流i3是输出，而从晶体管M3的角度来看，则是输入。如翻译的，这是对的)。

因为将PMOS晶体管M3的源连接到电阻R4和电阻R1的连接点，PMOS晶体管M3的源电流i3流过电阻R4，并且在电阻R4两端产生等于R4的电阻×i3的电压降。(注：i2＝i3+i1，你是对的，但是，i3是正在变化的部分。翻译是对的)

因此，由于电阻R4两端的电压降随着输出电流io的增加而增加，所以恒压电路单元2的内部输出电压Vo被增加，并且能够补偿由用于相位补偿的电阻R3产生的电压降Vdrop。

利用下面的公式进一步解释这种情况。这里，在每个公式中，R1至R4分别表示电阻R1至R4的阻值。

恒压电路单元2的内部输出电压Vo由下面公式(2)来表示。

Vo＝Vref×(R4+R1+R2)/R2+R4×i3    ..(2)

而且，输出端Pout的电压Vout由下面公式(3)表示。

Vout＝Vo-R3×io    ......(3)

通过将公式(2)代入公式(3)，得到下面的公式(4)。

Vout＝Vref×(R4+R1+R2)/R2+R4×i3-R3×io    ...(4)

参照公式(4)，使R4×i3-R3×io＝0的条件提供了理想的电压补偿。

因此，条件为R4×i3＝R3×io。

如果io/i3＝A(A是常数)，则条件为：R4＝A×R3。即，条件是电阻R4的电阻是电阻R3的电阻的A倍。然而，如果R4×i3变为大于R3×io，则正反馈开始。因此，常数A的值通常被设置为等于或者小于io/i3。

图2显示根据本发明的第一实施例的恒压电路1a的另一个示例电路。这里，在图2中，和图1相同的元件被赋予相同的参考标号，并且不重复其解释，而在下面将描述差异。

差异包括用电流镜像电路12a代替的图1的电流镜像电路12。电流镜像电路12的PMOS晶体管M3没在电流镜像电路12a中使用，其中，添加了运算放大电路AMP2，并且晶体管M5和M6组成单级电流镜像电路。就此，恒压电路单元被称作为恒压电路单元2a，而将恒压电路称作为图2中的恒压电路1a。

参照图2，恒压电路1a包括恒压电路单元2a和相位补偿电路单元3。恒压电路单元2a用于从作为输入电压的电源电压Vdd产生预定的恒定电压，并且将恒定电压作为内部输出电压Vo输出。相位补偿电路单元3对从恒压电路单元2a输出的内部输出电压Vo进行相位补偿，并将已相位补偿的电压提供给负载10。

恒压电路单元2a包括参考电压产生电路11、误差放大电路AMP1、输出晶体管M1、用于输出电压检测的电阻R1、R2和R4、用于输出电流检测的晶体管M2以及电流镜像电路12a。电流镜像电路12a包括运算放大电路AMP2、PMOS晶体管M4以及NMOS晶体管M5和M6。此外，电流镜像电路12a用作比例电流提供电路单元，而PMOS晶体管M4用作电流控制晶体管。

在用于输出电流检测的晶体管M2的漏极和接地电压之间，串联连接了PMOS晶体管M4和NMOS晶体管M6，并且，NMOS晶体管M5被连接在晶体管R4和R1的连接点和接地电压之间。将PMOS晶体管M4的栅极连接到运算放大电路AMP2的输出端，将内部输出电压Vo提供给运算放大电路AMP2的非反相输入端，并且将PMOS晶体管M4的源极连接到运算放大电路AMP2的反相输入端。而且，将NMOS晶体管M5的栅极和NMOS晶体管M6的栅极相连接，并且将连接点连接到NMOS晶体管M6的漏极。

在这样一种配置中，PMOS晶体管M4的漏极电流用作用于电流镜像电路的输入电流，该电流镜像电路由NMOS晶体管M5和M6组成，并且电流镜像电路将NMOS晶体管M5的漏极电流提供给电阻R4。(注：是的，措词怪，但是箭头是正确的。)

用此方法，将由NMOS晶体管M5和M6所组成的电流镜像电路插入到运算放大电路AMP2的反馈回路中。因此，电流镜像电路12a控制PMOS晶体管M4的栅极电压，使得输出晶体管M1的漏极电压和用于输出电流检测的晶体管M2的漏极电压相等。由于这种原因，和由图1所示的情形相比，能够进一步提高电流镜像电路12的电流精度。

如上所述，根据本发明的第一实施例的恒压电路能够不仅补偿用于相位补偿的连接到IC焊盘15的电阻R3两端的电压降，而且也能够补偿误差放大电路AMP1的增益降低，以及由于从恒压电路单元2到负载10的布线电阻导致的电压降。

此外，本发明不限于这些实施例，而是在不脱离本发明的范围的情况下，可以作各种变化和修改。

Claims (14)

1.一种恒压电路，用于将提供给所述恒压电路的输入端的输入电压变换为预定的恒定电压，并且用于将所述恒定电压提供给负载，所述恒压电路包括：

参考电压产生电路单元，用于产生并输出预定的参考电压；

输出电压检测单元，用于检测所述恒定电压，并且产生和输出与被检测的所述恒定电压成比例的电压；

输出晶体管，用于根据控制信号将从所述输入端提供的电流输出到所述负载；

误差放大电路单元，用于提供用于控制所述输出晶体管的操作的所述控制信号，使得所述成比例的电压变为等于所述参考电压；

输出电流检测单元，用于检测从所述输出晶体管输出的所述电流，并产生和输出与被检测到的输出电流成比例的比例电流；

第一电阻，其被连接到所述输出电压检测单元；

比例电流提供电路单元，用于将与所述输出电流成比例的比例电流，从所述输出电流检测单元提供给所述第一电阻；

第二电阻，其连接在所述输出晶体管和所述负载之间；以及

电容，其连接到所述第二电阻和所述负载相连接的连接处；其中，所述第二电阻和所述电容组成相位补偿电路单元，用于为所述误差放大电路单元进行相位补偿。

2.如权利要求1所述的恒压电路，其中，设置所述第一电阻的阻值，使得所述阻值和由所述输出电流检测单元提供的所述比例电流的积变为等于或小于所述第二电阻两端的电压降。

3.如权利要求1所述的恒压电路，其中，所述输出电流检测单元包括：用于输出电流检测的晶体管，用于利用提供给所述输入端的电流，根据来自所述误差放大电路单元的所述控制信号，来输出与从所述输出晶体管输出的电流成比例的所述比例电流。

4.如权利要求3所述的恒压电路，其中，所述比例电流提供电路单元包括电流镜像电路，将从用于输出电流检测的所述晶体管输出的电流提供给所述电流镜像电路。

5.如权利要求4所述的恒压电路，其中，所述比例电流提供电路单元包括堆叠型电流镜像电路。

6.如权利要求4所述的恒压电路，其中，所述比例电流提供电路单元包括级联的两个电流镜像电路。

7.如权利要求4所述的恒压电路，其中，所述比例电流提供电路单元包括Wilson型电流镜像电路。

8.如权利要求4所述的恒压电路，其中，所述比例电流提供电路单元包括：

运算放大电路，其中，将所述输出晶体管的输出提供给所述运算放大电路的输入端中的一个，并将用于输出电流检测的所述晶体管的输出提供给所述运算放大电路的另一个输入端；

电流控制晶体管，用于根据所述运算放大电路的输出控制从用于输出电流检测的所述晶体管输出的电流，并且用于输出控制电流；以及

电流镜像电路，其输入通过所述电流控制晶体管输出的所述控制电流，并用于将与所述控制电流成比例的电流输出到所述第一电阻。

9.如权利要求7所述的恒压电路，其中，所述电容是陶瓷电容。

10.如权利要求1所述的恒压电路，其中，所述第二电阻的阻值在50mΩ和10Ω之间。

11.如权利要求1所述的恒压电路，其中，所述第二电阻由布线电阻形成。

12.如权利要求1所述的恒压电路，其中，所述参考电压产生电路单元、所述输出电压检测单元、所述输出晶体管、所述误差放大电路单元、所述输出电流检测单元、所述第一电阻和所述比例电流提供电路单元被集成为IC。

13.如权利要求1所述的恒压电路，其中，所述参考电压产生电路单元、所述输出电压检测单元、所述输出晶体管、所述误差放大电路单元、所述输出电流检测单元、所述第一电阻、所述比例电流提供电路单元和所述第二电阻被集成为IC。

14.如权利要求1所述的恒压电路，其中，所述第一电阻被连接在所述输出晶体管和所述输出电压检测单元之间。

Images