CN103580481B - Dc－dc转换器 - Google Patents

Dc－dc转换器 Download PDF

Info

Publication number
CN103580481B
CN103580481B CN201310055512.3A CN201310055512A CN103580481B CN 103580481 B CN103580481 B CN 103580481B CN 201310055512 A CN201310055512 A CN 201310055512A CN 103580481 B CN103580481 B CN 103580481B
Authority
CN
China
Prior art keywords
voltage
mentioned
stablizer
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310055512.3A
Other languages
English (en)
Other versions
CN103580481A (zh
Inventor
齐藤浩
后藤祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103580481A publication Critical patent/CN103580481A/zh
Application granted granted Critical
Publication of CN103580481B publication Critical patent/CN103580481B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)
  • Dram (AREA)

Abstract

一种在宽的电源电压范围动作的DC－DC转换器。DC－DC转换器（30）具备高侧电路（31）；生成第一内部基准电压的第一稳压器LDO1；生成第二内部基准电压的第二稳压器LDO2；和信号处理部（51），利用第二内部基准电压对高侧电路进行控制，以使从输出电容器和电感器的连接节点输出的输出电压与规定的基准电压的差分电压变小；第一稳压器以及第二稳压器分别具有：差动电路，生成与规定的基准电压和与从该稳压器输出的内部基准电压相关的控制电压之间的电压差对应的比较信号；第一晶体管，基于比较信号生成内部基准电压；和电压变动抑制电路，根据该稳压器的输出电压的电压变动对控制电压进行控制，以使比较信号的信号振幅变小。

Description

DC－DC转换器
本申请以日本专利申请2012－177977号（申请日：2012年8月10日）为基础申请而主张优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本实施方式涉及DC－DC转换器。
背景技术
一般，由于DC－DC转换器的内部基准电压产生电路所生成的内部基准电压与电源电压的电位差不是特别大，所以大多采用电路构成简易、噪声也少的串联稳压器（seriesregulator）来构成。
由于DC－DC转换器的输出电路进行开关动作，所以每当进行开关控制时，内部基准电压产生电路的输出线中流过的电流都急剧变化。为了能够应对这样的电流的急剧变化，可考虑使内部基准电压产生电路的输出电路方式为源极跟随器或者发射极跟随器。
在源极跟随器或者发射极跟随器中，由于存在源极（发射极）－栅极间电压Vgs或者Vbe的电压降，所以内部基准电压产生电路的动作电压范围相应地变窄。为了确保宽的动作电压范围，有效的方法是采用对内部基准电压产生电路的输出线附加了大的电容的低压降稳压器（LDO：LowDropOutRegulator）。对于附加大的电容而言，是因为以往的LDO频率响应特性迟钝。LDO是在输入输出电压的电位差为0.1V程度的情况下也能动作的串联稳压器。
发明内容
本实施方式提供一种能够在宽的电源电压范围动作的DC－DC转换器。
为了解决上述课题，在本发明的一个方式中，所涉及的DC－DC转换器具备：高侧电路，利用第一电源电压以及第一内部基准电压，向与输出电容器连接的电感器流动第一方向的电流；第一稳压器，利用上述第一电源电压以及第二电源电压生成上述第一内部基准电压；第二稳压器，利用上述第一电源电压以及上述第二电源电压生成第二内部基准电压；以及信号处理部，利用上述第二内部基准电压对上述高侧电路进行控制，以使从上述输出电容器和上述电感器的连接节点输出的输出电压与规定的基准电压的差分电压变小；上述第一稳压器以及上述第二稳压器分别具有：差动电路，生成与规定的基准电压和与从该稳压器输出的内部基准电压相关的控制电压之间的电压差对应的比较信号；第一晶体管，基于上述比较信号来生成上述内部基准电压；和电压变动抑制电路，根据该稳压器的输出电压的电压变动对上述控制电压进行控制，以使上述比较信号的信号振幅变小。
附图说明
图1是本发明的一个实施方式涉及的DC－DC转换器30的电路图。
图2是仅在高侧进行反馈控制的一个变形例涉及的DC－DC转换器30的电路图。
图3是表示第一LDO稳压器LDO1的第一例的内部构成的电路图。
图4是表示将图3的差动电路2、第一电流反射镜电路3、相位补偿电路4、输出晶体管5、电压分压电路6的内部构成具体化的一个例子的电路图。
图5是表示第二LDO稳压器LDO2的第一例的内部构成的电路图。
图6是表示将图3的差动电路2、第一电流反射镜电路3、相位补偿电路4、输出晶体管5、电压分压电路6的内部构成具体化的一个例子的电路图。
图7是表示第一LDO稳压器LDO1的第二例的内部构成的电路图。
图8是表示第二LDO稳压器LDO2的第二例的内部构成的电路图。
图9是表示第一LDO稳压器LDO1的第三例的内部构成的电路图。
图10是表示第二LDO稳压器LDO2的第三例的内部构成的电路图。
图11是表示第一LDO稳压器LDO1的第四例的内部构成的电路图。
图12是表示第二LDO稳压器LDO2的第四例的内部构成的电路图。
图13是表示第一LDO稳压器LDO1的第五例的内部构成的电路图。
图14是表示图13的变形例的电路图。
图15是使图13的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路图。
图16是使图14的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路图。
图17是表示第一LDO稳压器LDO1的第六例的内部构成的电路图。
图18是表示图17的变形例的电路图。
图19是使图17的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路图。
图20是使图18的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路图。
图21是第一LDO稳压器LDO1的第八例的电路图。
图22是表示图21的变形例的电路图。
图23是使图21的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路图。
图24是使图22的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路图。
图25是第一LDO稳压器LDO1的第九例的电路图。
图26是表示图6的变形例的电路图。
图27是表示图8的变形例的电路图。
图28是使图25的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路图。
图29是使图26的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路图。
图30是使图27的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路图。
具体实施方式
以下，对本发明的一个实施方式详细进行说明。
图1是本发明的一个实施方式涉及的DC－DC转换器30的电路图。图1的DC－DC转换器30能够作为集成电路而内置于半导体晶片，具备：高侧（highside）驱动器31、高侧开关43、低侧（lowside）驱动器32、低侧开关53、作为第一稳压器（regulator）的第一低压降（第一LDO）稳压器LDO1、作为第二稳压器的第二低压降（第二LDO）稳压器LDO2、误差电压检测部33。高侧驱动器31与高侧开关43是高侧电路，低侧驱动器32与低侧开关53是低侧电路。另外，第一LDO稳压器LDO1是高侧电路用的内部基准电压产生电路，第二LDO稳压器LDO2是低侧电路用的内部基准电压产生电路。
以下，对将图1的DC－DC转换器30集成到半导体晶片内的例子进行说明。
高侧开关43的输出线和低侧开关53的输出线都与输出管脚LX连接。该输出管脚LX与外设的电感器L1的一端连接，该电感器L1的另一端与同样外设的输出电容器Cout的一端连接。该输出电容器Cout的另一端接地，该输出电容器Cout与负载电阻RLoad并联连接。从电感器L1的另一端与输出电容器Cout的一端的连接节点输出最终的输出电压Vout。
图1的DC－DC转换器30生成将直流的输入电压Vin降压了的输出电压Vout。该输出电压从上述的电感器L1的另一端输出。
第一LDO稳压器LDO1利用输入电压Vin与接地电压Vss，生成比输入电压Vin低约5V的第一内部基准电压Vref1，并向高侧驱动器31供给。如后所述，在第一LDO稳压器LDO1的输出段设有图1中未图示的n型MOS晶体管。
第二LDO稳压器LDO2利用输入电压Vin与接地电压，生成比接地电压高约5V的第二内部基准电压Vref2，并向低侧驱动器32供给。如后所述，在第二LDO稳压器LDO2的输出段设有图1中未图示的p型MOS晶体管。
高侧驱动器31具有电平移动电路41、和反相器42，利用反相器42的输出信号对高侧开关43进行导通或者截止控制。由于反相器42以需要5V电源的逻辑电平动作，所以高侧驱动器31利用输入电压Vin与第一内部基准电压Vref1来生成逻辑电平。高侧开关43例如是p型LDMOS晶体管。
低侧驱动器32具有信号处理部51、和反相器52，利用反相器52的输出信号对低侧开关53进行导通或者截止控制。低侧开关53例如是n型LDMOS晶体管。
误差电压检测部33检测输出电压Vout与内部的基准电压的差分电压，并向信号处理部51输送。信号处理部51生成用于对高侧开关43与低侧开关53进行切换控制的PWM信号，以使上述的差分电压成为规定电压（例如0.8V）。
由于低侧驱动器32内的信号处理部51与反相器52以需要5V电源的逻辑电平动作，所以低侧驱动器32利用接地电压与第二内部基准电压Vref2来生成逻辑电平。
接下来，对图1的DC－DC转换器30的动作进行说明。高侧驱动器31与低侧驱动器32进行交替导通或者截止的周期性动作。如果高侧驱动器31的高侧开关43导通，则从产生输入电压Vin的直流电压源34经由高侧开关43的源极－漏极间向电感器L1流入电流，能量被蓄积于电感器L1。此时，低侧开关53截止。
在接下来的周期，高侧开关43截止，低侧开关53导通。由此，来自电感器L1的电流经由低侧开关53的漏极－源极间流到接地端子。
以上的动作周期性重复进行。由于电感器L1的另一端连接着输出电容器Cout，所以电感器L1的另一端侧的电压振幅几乎一定，从电感器L1的另一端输出的输出电压Vout为直流电压。
误差电压检测部33将输出电压Vout与规定的基准电压的差分电压作为误差电压信号输送给处理部51，信号处理部51生成与误差电压对应的PWM信号，以使误差电压变小。该PWM信号经由反相器52向低侧开关53的栅极供给，并且，在被电平移动电路41变换了电压电平之后，经由反相器42向高侧开关43的栅极供给。这样，误差电压检测部33与信号处理部51对输出电压Vout进行反馈控制，以使输出电压Vout成为所希望的电压电平。
图1的DC－DC转换器30是基于信号处理部51的输出信号来进行高侧与低侧双方的反馈控制的同步整流/降压DC－DC转换器，但也可以采用只在高侧进行反馈控制的非同步整流/降压DC－DC转换器。例如，图2是仅在高侧进行反馈控制的一个例子涉及的非同步整流/降压DC－DC转换器30a的电路图。图2的DC－DC转换器30a与图1的不同之处在于具备：具有进行信号处理的信号处理部51的低电压部35、和整流二极管D1。整流二极管D1的阳极被设定为接地电压，阴极与电感器L1的一端LX连接。
图2的DC－DC转换器30a不进行低侧的电流的反馈控制，但由于不需要低侧开关53与反相器，所以可使电路构成比图1简化。
图1与图2中的第一LDO稳压器LDO1和第二LDO稳压器LDO2不是以往的LDO稳压器，是基于后述的电路构成而高速化的LDO稳压器。由于以往的LDO稳压器无法对LDO稳压器的输出电容的变动迅速做出响应，所以如果在LDO稳压器的输出线中流过的电流急剧变化，则LDO稳压器的输出电压会暂时大幅变动，内置有LDO稳压器的DC－DC转换器有可能发生误动作。因此，在使用以往的LDO的情况下，对LDO稳压器的输出线外设的大电容的偏置电容器是必须的。与此相对，本实施方式的第一LDO稳压器LDO1与第二LDO稳压器LDO2具备能够立即应对各自的输出电容的变动的高速性，不需要外设的大电容的偏置电容器。
第一LDO稳压器LDO1具备能够立即应对其输出电容的变动的高速性的理由将在后面详细说明，之所以具备上述高速性的原因在于，根据第一LDO稳压器LDO1的输出电压即第一内部基准电压Vref1的电压变动，通过使用了晶体管的有源控制对控制电压进行控制，以使和该第一内部基准电压Vref1相关的控制电压与规定的基准电压的电压差变小，由此迅速地抑制第一内部基准电压Vref1的变动。对于作为第二LDO稳压器LDO2的输出电压的第二LDO稳压器LDO2也同样。
这样，由于本实施方式涉及的DC－DC转换器30、30a通过针对负载变动的响应性良好的宽频带且高速的LDO稳压器构成生成高侧驱动器31用的第一内部基准电压Vref1的第一LDO稳压器LDO1、和生成低侧驱动器32用的第二内部基准电压Vref2的第二LDO稳压器LDO2，所以不需要连接外设的偏置电容器，可以不对内置DC－DC转换器30、30a的半导体晶片设置偏置电容器连接用的输出管脚。
此外，本实施方式的第一LDO稳压器LDO1与第二LDO稳压器LDO2并不是完全不需要对其输出线连接偏置电容器，有时根据需要也连接偏置电容器，但所需要的偏置电容器的电容停留在能够安装到半导体晶片内的程度的电容（例如1000pF以下）。因此，在使用本实施方式的第一LDO稳压器LDO1与第二LDO稳压器LDO2的情况下，可以不对半导体晶片设置用于外设偏置电容器的输出管脚，能够利用管脚数少的半导体封装体，可降低芯片的制造成本。
接下来，对第一LDO稳压器LDO1与第二LDO稳压器LDO2的具体电路构成进行说明。可认为第一LDO稳压器LDO1与第二LDO稳压器LDO2的电路构成存在多种，但每一种都具有针对急剧的输出电容变动的响应性都良好且频带宽这一共同的特征。
（高速LDO的第一例）
图3是表示第一LDO稳压器LDO1的第一例的内部构成的电路图。图1的第一LDO稳压器LDO1具备差动电路2、第一电流反射镜电路3、相位补偿电路4、输出晶体管（第一晶体管）5、电压分压电路6、晶体管（第二晶体管）7、相位补偿电容器（第一电容器）Ci1、第一以及第二电流源8、9。
差动电路2生成比较信号，该比较信号与规定的基准电压Vref和与第一内部基准电压Vref1相关的控制电压之间的电压差对应。输出晶体管5基于该比较信号生成第一内部基准电压Vref1。例如，由电压分压电路6和晶体管7构成的电压变动抑制电路响应于第一内部基准电压Vref1的电压变动，立即对控制电压进行控制，以使比较信号的信号振幅变小。
图4是表示将图3的差动电路2、第一电流反射镜电路3、相位补偿电路4、输出晶体管5、电压分压电路6的内部构成具体化的一个例子的电路图。图4只是一个例子，这些电路的内部构成的具体电路并不限定于图4所示的电路。
如图4所示，电压分压电路6具有在供给输入电压VIN的输入电压VIN线（第一电源电压线）VIN与输出第一内部基准电压Vref1的第一内部基准电压Vref1线之间串联连接的多个电阻R1、R2，从这些电阻R1、R2之间输出将第一内部基准电压Vref1分压后的分压电压Vdiv。电阻R2的两端连接着电容器Cs。
在输入电压VIN线与第一内部基准电压Vref1线之间连接有输出电容器Cref。以往的第一LDO稳压器LDO1为了进行相位补偿，作为输出电容器Cref的具体种类，大多使用电介质、电极的损失电阻分量（ESR：EquivalentSeriesResistance）大的电容器（例如，钽电容器或电解电容器），或者与电容器之间相独立地将ESR与电容器串联连接。但在本实施方式中，如后所述，由于在输出电容器Cref中不需要进行相位补偿，所以可以使用陶瓷电容器。陶瓷电容器因在其内部设置的ESR的电阻值小而被公知，根据本实施方式，即使通过陶瓷电容器单体也能实现宽频带化，还不需要对陶瓷电容器外设ESR。
公知钽电容器、电解电容器存在起火的可能性，能够使用没有起火的可能性的陶瓷电容器使得LDO稳压器的可靠性提高。
在利用第一LDO稳压器LDO1直接驱动负载的情况下，负载电阻与输出电容器Cref并联连接。该负载电阻的电阻值根据负载的动作而变动。例如，如果连接CPU作为负载，则由于负载电流根据CPU的动作模式而大幅变动，所以负载电阻也与之对应地变化。如后所述，第一LDO稳压器LDO1的特征在于，即使负载电阻变化，也能够迅速抑制第一内部基准电压Vref1的变动。
差动电路2生成与基准电压Vref和分压电压Vdiv的电压差对应的比较信号。差动电路2具有源极公共连接的一对PMOS晶体管M1、M2，PMOS晶体管M1的栅极被输入基准电压Vref，PMOS晶体管M2的栅极被输入分压电压Vdiv。另外，PMOS晶体管M1、M2的漏极与第一电流反射镜电路3连接。在本说明书中，将连接一对PMOS晶体管M1、M2的漏极与第一电流反射镜电路3的信号路径成为一对差动输出线10。在PMOS晶体管M1、M2的源极与输入电压VIN线之间连接着第一电流源8。
PMOS晶体管M1的栅极是差动电路2的反相输入端子，PMOS晶体管M2的栅极是差动电路2的同相输入端子。在本实施方式中，将差动电路2的同相输入端子被输入的分压电压Vdiv与反相输入端子被输入的基准电压Vref进行比较，并将与两者的电压差对应的比较信号输入给输出晶体管5的栅极，对第一内部基准电压Vref1进行反馈控制。
在一对差动输出线10的一方与输入电压VIN线之间串联连接有晶体管7与第二电流源9。更具体而言，晶体管7的漏极与差动输出线的一方连接，源极与第二电流源9的一端连接。相位补偿电容器Ci1与该第二电流源9并联连接。另外，晶体管7的栅极被输入分压电压Vdiv。由此，晶体管7对叠加于第一内部基准电压Vref1的高频信号进行放大，并向一对差动输出线10的一方供给。第二电流源9连接在晶体管7的源极与输入电压VIN线之间。
相位补偿电容器Ci1充放与叠加于第一内部基准电压Vref1的高频信号对应的电荷，并且，根据充放的电荷量对经由晶体管7流向一对差动输出线10的一方的电流进行控制。
一对差动输出线10的另一方与输出晶体管5的栅极连接。输出晶体管5的源极上连接着接地线VSS，漏极与第一内部基准电压Vref1线连接。另外，在输出晶体管5的源极与栅极之间连接着相位补偿电路4。该相位补偿电路4不是必需的，也可以省略。该相位补偿电路4具有串联连接的电容器Ci2以及电阻R3。
接下来，对图4的第一LDO稳压器LDO1的动作进行说明。首先，对第一LDO稳压器LDO1的直流的动作进行说明。差动电路2生成与基准电压Vref和第一内部基准电压Vref1的分压电压Vdiv之间的电压差对应的比较信号。该比较信号被输入到输出晶体管5的栅极。在输入电压VIN线与接地线VSS之间连接着电压分压电路6与输出晶体管5的漏极－源极间，从该漏极输出第一内部基准电压Vref1。由于能够通过比较信号来使输出晶体管5的漏极－源极间的电阻变化，所以可利用输入电压VIN来控制第一内部基准电压Vref1的电压电平。
例如，如果第一内部基准电压Vref1的分压电压Vdiv比基准电压Vref高，则输出晶体管5的栅极电压变高，作为NMOS晶体管的输出晶体管5的源极－漏极间电阻变低，第一内部基准电压Vref1降低。由此，第一内部基准电压Vref1的分压电压Vdiv也变低。
接下来，对第一LDO稳压器LDO1的交流的动作进行说明。在因DC－DC转换器30、30a的负载变动而对第一内部基准电压Vref1叠加了高频信号的情况下，由于电容器Cs与电压分压电路6内的电阻R2并联连接，所以由电压分压电路6生成的分压电压Vdiv的电压也瞬间受到高频信号的影响而发生变化。因此，晶体管7以被叠加的高频信号的频率反复执行导通以及截止动作，进行向相位补偿电容器Ci1的充放电，晶体管7的漏极电流发生变化。由于晶体管7的漏极与晶体管M2的漏极连接，晶体管M2与晶体管M1构成了差动电路2，所以如果晶体管7的漏极电流变化，则晶体管M1的漏极电流也变化，由此，晶体管5的栅极电压也以高频信号的频率变化。因此，对与晶体管5的漏极连接的第一内部基准电压Vref1而言，电压电平以高频信号的频率变化，高频信号的增益放大。
这样，图2的第一LDO稳压器LDO1在第一内部基准电压Vref1叠加有高频信号的情况下，进行使该高频信号的增益放大那样的控制。该控制被极其迅速地进行，由此，可实现宽频带化。
其中，在图2的第一LDO稳压器LDO1中，仅在差动电路2内的一对晶体管M1、M2中的反相输入侧的一方晶体管M2侧连接晶体管7、第一电流源8以及相位补偿电容器Ci1，差动电路2成为非对称的电路构成。因此，如果使一对晶体管M1、M2为相同的尺寸，则导致在第一内部基准电压Vref1中产生大的偏置电压（offsetvoltage）。
因此，为了进行偏置调整，希望变更晶体管M1、M2的尺寸比，或者变更第一电流反射镜电路3内的一对晶体管M3、M4的尺寸比。
在图2的第一LDO稳压器LDO1中，将相位补偿电容器Ci1的一端与输入电压VIN线连接，但不是必须与输入电压VIN线连接，只要于阻抗低的稳定的电压路径连接即可。
接下来，对第二LDO稳压器LDO2的第一例进行说明。第二LDO稳压器LDO2成为使图3以及图4所示的第一LDO稳压器LDO1的输入电压VIN线与接地线Vss之间的各构成部件的连接关系相反的构成，除了晶体管的导电型不同之外，所使用的构成部件的种类基本相同。以下，在所使用的构成部件相同的情况下，赋予相同的参照标记来进行说明。
图5是表示第二LDO稳压器LDO2的第一例的内部构成的电路图。图5的第一LDO稳压器LDO1具备差动电路2、第一电流反射镜电路3、相位补偿电路4、输出晶体管（第一晶体管）5、电压分压电路6、晶体管（第二晶体管）7、相位补偿电容器（第一电容器）Ci1、第一以及第二电流源8、9。
第一电流源8、第二电流源9以及相位补偿电容器Ci1的各一端与接地线VSS连接，第一电流反射镜电路3、相位补偿电路4以及输出晶体管5的各一端与输入电压VIN线连接。
第二LDO稳压器LDO2内的差动电路2生成与规定的基准电压Vref和与第二内部基准电压Vref2相关的控制电压之间的电压差对应的比较信号。输出晶体管5基于该比较信号生成第二内部基准电压Vref2。例如由电压分压电路6与晶体管7构成的电压变动抑制电路根据第二内部基准电压Vref2的电压变动，对控制电压进行控制，以使比较信号的信号振幅变小。
图6是表示将图3的差动电路2、第一电流反射镜电路3、相位补偿电路4、输出晶体管5、电压分压电路6的内部构成具体化的一个例子的电路图。图6只是一个例子，这些电路的内部构成的具体电路并不限定于图2所示的电路。
如图6所示，电压分压电路6具有在输出第二内部基准电压Vref2的第二内部基准电压线Vref2与接地线Vss之间串联连接的多个电阻R1、R2，从这些电阻R1、R2之间输出将第二内部基准电压Vref2分压了的分压电压Vdiv。电阻R1的两端连接着电容器Cs。
由于图5以及图6所示的第二LDO稳压器LDO2的电路动作与第一LDO稳压器LDO1的电路动作相同，所以省略说明。
这样，在高速LDO的第一例中，由于在第一LDO稳压器LDO1以及第二LDO稳压器LDO2内的差动电路2的同相输入侧设有晶体管7、相位补偿电容器Ci1以及第一电流源8，所以能够将叠加于第一内部基准电压Vref1以及第二内部基准电压Vref2的高频信号瞬间反馈给输出晶体管5的栅极并进行放大，可实现第一LDO稳压器LDO1与第二LDO稳压器LDO2的宽频带化。
另外，在高速LDO的第一例中，通过调整晶体管7、相位补偿电容器Ci1以及第一电流源8的各元件参数，即使不独立设置相位补偿电路4也不存在振荡的可能性，不需要相位补偿电路4，并且，能够使用陶瓷电容器作为输出电容器Cref。陶瓷电容器存在对相位补偿有效的ESR小这一问题，但如上所述，由于在本实施方式中不需要通过输出电容器Cref来进行相位补偿，而且，陶瓷电容器不像钽电容器、电解电容器那样可能起火，纹波成分也少，所以可靠性以及电特性提高。另外，如上所述，通过省略相位补偿电路4能够简化电路构成，部件成本也能够削减。
（高速LDO的第二例）
以下说明的第二例的特征在于，晶体管7的栅极的连接目的地与第一例不同。
图7是表示第一LDO稳压器LDO1的第二例的内部构成的电路图。在图7中，对与图4共同的构成部分赋予相同的附图标记，以下以不同点为中心来进行说明。
图7的第一LDO稳压器LDO1内的晶体管7的栅极被设定为第一内部基准电压Vref1。
图4与图7相比，图4的情况可获得能够提高第二电流源9与晶体管7的源极间的电压和第一电流源8与差动电路2之间的电压的相对精度这一效果。另一方面，图7的情况可获得能够将叠加于第一内部基准电压Vref1的高频信号直接传递给晶体管7的栅极这一效果。这样，图4、图7分别各有利弊。
在图7的第一LDO稳压器LDO1的情况下，也希望与图4同样地为了进行偏置调整而变更晶体管M1、M2的尺寸比，或者，变更第一电流反射镜电路3内的一对晶体管M3、M4的尺寸比。
另外，在图7的第一LDO稳压器LDO1中，也可以取代将输出电容器Cref和相位补偿电容器Ci1的各一端与输入电压VIN线连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
图8是表示第二LDO稳压器LDO2的第二例的内部构成的电路图。图8的第二LDO稳压器LDO2是使图7的第一LDO稳压器LDO1的输入电压VIN线与接地线VSS之间的各构成部件的连接关系基本相反的LDO稳压器，由于电路动作也相同，所以省略图8的第二LDO稳压器LDO2的详细说明。
（高速LDO的第三例）
以下说明的第三例的特征在于，使差动电路2的反相输入侧与同相输入侧成为对称构成。
图9是表示第一LDO稳压器LDO1的第三例的内部构成的电路图。在图9中，对与图4相同的构成部分赋予相同的附图标记，以下以不同点为中心来进行说明。
图9的第一LDO稳压器LDO1具备连接在差动电路2内的PMOS晶体管M1的漏极与输入电压VIN线之间的第三电流源11。
为了具有对称性，优选第三电流源11成为与第二电流源9相同的电特性。由此，可使第三电流源11与PMOS晶体管M1的漏极之间的路径的电压、第二电流源9与晶体管7的源极之间的路径的电压、第一电流源8与PMOS晶体管M1、M2的源极之间的路径的电压一致，第一～第三电流源8、9、11的相对精度变高。另外，通过差动电路2的对称性提高，能够降低第一内部基准电压Vref1的偏置电压。
另外，在图9的第一LDO稳压器LDO1中，也可以取代将输出电容器Cref和相位补偿电容器Ci1的各一端与输入电压VIN线连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
在图9中，对图4的第一LDO稳压器LDO1追加了第三电流源11，但也可以对图7的第一LDO稳压器LDO1追加第三电流源11而成为对称构成。
图10是表示第二LDO稳压器LDO2的第三例的内部构成的电路图。图10的第二LDO稳压器LDO2是使图9的第一LDO稳压器LDO1的输入电压VIN线与接地线VSS之间的各构成部件的连接关系基本相反的LDO稳压器，由于电路动作也相同，所以省略图10的第二LDO稳压器LDO2的详细说明。
（高速LDO的第四例）
以下说明的第四例在差动电路2的反相输入侧也设置与晶体管7同样的晶体管，来降低第一内部基准电压Vref1的偏置电压。
图11是表示第一LDO稳压器LDO1的第四例的内部构成的电路图。图11的第一LDO稳压器LDO1在图9的构成的基础上，具备连接在第三电流源11与PMOS晶体管M1的漏极之间的NMOS晶体管12。该NMOS晶体管12的漏极与PMOS晶体管M1的漏极连接，NMOS晶体管12的源极与第三电流源11连接，NMOS晶体管12的栅极被设定为基准电压Vref，还与PMOS晶体管M1的栅极连接。
由于NMOS晶体管12的栅极电压为基准电压Vref，所以源极电压也成为与基准电压Vref对应的电压，能够使第三电流源11与NMOS晶体管12的连接路径的电压恒压化。由此，差动电路2的对称性提高，可降低第一内部基准电压Vref1的偏置电压。
在图11的第一LDO稳压器LDO1中，希望使第二电流源9与第三电流源11的电特性相同，并且晶体管7与NMOS晶体管12的电特性也相同。
另外，在图11的第一LDO稳压器LDO1中，也可以取代将输出电容器Cref和相位补偿电容器Ci1的各一端与输入电压VIN线连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
在图11中，对图9的第一LDO稳压器LDO1追加了NMOS晶体管12，但也可以对图7的第一LDO稳压器LDO1追加第三电流源11与NMOS晶体管12而成为对称构成。
图12是表示第二LDO稳压器LDO2的第四例的内部构成的电路图。图12的第二LDO稳压器LDO2是使图11的第一LDO稳压器LDO1的输入电压VIN线与接地线VSS之间的各构成部件的连接关系基本相反的LDO稳压器，由于电路动作也相同，所以省略图12的第二LDO稳压器LDO2的详细说明。
（高速LDO的第五例）
以下说明的第五例进行相位容许失真的微调。
图13是表示第一LDO稳压器LDO1的第五例的内部构成的电路图。在图13中，对与图11相同的构成部分赋予相同的附图标记，以下以不同点为中心来进行说明。
图13的第一LDO稳压器LDO1在图11的构成的基础上，具备连接在晶体管7的栅极与NMOS晶体管12的源极之间的相位补偿电容器（第三电容器）Ci3。该电容器Ci3的电容是远比相位补偿电容器Ci1的电容小的值，例如被设定为小两个数量级以上的电容值。通过设置该电容器Ci3，能够稍微调整相位容许失真。
图14是表示图13的变形例的电路图，不将相位补偿电容器Ci3的一端与NMOS晶体管12的源极连接而与漏极连接。图14的情况也与图13同样，通过设置相位补偿电容器Ci3，能够进行相位容许失真的微调。
在图13以及图14的第一LDO稳压器LDO1中，也希望使第二电流源9与第三电流源11的电特性相同，并且晶体管7与NMOS晶体管12的电特性也相同。另外，也可以取代将输出电容器Cref和相位补偿电容器Ci1的各一端与输入电压VIN连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
在图13以及图14中，对图5的第一LDO稳压器LDO1追加了相位补偿电容器Ci3，但也可以对具有第三电流源11的上述所有的第一LDO稳压器LDO1追加相位容许失真微调用的相位补偿电容器Ci3。
图15以及图16是表示第二LDO稳压器LDO2的第五例的内部构成的电路图，图15是使图13的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路，图16是使图14的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路。由于图15以及图16的第二LDO稳压器LDO2的电路动作与图13以及图14的第一LDO稳压器LDO1的电路动作相同，所以省略详细的说明。
（高速LDO的第六例）
以下说明的第六例使差动电路2成为折叠共源共栅（foldedcascode）型的构成。
在上述各例的第一LDO稳压器LDO1中，表示了由一对PMOS晶体管M1、M2构成差动电路2的例子。但如果输入电压VIN为1.5V以下的低电压，则基准电压Vref也变低，差动电路2无法采用NMOS晶体管。在这样的情况下，可考虑使差动电路2成为折叠共源共栅型的构成，设置一对PMOS晶体管M1、M2。
图17是表示第一LDO稳压器LDO1的第六例的内部构成的电路图。在图17中，对与图7相同的构成部分赋予相同的附图标记，以下以不同点为中心来进行说明。
图17的第一LDO稳压器LDO1内的差动电路2是折叠共源共栅型的构成，具有一对NMOS晶体管M1、M2。在该差动电路2与由一对NMOS晶体管M3、M4构成的第一电流反射镜电路3之间连接着由一对PMOS晶体管M5、M6构成的第二电流反射镜电路21。该第二电流反射镜电路21的一对差动输出线10与第四以及第五电流源22、23连接。
在第一以及第二电流反射镜电路3、21间的一对差动输出线10的一方与输入电压VIN线之间串联连接着晶体管7和第二电流源9，相位补偿电容器Ci1与第二电流源9并联连接。
在一对差动输出线10的另一方与接地线Vss之间串联连接有NMOS晶体管12和第三电流源11。在NMOS晶体管12的漏极与第一内部基准电压Vref1线之间连接着相位容许失真微调用的相位补偿电容器Ci3。
由于在差动电路2内设有一对NMOS晶体管M1、M2，所以即使基准电压Vref为1.2V程度的恒压，也能够无问题地进行比较动作，可以生成低电压的第一内部基准电压Vref1。
第二～第五电流源9、11、22、23的各一端、相位补偿电容器Ci1的一端、电压分压电路6的一端、输出电容器Cref的一端都与输入电压VIN线连接。另外，第一电流源8的一端、第一电流反射镜电路3的一端、相位补偿电路4的一端、以及输出晶体管5的源极都与接地线VSS连接。
图18是表示图17的变形例的电路图。图18的第一LDO稳压器LDO1的特征在于，将相位容许失真微调用的相位补偿电容器Ci3的一端不与NMOS晶体管12的漏极连接而与源极连接。
由于图18的第一LDO稳压器LDO1也与图17同样，是折叠共源共栅型的构成，所以即使输入电压VIN为低电压，也能够稳定地动作。
在图17以及图18的第一LDO稳压器LDO1中，希望使第二电流源9与第三电流源11的电特性相同，且使第四电流源22与第五电流源23的电特性相同，并且晶体管7与NMOS晶体管12的电特性也相同。另外，也可以取代将输出电容器Cref和相位补偿电容器Ci1的各一端与输入电压VIN线连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
虽然图17以及图18的第一LDO稳压器LDO1具备相位容许失真微调用的相位补偿电容器Ci3，但也可以将其省略。
图19以及图20是表示第二LDO稳压器LDO2的第六例的内部构成的电路图，图19是使图17的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路，图20是使图18的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路。由于图19以及图20的第二LDO稳压器LDO2的电路动作与图17以及图18的第一LDO稳压器LDO1的电路动作相同，所以省略详细的说明。
（高速LDO的第七例）
以下说明的第七例将第一LDO稳压器LDO1的低电压侧的基准电压设为负电压。
图21是第一LDO稳压器LDO1的第七例的电路图。图21的第一LDO稳压器LDO1与图2的电路构成类似，但低电压侧的基准电压不是接地电压而是负电压（＝－VIN1）。
图21的第一LDO稳压器LDO1被输入两种输入电压VIN1、VIN2，其中一方成为高电压侧的输入电压VIN2线，另一方成为低电压侧的输入电压线（＝－VIN1）。
在由一对PMOS晶体管M1、M2构成的差动电路2与正侧输入电压VIN2线之间连接着第一电流源8，在PMOS晶体管M2的漏极与正侧输入电压VIN2线之间串联连接着晶体管7和第二电流源9。另外，在第一内部基准电压Vref1线与正侧输入电压VIN2线之间连接着电压分压电路6。并且，在晶体管7的源极与PMOS晶体管M1的栅极之间连接着相位补偿电容器Ci1。
图22是表示图21的变形例的电路图。图22的第一LDO稳压器LDO1与图21的不同之处在于，不将相位补偿电容器Ci1的一端与晶体管6的栅极连接而与负侧输入电压线（＝－VIN1）连接，并且，将该负侧输入电压线设为接地电压电平。
图22的第一LDO稳压器LDO1的负侧输入电压线的电压电平为－（VIN1＋VIN2），以比图21还低的电压动作。
图21与图22的第一LDO稳压器LDO1除了将负侧输入电压线的电压电平设为比接地电压低的负电压之外，与图2的第一LDO稳压器LDO1同样地动作，可获得同样的效果。
在图21与图22的第一LDO稳压器LDO1中，也可以取代将输出电容器Cref与相位补偿电容器Ci1的负侧电极的电压设定为图21以及图22所示的电压，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
在图21以及图22中，晶体管7的栅极也可以与第一内部基准电压Vref1线连接。另外，在图21以及图22中，可以与图9同样地追加第三电流源11来形成对称构成。并且，为了进一步提高对称化，可以与图11同样地追加NMOS晶体管12。另外，在图21以及图22中，也可以追加图13、图14那样的相位补偿电容器Ci3。
图23以及图24是表示第二LDO稳压器LDO2的第七例的内部构成的电路图，图23是使图21的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路，图24是使图22的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路。由于图23以及图24的第二LDO稳压器LDO2的电路动作与图21以及图22的第一LDO稳压器LDO1的电路动作相同，所以省略详细的说明。
（高速LDO的第八例）
以下说明的第九例是使第一例中的晶体管7的导电型相反的例子。
图25是第一LDO稳压器LDO1的第九例的电路图。图25的第一LDO稳压器LDO1与图2的第一LDO稳压器LDO1相比，晶体管7、第二电流源9以及相位补偿电容器Ci1的连接方式不同。图25的晶体管7为NMOS晶体管，在其源极与接地线VSS之间连接着第二电流源9，在其栅极与接地线Vss之间连接着相位补偿电容器Ci1。
这样，即使在由NMOS晶体管构成晶体管7的情况下，也能够与图4同样地实现宽频带化。
在图25的第一LDO稳压器LDO1的情况下，也与图4同样，为了进行偏置调整，希望变更晶体管M1、M2的尺寸比，或者，变更电流反射镜电路3内的一对晶体管M3、M4的尺寸比。
另外，在图25的第一LDO稳压器LDO1中，也可以取代将输出电容器Cref的一端与输入电压VIN线连接、将相位补偿电容器Ci1的一端与接地线Vss连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
同样，也可以将上述各实施方式中说明的由NMOS晶体管构成的晶体管6置换成PMOS晶体管。
图26是表示图6的变形例的电路图。图26的第一LDO稳压器LDO1具备：在接地线VSS与PMOS晶体管M2的漏极之间串联连接的第二电流源9以及晶体管7、在接地线VSS与PMOS晶体管M1的栅极之间串联连接的第三电流源11以及PMOS晶体管12、和在PMOS晶体管M1的漏极与PMOS晶体管M2的栅极之间连接的相位补偿电容器Ci3。晶体管7的栅极与PMOS晶体管M2的栅极连接，PMOS晶体管12的栅极与PMOS晶体管M1的栅极连接。
在图26的第一LDO稳压器LDO1中，也希望使第二电流源9与第三电流源11的电特性相同，并且晶体管7与PMOS晶体管12的电特性也相同。另外，也可以取代将输出电容器Cref和相位补偿电容器Ci1的各一端与接地线Vss连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
在图25以及图26中，晶体管7的栅极也可以与第一内部基准电压Vref1线连接。另外，在图26中，可以省略PMOS晶体管12。另外，在图26中，相位补偿电容器Ci3的连接位置并不限定于图示的位置，还可以在图25中追加相位补偿电容器Ci3。
图27是表示图8的变形例的电路图。图27的第一LDO稳压器LDO1为折叠共源共栅型的构成。在输入电压VIN线与PMOS晶体管M4的漏极之间串联连接着第二电流源9与晶体管7，在接地线VSS与PMOS晶体管M3的漏极之间串联连接着第三电流源11与PMOS晶体管12，在晶体管7的源极与接地线Vss之间连接着相位补偿电容器Ci1，在PMOS晶体管M3的漏极与晶体管7的栅极之间连接着电容器Ci3。
在图27的第一LDO稳压器LDO1中，希望使第二电流源9与第三电流源11的电特性相同，且使第四电流源22与第五电流源23的电特性相同，并且晶体管7与NMOS晶体管12的电特性也相同。另外，也可以取代将相位补偿电容器Ci1的一端与接地线Vss连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
图28～图30是表示第二LDO稳压器LDO2的第七例的内部构成的电路图，图28是使图25的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路，图29是使图26的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路，图30是使图27的输入电压VIN线与接地线VSS之间的各构成部件的连接关系相反的电路。由于图28～图30的第二LDO稳压器LDO2的电路动作与图25～图27的第一LDO稳压器LDO1的电路动作相同，所以省略详细的说明。
在图29的第二LDO稳压器LDO2中，也希望使第二电流源9与第三电流源11的电特性相同，并且晶体管7与PMOS晶体管的电特性也相同。另外，可以取代将输出电容器Cref和相位补偿电容器Ci1的各一端与输入电压VIN线或者接地线Vss连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
图30的第二LDO稳压器LDO2具备：在第二电流反射镜电路21内的NMOS晶体管M4的漏极与输入电压VIN线之间串联连接的晶体管7以及第二电流源9、与该第二电流源9并联连接的相位补偿电容器Ci1、在NMOS晶体管M3的漏极与输入电压VIN线之间串联连接的NMOS晶体管12以及第三电流源11、和连接在NMOS晶体管12的漏极与晶体管7的栅极之间的电容器Ci3。
在图30的第二LDO稳压器LDO2中，希望使第二电流源9与第三电流源11的电特性相同，且使第四电流源22与第五电流源23的电特性相同，并且晶体管7与NMOS晶体管12的电特性也相同。另外，可以取代将输出电容器Cref和相位补偿电容器Ci1的各一端与接地线Vss连接，而与阻抗低的稳定的电压路径连接。并且，也可以省略相位补偿电路4。
在图29中，可以省略PMOS晶体管12，甚至也可以省略第三电流源11。另外，在图29中，可以将晶体管7的栅极与第一内部基准电压Vref1线连接。并且，在图27～图30中，可以省略相位补偿电容器Ci3，相位补偿电容器Ci3的连接位置并不限定于图示的位置。
在上述的第二～第九例中，由于也和第一例同样，具备晶体管7、第二电流源9以及相位补偿电容器Ci1，所以能够将叠加于第一内部基准电压Vref1的高频信号瞬间放大，可实现宽频带化，能够使用陶瓷电容器作为输出电容器Cref。
在上述各例的第一LDO稳压器LDO1与第二LDO稳压器LDO2中，对以进行芯片化为前提，由MOS晶体管构成所有晶体管的例子进行了说明，但各实施方式也能够用场效应晶体管构成。
在上述各例的第一LDO稳压器LDO1与第二LDO稳压器LDO2中，将利用电压分压电路6对第一内部基准电压Vref1进行了分压的分压电压Vdiv反馈给差动电路2，但电压分压电路6不是必须的构成，也可以将第一内部基准电压Vref1直接反馈给差动电路2。该情况下，差动电路2内的晶体管M2与晶体管7的各栅极被输入第一内部基准电压Vref1。即，只要对差动电路2内的晶体管M2与晶体管7的各栅极施加与第一内部基准电压Vref1相关的电压即可。
本发明的方式并不限定于上述的各个实施方式，还包括本领域技术人员能够想到的各种变形，本发明的效果也不限定于上述的内容。即，在与技术方案的范围中规定的内容以及从其等同物能够导出的本发明的概念性思想不脱离主旨的范围能够进行各种追加、变更以及部分的削除。
附图标记说明：
1LDO－稳压器，2－差动电路，3－第一电流反射镜电路，4－相位补偿电路，5－输出晶体管，6－电压分压电路，7－晶体管，8－第一电流源，9－第二电流源，10－差动输出线，11－第三电流源，Ci1－相位补偿电容器，Cout－输出电容器，30、30a－DC－DC转换器，31－高侧驱动器，32－低侧驱动器，33－误差电压检测部，41－电平移动电路，42、52－反相器，43－高侧开关，53－低侧开关。

Claims (14)

1.一种DC－DC转换器的控制电路，其特征在于，具备：
高侧电路，利用第一电源电压以及第一内部基准电压，向输出端子流动第一方向的电流；
第一稳压器，利用上述第一电源电压以及第二电源电压生成上述第一内部基准电压；
第二稳压器，利用上述第一电源电压以及上述第二电源电压生成第二内部基准电压；以及
信号处理部，利用上述第二内部基准电压对从上述输出端子输出的输出电压进行反馈控制；
上述第一稳压器以及上述第二稳压器分别具有：
差动电路，生成与规定的基准电压和控制电压之间的电压差对应的比较信号，所述控制电压与从该稳压器输出的上述第一内部基准电压或上述第二内部基准电压相关；
第一电流源，向上述差动电路供给电流，
第一晶体管，基于上述比较信号来生成从该稳压器输出的上述第一内部基准电压或上述第二内部基准电压；
第一电流反射镜电路，与上述差动电路的一对差动输出线连接；
并联连接的第一电容器和第二电流源；和
第二晶体管，基于输入至栅极的上述控制电压，控制上述第一电容器的充放电，控制流过上述一对差动输出线的一方的电流和上述第一晶体管的栅极电压。
2.根据权利要求1所述的DC－DC转换器的控制电路，其特征在于，
具备低侧电路，内置上述信号处理部，且利用上述第二电源电压以及第二内部基准电压向上述输出端子流动第二方向的电流，
上述信号处理部对上述高侧电路以及上述低侧电路进行控制，以使上述输出电压与上述规定的基准电压的差分电压变小。
3.根据权利要求1或2所述的DC－DC转换器的控制电路，其特征在于，
上述第一晶体管根据上述差动电路的差动输出线的另一方的电压来控制上述第一内部基准电压或上述第二内部基准电压。
4.根据权利要求1或2所述的DC－DC转换器的控制电路，其特征在于，
上述第一稳压器以及上述第二稳压器分别具有电压分压电路，该电压分压电路生成从该稳压器输出的内部基准电压的分压电压，
上述第二晶体管的栅极或者基极被输入上述分压电压或者上述内部基准电压。
5.根据权利要求1或2所述的DC－DC转换器的控制电路，其特征在于，
上述第一稳压器以及上述第二稳压器分别具有向上述一对差动输出线的另一方供给电流的第三电流源。
6.根据权利要求5所述的DC－DC转换器的控制电路，其特征在于，
上述第一稳压器以及上述第二稳压器分别具有第三晶体管，该第三晶体管连接在上述一对差动输出线的另一方与上述第三电流源的一端之间，栅极或者基极被输入基准电压，使上述第三电流源的一端的电压为恒压。
7.根据权利要求6所述的DC－DC转换器的控制电路，其特征在于，
上述第一稳压器以及上述第二稳压器分别具有第三电容器，该第三电容器的一端与上述第三电流源的一端或者上述一对差动输出线的另一方连接，另一端与上述第二晶体管的栅极或者基极连接。
8.根据权利要求7所述的DC－DC转换器的控制电路，其特征在于，
上述第三电容器的电容比上述第一电容器的电容小两个数量级以上。
9.根据权利要求1或2所述的DC－DC转换器的控制电路，其特征在于，
上述第一稳压器以及上述第二稳压器分别具有与输出上述内部基准电压的内部基准电压线连接的第二电容器，
上述第二电容器为陶瓷电容器。
10.根据权利要求1或2所述的DC－DC转换器的控制电路，其特征在于，
上述第一稳压器以及上述第二稳压器分别具有第二电流反射镜电路，该第二电流反射镜电路被插入到上述差动电路与上述第一电流反射镜电路之间的上述一对差动输出线上，
上述第二晶体管以及上述第二电流源串联连接在上述第一电流反射镜电路与上述第二电流反射镜电路之间的一对差动输出线的一方、和供给上述第一电源电压或者上述第二电源电压的电源电压线之间。
11.根据权利要求1或2所述的DC－DC转换器的控制电路，其特征在于，
上述第一稳压器以及上述第二稳压器分别具有相位补偿电路，该相位补偿电路连接在供给上述第一电源电压或者上述第二电源电压的电源电压线与上述第一晶体管的栅极或者基极之间。
12.根据权利要求1或2所述的DC－DC转换器的控制电路，其特征在于，
上述第一稳压器，
将上述第一晶体管以及上述第一电流反射镜电路的各一端与供给上述第一电源电压的第一电源电压线连接，并且，
将上述第一及第二电流源、以及与输出上述内部基准电压的内部基准电压线连接的第二电容器的各一端，与供给上述第二电源电压的第二电源电压线连接。
13.根据权利要求1或2所述的DC－DC转换器的控制电路，其特征在于，
上述第二稳压器，
将上述第一及第二电流源、以及与输出上述内部基准电压的内部基准电压线连接的第二电容器的各一端，与供给上述第一电源电压的第一电源电压线连接，并且，
将上述第一晶体管以及上述第一电流反射镜电路的各一端与供给上述第二电源电压的第二电源电压线连接。
14.一种DC－DC转换器，其特征在于，具备：
权利要求1中所记载的DC－DC转换器的控制电路；
一端与上述控制电路的输出端子连接的电感器；以及
与上述电感器的另一端连接的输出电容器。
CN201310055512.3A 2012-08-10 2013-02-21 Dc－dc转换器 Expired - Fee Related CN103580481B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012177977A JP5898589B2 (ja) 2012-08-10 2012-08-10 Ｄｃ−ｄｃコンバータの制御回路およびｄｃ−ｄｃコンバータ
JP2012-177977 2012-08-10

Publications (2)

Publication Number Publication Date
CN103580481A CN103580481A (zh) 2014-02-12
CN103580481B true CN103580481B (zh) 2016-05-18

Family

ID=50051601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310055512.3A Expired - Fee Related CN103580481B (zh) 2012-08-10 2013-02-21 Dc－dc转换器

Country Status (3)

Country Link
US (2) US9195247B2 (zh)
JP (1) JP5898589B2 (zh)
CN (1) CN103580481B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2772821B1 (en) * 2013-02-27 2016-04-13 ams AG Low dropout regulator
US9825553B2 (en) 2014-04-17 2017-11-21 Linear Technology Corporation Voltage regulation in resonant power wireless receiver
US9276562B2 (en) * 2014-04-24 2016-03-01 Qualcomm, Incorporated Charge-recycling circuits including switching power stages with floating rails
JP6368196B2 (ja) * 2014-08-28 2018-08-01 ローム株式会社 降圧ｄｃ／ｄｃコンバータおよびそのコントロールｉｃ、オフィス用通信機器、電動自転車
CN111464029B (zh) * 2014-12-25 2023-11-10 德克萨斯仪器股份有限公司 用于dc-dc转换器的电流感测控制器
US9716437B2 (en) * 2015-12-18 2017-07-25 Champion Microelectronic Corporation Power converter for a switching power supply and manner of operation thereof
US10019022B2 (en) * 2016-04-11 2018-07-10 M2Communication Inc. Level shifting module and power circuit and method of operating level shifting module
JP6886343B2 (ja) * 2017-05-15 2021-06-16 ローム株式会社 Ｄｃ／ｄｃコンバータ
KR102476377B1 (ko) * 2017-09-18 2022-12-12 현대자동차주식회사 전력공급장치의 전압강하보상 제어 시스템 및 방법
EP3471248B1 (en) * 2017-10-16 2020-04-08 The Swatch Group Research and Development Ltd Energy harvesting circuit with an oscillating structure
US10411599B1 (en) 2018-03-28 2019-09-10 Qualcomm Incorporated Boost and LDO hybrid converter with dual-loop control
JP6990852B2 (ja) * 2018-07-31 2022-01-12 パナソニックＩｐマネジメント株式会社 照明装置及び点灯回路
US10599171B2 (en) * 2018-07-31 2020-03-24 Analog Devices Global Unlimited Company Load-dependent control of parallel regulators
US10444780B1 (en) 2018-09-20 2019-10-15 Qualcomm Incorporated Regulation/bypass automation for LDO with multiple supply voltages
US10591938B1 (en) 2018-10-16 2020-03-17 Qualcomm Incorporated PMOS-output LDO with full spectrum PSR
US10545523B1 (en) * 2018-10-25 2020-01-28 Qualcomm Incorporated Adaptive gate-biased field effect transistor for low-dropout regulator
JP7121637B2 (ja) * 2018-11-12 2022-08-18 日立Astemo株式会社 電子装置
KR20210107000A (ko) 2018-12-21 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그리고 전자 기기 및 인공위성
JP7284582B2 (ja) * 2019-01-04 2023-05-31 株式会社東芝 ゲート制御回路及びトランジスタ駆動回路
CN110518804A (zh) * 2019-09-19 2019-11-29 深圳市必易微电子有限公司 同步整流的控制电路及其供电方法以及隔离式电源变换电路
US11372436B2 (en) 2019-10-14 2022-06-28 Qualcomm Incorporated Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages
US11112813B2 (en) * 2019-11-28 2021-09-07 Shenzhen GOODIX Technology Co., Ltd. Distributed low-dropout voltage regulator (LDO) with uniform power delivery
CN112421937B (zh) * 2021-01-22 2021-04-06 上海芯龙半导体技术股份有限公司南京分公司 同步整流驱动模块、同步整流驱动电路和buck型降压电路
CN113093853B (zh) * 2021-04-15 2022-08-23 东北大学 一种实现低电压启动过程中低输入输出压差的改进ldo电路
US20240120837A1 (en) * 2022-10-05 2024-04-11 Psemi Corporation Reduced Gate Drive for Power Converter with Dynamically Switching Ratio

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273670A (ja) * 2002-03-13 2003-09-26 Mobile Communications Tokyo Inc バイアス調整回路
JP4029812B2 (ja) * 2003-09-08 2008-01-09 ソニー株式会社 定電圧電源回路
JP4497991B2 (ja) 2004-04-14 2010-07-07 株式会社ルネサステクノロジ 電源ドライバ回路及びスイッチング電源装置
JP4669966B2 (ja) 2005-02-17 2011-04-13 アルエイド株式会社 制御ｉｃ、ｄｃ／ｄｃコンバータ、及び安定化電源電圧供給方法
US7589507B2 (en) * 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
JP2008017625A (ja) 2006-07-06 2008-01-24 Renesas Technology Corp 半導体装置とスイッチング電源装置
US7598716B2 (en) * 2007-06-07 2009-10-06 Freescale Semiconductor, Inc. Low pass filter low drop-out voltage regulator
US7633280B2 (en) * 2008-01-11 2009-12-15 Texas Instruments Incorporated Low drop voltage regulator with instant load regulation and method
JP2009272415A (ja) * 2008-05-07 2009-11-19 Toshiba Corp 半導体装置
JP4738442B2 (ja) * 2008-05-28 2011-08-03 株式会社東芝 Ｄｃ−ｄｃコンバータ
JP2010004258A (ja) * 2008-06-19 2010-01-07 Toshiba Corp 負帰還増幅器
CN101340148B (zh) * 2008-08-12 2012-07-18 北京中星微电子有限公司 低压差电压调节器及电源转换器
US8089261B2 (en) * 2009-05-13 2012-01-03 Lsi Corporation Low dropout regulator compensation circuit using a load current tracking zero circuit
EP2328056B1 (en) * 2009-11-26 2014-09-10 Dialog Semiconductor GmbH Low-dropout linear regulator (LDO), method for providing an LDO and method for operating an LDO
US8598916B2 (en) * 2010-06-18 2013-12-03 Freescale Semiconductor, Inc. Circuit having gate drivers having a level shifter
JP2012016123A (ja) 2010-06-30 2012-01-19 Toshiba Corp Ｄｃ−ｄｃコンバータ
US8514006B2 (en) * 2010-10-14 2013-08-20 Analog Devices, Inc. Open loop rail-to-rail precharge buffer
JP5715587B2 (ja) * 2012-03-21 2015-05-07 株式会社東芝 レギュレータ

Also Published As

Publication number Publication date
US20160011609A1 (en) 2016-01-14
JP2014036543A (ja) 2014-02-24
CN103580481A (zh) 2014-02-12
US9606555B2 (en) 2017-03-28
US9195247B2 (en) 2015-11-24
JP5898589B2 (ja) 2016-04-06
US20140042998A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
CN103580481B (zh) Dc－dc转换器
JP5715587B2 (ja) レギュレータ
JP4613986B2 (ja) スイッチング電源装置
CN100432886C (zh) 一种双环低压差线性稳压器电路
CN106921292B (zh) 调压器的电流平衡、电流传感器和相位平衡的装置和方法
CN111181391B (zh) 半导体装置
JP5131321B2 (ja) スイッチング電源装置
US7528633B2 (en) Current sensing circuit and boost converter having the same
CN103138579B (zh) 相位补偿电路、具有该电路的半导体集成电路和功率供应电路
CN107015593A (zh) 调节器用半导体集成电路
JP2012130137A (ja) スイッチング制御回路
CN104516385B (zh) 电压调节器
US20100117611A1 (en) Regulator circuit having N-type MOS transistor controlled by error amplifier
JP6306439B2 (ja) シリーズレギュレータ回路
US8704504B2 (en) Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits
CN115483816A (zh) 一种用于开关电源的电感电流纹波片内补偿电路
CN110299843B (zh) 一种复合dcdc电路
JP7199330B2 (ja) レギュレータ回路
CN100432885C (zh) 恒压电路
CN106155155A (zh) 一个单晶体管低压降稳压器
JP6445374B2 (ja) コンデンサ構造
CN210985935U (zh) 一种用于恒定导通时间控制模式开关电源的纹波注入电路
CN218124554U (zh) 应用于降压型dc-dc转换器的频率补偿电路
WO2021187053A1 (ja) 出力帰還制御回路、スイッチング電源
CN116545260A (zh) Dc-dc变换器、芯片及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

Termination date: 20180221