CN106155155A - 一个单晶体管低压降稳压器 - Google Patents

Abstract

本发明提出了一个单晶体管低压降稳压器。相比普通的已知低压降稳压器，该新结构单晶体管低压降稳压器改进了系统瞬态响应和稳定性。该新结构采用单晶体管控制方法在稳压器的输出端提供一个动态电阻，它可以使电流的过冲效应(overshoot)和下冲效应(undershoot)最小化，从而提高系统的瞬态响应性能。由于单控制晶体管减小了稳压器的输出电阻，从而输出极被设置在一个不致影响系统稳定性的足够高的工作频率上。因此，输出电容和与其等效串联的电阻这二者的组合得到了很大范围的放宽，在具体实施中获得很大的选择灵活性。

Description

一个单晶体管低压降稳压器

技术领域

本发明涉及低压降稳压器(low-dropout regulator)，特别地，是关于改进了瞬时响应和系统稳定性的一个单晶体管低压降稳压器结构。

背景技术

低压降稳压器因其能够在电源电压(输入端)与负载电压(输出端)之间保持微小压差而著称。便携式应用的日益增加使得设计工程师考虑使用低压降(LDO)稳压器时，不但要考虑包括输入电压范围、要求的输出电压、负载电流范围和组件封装的散热能力，还要考虑更多因素，例如接地或静态电流(IGND或IQ)、电源涟波拒斥比(PSRR)、噪声以及封装体积。可携式应用对低压降稳压器提出了更高的要求，比如系统稳定性和瞬态响应。

低压降(LDO)稳压器原理是：接收一个未调节的输入电压(VIN)，并提供一个调节后的几乎独立于输出电流(如负载电流)的输出电压(VOUT)。一个PMOS传输晶体管(pass transistor)被用来最小化LDO稳压器的输入端和输出端之间的电压降。

图1是根据现有公知技术所绘出的一个典型的LDO稳压器的原理图，它包含一个传输晶体管(pass transistor)，一个误差放大器(error amplifier)，一个基准电压(reference voltage)，一个反馈电阻网络(feedback resistor network)和一个可选输出电容(optional output capacitor)。鉴于存在两个高阻抗结点(一个在误差放大器的输出端，另一个在传输晶体管的漏极)，为了达到稳定性的要求，在通常的LDO中进行频率补偿是必要的。为了提供频率补偿，主极点补偿(dominant-pole compensation)和零极点相消(pole-zero cancellation)经常被用于通常的技术中。但这样一来，考虑到LDO稳压器的稳定性，输出电容(COUT)和它的等效串联电阻(RESR)这二者的组合的选择就被限制了。此外，由于通常的LDO的回路频宽(loop bandwidth)被主极点补偿压缩，这使系统稳定性和瞬时响应之间的优化变得困难。

发明内容

根据本发明内容，这里提出了一个单晶体管控制的低压降稳压器，它包括：

(a)一个传输晶体管(pass transistor)，与所述稳压器的输出终端相连；

(b)一个控制晶体管(control transistor)，具有第一电极、第二控制电极、第三电极，其第一电极与所述稳压器的输出终端相连，其第二控制电极上加载有由基准镜像电路(reference mirror circuit)生成的控制电压，其第三电极与一个直流偏置电路(DC-bias circuit)和一个偏置电流源(biasing-current source)相连；

(c)一个直流偏置电路，连接在所述传输晶体管的控制电极和所述控制晶体管的第三电极之间；

(d)一个基准镜像电路，接收一个与供电无关及温度无关的基准电压，并生成一个控制电压加载于所述控制晶体管的控制电极上；

(e)一个第一偏置电流源(biasing-current source)，为所述控制晶体管和所述直流偏置电路提供偏置电流。

在本发明的优选实例中，所述传输晶体管是一个P沟道金属－氧化物－硅基场效应管(P-channel Metal-Oxide-Silicon Filed-Effect-Transistor，简称PMOSFET)，或者是一个PNP双极结型晶体管(PNP Bipolar JunctionTransistor，简称PNP BJT)，传输晶体管串联于稳压器的输入终端和输出终端之间。控制晶体管的第一电极是低阻抗电极，控制晶体管的第三电极是输出电极。而且，直流偏置电路的一个终端与稳压器的输入端相耦合。控制晶体管在稳压器的输出终端提供一个超低电阻，这个电阻可以根据稳压器的输出电压进行动态的调整。

控制晶体管也宜选用PMOSFET或一个PNP双极结型晶体管。在本发明实例中，控制晶体管的栅极/基极上，加载有基准镜像电路生成的控制电压，控制晶体管的源极/发射极与稳压器的输入端耦合，控制晶体管的漏极/集电极与直流偏置电路和第一偏置电流源相连。

在本发明的优选实例中，凭借控制晶体管工作在饱和区域，直流偏置电路在传输晶体管的控制电极与控制晶体管的输出电极之间提供一个直流电压降。

更好地选择是：直流偏置电路包括一个第二偏置电流源和一个电阻元件。作为优选，在本实例中，第二偏置电流源连接在稳压器的输入终端和传输晶体管的控制电极之间，电阻元件插在传输晶体管的控制电极和控制晶体管的输出电极之间。第二偏置电流源为电阻元件提供一个偏置电流，从而在传输晶体管的控制电极和控制晶体管的输出电极之间产生一个直流电压降。

所述电阻元件可以是连接于传输晶体管的控制电极和控制晶体管的输出电极之间的一个电阻，也可以用N沟道金属－氧化物－硅基场效应管(N-channel Metal-Oxide-Silicon Filed-Effect-Transistor，简称NMOSFET)来替代，或是一个NPN双极结型晶体管(NPN Bipolar Junction Transistor，简称NPN BJT)。如果所述电阻元件是一个NMOSFET/NPN BJT，那么NMOSFET/NPN BJT的源极/发射极就要与控制晶体管的输出电极相耦合，NMOSFET/NPN BJT的漏极/集电极则与传输晶体管的控制电极相连，在传输晶体管的控制电极与控制晶体管的输出电极之间提供一个适当的直流电压降，使得加载在NMOSFET/NPN BJT的栅极/基极上的电压用于控制“源极－漏极”/“发射极－集电极”的电阻。

作为优选方案，所述基准镜像电路包括一个二极管连接晶体管(diode-connected transistor)、一个电流镜(current mirror)、一个跨导单元Gm-cell(transconductance Gm-cell)和一个第三偏置电流源。特别地，作为优化方案，在误差范围以内，该二极管连接晶体管与所述控制晶体管有着同样的尺寸，让稳压器的输出电压与加载在二极管连接晶体管低阻抗电极上的电压相等，使得均对所述二极管连接晶体管和所述控制晶体管，通过其低阻抗电极至控制电极的电压大小相同，从而所述二极管连接晶体管与所述控制晶体管消耗同样的电流。

所述二极管连接晶体管可以是一个PMOSFET或者是一个PNP双极结型晶体管。此优选实例中，该二极管连接晶体管的漏极/集电极和栅极/基极以及所述第三偏置电流源被连接在一起以构成基准镜像电路的输出终端，从而生成一个控制电压，偏置于控制晶体管的控制电极之上。

所述电流镜可以包含两个PMOSFET或PNP双极结型晶体管(PNP BJT)。在该实例中，两个PMOSFET/PNP BJT的源极/发射极均与稳压器输入端相耦合，其中一个PMOSFET/PNP BJT采用二极管连接，连接两个PMOSFET/PNPBJT的栅极/基极，被测的跨导单元输出电流被镜像到此二极管连接晶体管的低阻抗电极上，从而使此二极管连接晶体管感测到跨导单元的电流。

更好地，所述电流镜和所述跨导单元均利用电流驱动功能把所述供电无关及温度无关的基准电压镜像到所述二极管连接晶体管的低阻抗电极上。

可以利用NMOSFET(或NPN晶体管)组配成相应电路以取代用作传输和控制晶体管的PMOSFET(或PNP晶体管)的使用，这类技巧也能通过现有公知技术来理解。

因此，在本发明的另一个替代实例中，传输晶体管是一个N沟道金属－氧化物－硅基场效应管(N-channel Metal-Oxide-Silicon Field-Effect-Transistor,简称NMOSFET)，或者是一个NPN双极结型晶体管(NPN Bipolar JunctionTransistor，简称NPN BJT)，该实例中，传输晶体管串联在稳压器的输出终端与地之间，控制晶体管的第一电极是低阻抗电极，控制晶体管的第三电极是输出极，以及，该实例中的直流偏置电路的其中一端接地。所述控制晶体管在稳压器的输出终端提供一个超低电阻，该电阻可以根据稳压器的输出电压被动态地调整。

在该实例中，所述控制晶体管也可以是一个NMOSFET或者是一个NPN双极结型晶体管。该控制晶体管的栅极/基极可被偏置上由基准镜像电路生成的控制电压，该控制晶体管的源极/发射极与稳压器的输出端相耦合，该控制晶体管的漏极/集电极与所述直流偏置电路及第一偏置电流源相连。凭借控制晶体管工作在饱和区域，所述直流偏置电路在传输晶体管的控制电极与控制晶体管的输出电极之间提供一个直流电压降。

作为优选方案，所述直流偏置电路包含一个第二偏置电流源和一个电阻元件。所述第二偏置电流源可以连接在地与传输晶体管的控制电极之间，所述电阻元件插在传输晶体管的控制电极和控制晶体管的输出电极之间，第二偏置电流源提供一个偏置电流给电阻元件，使其在所述传输晶体管的控制电极与控制晶体管的输出电极之间产生一个直流电压降。所述电阻元件可以是一个连接在传输晶体管的控制电极和控制晶体管的输出电极之间的电阻，或者替代地，也可以用一个P沟道－金属－硅－场效应管(PMOSFET)或PNP双极结型晶体管(PNP BJT)。

作为优选方案，此PMOSFET/PNP BJT的源极/发射极与控制晶体管的输出电极相耦合，该PMOSFET/PNP BJT的漏极/集电极与传输晶体管的控制电极相接，以及，在传输晶体管的控制电极与控制晶体管的输出电极之间提供一个适当的直流电压降，使加载于该PMOSFET/PNP BJT的栅极/基极的电压被用于控制“源极－漏极”/“发射极－集电极”的电阻。

基准镜像电路可以包含一个二极管连接晶体管，一个电流镜，一个跨导单元Gm-cell(transconductance Gm-cell)，以及一个第三偏置电流源。作为优选方案，在误差允许范围内，二极管连接晶体管有着与控制晶体管同样的尺寸以及消耗同样的电流。更好地，在误差允许范围以内，所述稳压器的输出电压等于加载在二极管连接晶体管的低阻抗电极上的电压，从而均对于二极管连接晶体管和控制晶体管，通过其低阻抗电极至控制电极的电压相同。该二极管连接晶体管可以是一个NMOSFET或者一个NPN双极结型晶体管。该二极管连接晶体管的漏极/集电极和栅极/基极可同时与第三偏置电流源相连，以构成基准镜像电路的输出终端，由此生成一个偏置于控制晶体管的控制电极上的控制电压。

在本发明的一个实例中，所述电流镜包含两个NMOSFET或者NPN BJT。在本实例中，两个NMOSFET/NPN BJT的源极/发射极均与地相耦合，其中一个NMOSFET/NPN BJT采用二极管连接，通过连接所述两个NMOSFET/NPNBJT的栅极/基极，将被感测的跨导单元的输出电流镜像到二极管连接晶体管的低阻抗电极上，从而使此二极管连接晶体管感测跨导单元的输出电流。

特别地，所述电流镜和所述跨导单元均利用电流驱动功能将所述供电无关及温度无关的基准电压镜像到所述二极管连接晶体管的低阻抗电极上。较宜地，所述基准镜像电路接收一个供电无关及温度无关的基准电压，并产生一个偏置于控制晶体管控制电极上的控制电压，将该基准电压镜像到稳压器的输出端。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一个现有技术的LDO稳压器的结构图；

图2是依据本发明的一个实施方式绘出的单晶体管LDO稳压器结构图；

图3是图2的具体电路实现图；

图4是依据本发明的另一个实施方式绘出的单晶体管LDO稳压器结构图；

图5是图4的具体电路实现图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提出一个单晶体管LDO稳压器，它改进了系统瞬时响应和稳定性。其基本原理是基于一个单晶体管的控制在稳压器输出端形成一个动态低电阻。该新结构中，可以根据LDO稳压器的输出电压VOUT，该低电阻可被动态地调节，即使传输晶体管本身具有高的输出电阻。

图2展示了一个依照本发明给出的LDO稳压器实例的基本结构，包括：一个传输晶体管MPASS，一个控制晶体管MCON，一个直流偏置电路，一个基准镜像电路，一个第一偏置电流源IB1，以及一个可选输出电容。MPASS插在VIN与VOUT之间，MPASS的栅极与所述直流偏置电路的一个终端相耦合。MCON的源极与VOUT相连。MCON的栅极偏置到由基准镜像电路生成的控制电压VCON。MCON的漏极与电流源的一个终端及直流偏置电路的一个终端相耦合。电流源的另一个终端接地。MCON产生一个控制电流IC，该电流正比于VOUT与VCON之差，该差值决定了调节VOUT的MPASS的栅电压。IC与IB1均提供信息给所述直流偏置电路，该直流偏置电路决定了MPASS的栅极电压从而调节VOUT。

尽管MPASS工作在饱和区域，但输出电阻被MCON的源极减小。另外，因MCON的高电压增益，反馈作用(feedback action)至少两个数量级地减小了输出电阻。因为由COUT和输出电阻构成的电极位于一个充分高的但不影响LDO稳压器稳定性的频率上，对COUT和RESR组合选择的限制就被极大地放宽了范围。

LDO稳压器的输出电阻ROUT由如下方程给出：

$R_{\mathrm{OUT}}=\frac{1}{g_{\mathrm{mc}}(1+g_{\mathrm{mp}}{r}_b)}$

gmp和gmc分别是MPASS和MCON的跨导，

rb是连接MPASS栅极的所有设备的总电阻。

根据本发明，LDO稳压器的瞬时响应同样受益于MCON。当负载电流(loadcurrent)增加时，被减小的VOUT使MCON电阻增加，这使得输出电容的放电最小化，从而减弱了下冲电压(undershooting voltage)。此外，MCON产生的IC因VOUT的减小而减小。MPASS的栅极被IB1通过直流偏置电路放电，以匹配高负载条件。而当负载电流减小时，MCON的电阻就会因VOUT的增加而减小。由于MPASS不能马上响应，所以MPASS的过剩电流(excess current)会因低电阻MCON而集中，从而使输出电容的电量和过冲电压(overshootvoltage)最小化。另外，增大的VOUT触发MCON使其产生更大的IC，该IC会通过直流偏置电路增加MPASS的栅电压，以匹配轻负载条件。

图3根据本发明的一个实例提出了一个具体的LDO稳压器电路，它展示了一个详细的电路来实现图2的一般结构。在该实例中，其基准镜像电路包括一个第三偏置电流源IB3，该IB3具有与MCON的偏置电流IB1相同的电流强度，一个二极管接法晶体管MOFF，一个电流镜，该电流镜包括两个晶体管M1、M2和一个跨导单元Gm-cell。MOFF的源极与M2的漏极和Gm-cell的非反相输入端(non-inverting input)相连。MOFF的漏极和栅极耦合在一起，以构成一个二极管接法，产生一个VCON以偏置MCON的栅极。在基准镜像电路里的偏置电流源插在基准电路的输出端和地之间。M1和M2的源极均与VIN相耦合。M1的栅极、漏极以及M2的栅极三者连接在一起，并被Gm-cell的输出端所驱动。VREF与Cm-cell的反相输入端相耦合。

作为优选，至少在误差范围以内，所述二极管接法晶体管MOFF与控制晶体管MCON有着相同的尺寸并消耗约相同的电流。这样的好处是，令稳压器的输出电压等于加载于MOFF低阻抗电极上的电压，使得相对对于MOFF和MCON，通过其低阻抗电极和控制电极的电压相同。由于MOFF与MCON有着相同的尺寸和相等的偏置电流，MCON的栅极－源极的电压对VOUT的依赖被MOFF消除，从而，VOUT的大小等于加载在MOFF源极上的电压。电流镜和Gm-cell被用以向MOFF的源极提供具有驱动能力的VREF。从而，所述基准电路接收一个与供电和温度无关的VREF，并生成一个VCON于MCON的源极上。因此，所述LDO稳压器可调节VOUT，使其大小接近于加载在基准电路上的VREF。

所述直流偏置电路包括一个第二偏置电流源IB2，一个电阻元件或者一个电压电平位移元件(voltage level shifting element)。该电阻元件可以是一个电阻也可以是一个NMOSFET或NPN双极结型晶体管(NPN BJT)。后一种情况时，NMOSFET/NPN BJT的源极/发射极与控制晶体管的输出极相耦合，NMOSFET/NPN BJT的漏极/集电极与传输晶体管的控制电极相接。在传输晶体管的控制电极与控制晶体管的输出电极之间提供一个适当的直流电压降，使得NMOSFET/NPN BJT的栅极/基极上的电压，被用来控制“源极－漏极”/“发射极－集电极”的电阻。

直流偏置电路里的偏置电流源，连接在VIN和MPASS的栅极之间。所述电阻元件被插于MPASS的栅极和MCON的漏极之间。IB2和所述电阻元件均在MCON的漏极和MPASS的栅极之间产生一个直流偏移电压。MCON被保证在较宽范围的VIN下工作于饱和区域，这因此加宽了LDO稳压器的输入电压范围。

容易看出，在图2和图3所述实例中，所述晶体管MPASS、MCON以及MOFF都是以PMOSFET晶体管的形式展示的。也容易理解到，它们可以用PNP双极结型晶体管(PNP BJT)代替。如果用的是一些PNP BJT，容易看出，如前所述，其MOSFET电极的术语“栅极/源极/漏极”被BJT的电极术语“基极/发射极/集电极”分别替换。此外，互补电路可以用NMOSFET或NPN晶体管来设计，即通过适当地重新调整互补电路，用NMOSFET或NPN晶体管来代替PMOSFET或PNP晶体管，这类技巧也容易由现有已知技术来理解。图4和图5展示了一个可以实现该设想的例子。

从上段描述可知，当前所述发明在其优选结构中，提出了一个不同于传统LDO的新的LDO稳压器，其不仅不需要在系统稳定性和瞬时响应之间作出折衷，而且进一步地它同时增强了系统瞬时响应性能和稳定性。

所述LDO稳压器，至少在其优选结构中，包括一个传输晶体管，一个控制晶体管，一个直流偏置电路，一个基准镜像电路，一个偏置电流源，以及一个可选输出电容。该传输晶体管串联在LDO稳压器的输入终端和输出终端之间。控制晶体管的控制电极被偏置到由基准镜像电路产生的控制电压。稳压器的输出终端与控制晶体管的低阻抗电极相接，该控制晶体管生成一个控制电流，该控制电流正比于VOUT与控制电压二者的电压降。该控制电流通过直流偏置电路控制传输晶体管，以调整VOUT到一个预设值。

处于稳态运行时，连接于稳压器输出端的控制晶体管的低阻抗电极和反馈调节，使LDO稳压器的输出电阻被明显地减小。因此，LDO稳压器的输出极被推向一个不致影响系统稳定性的足够高的工作频率。该方法放宽了COUT和RESR组合的选择限制范围。

处于负荷暂态时，稳压器输出端的电容(比如一个可选电容，或者稳压器输出端寄生电容)既被传输晶体管的过剩电流充电，也被增强的负载电流放电，VOUT也相应地改变。控制晶体管感测VOUT的改变，然后生成一个相应的调节用的控制电流。更重要的是，对于控制晶体管的与稳压器输出端相连的电阻，被减小以集中过剩的传输晶体管电流，或电阻增大以使输出电容的放电最小化，从而提高了系统的瞬时响应。

Claims (10)

1.一个单晶体管低压降稳压器(low-dropout regulator)，包括:

(a)一个传输晶体管连接到所述稳压器的输出终端；

(b)一个控制晶体管，该控制晶体管具有第一电极、第二控制电极、第三电极，其第一电极与所述稳压器的输出终端相连，第二控制电极上偏置着一个由一基准镜像电路产生的控制电压，第三电极与一个直流偏置电路和一个偏置电流源相连；

(c)一个直流偏置电路，连接在所述传输晶体管的控制电极与所述控制晶体管的第三电极之间；

(d)一个基准镜像电路，接收一个供电无关及温度无关的基准电压，并产生一个控制电压加载于所述控制晶体管的控制电极上；

(e)一个第一偏置电流源，为所述控制晶体管和所述直流偏置电路提供偏置电流。

2.根据权利要求1所述的稳压器，该稳压器中所述传输晶体管是一个P沟道－金属－氧化物－硅－场效应管(P-channel Metal-Oxide-SiliconField-Effect-Transistor,简称PMOSFET)，或是一个PNP双极结型晶体管(PNP Bipolar Junction Transistor，简称PNP BJT)，该传输晶体管串联在所述稳压器的输入终端和输出终端之间，在所述稳压器中，所述控制晶体管的第一电极是一个低阻抗电极，所述控制晶体管的第三电极是输出电极，在所述稳压器中，所述直流偏置电路的一端与所述稳压器的输入端相耦合。

3.根据权利要求2中所述的稳压器，该稳压器中的所述控制晶体管在所述稳压器的输出端提供一个超低电阻，该电阻可按照所述稳压器的输出电压被动态地调节。所述控制晶体管是一个PMOSFET，或者是一个PNP双极结型晶体管。该控制晶体管的栅极/基极，被偏置了一个由所述基准镜像电路生成的控制电压，所述控制晶体管的源极/发射极，与所述稳压器的输出端相耦合，以及所提到的控制晶体管的漏极/集电极，与所述直流偏置电路和所述第一偏置电流源相连。

4.根据权利要求3中所述的稳压器，凭借所提到的控制晶体管在饱和区域工作，该稳压器中的所述直流偏置电路，在所述传输晶体管的控制电极和所述控制晶体管的输出电极之间提供一个直流电压降。直流偏置电路包括一个第二偏置电流源以及一个电阻元件。第二偏置电流源连接在所述稳压器的输入终端和所述传输晶体管的控制电极之间，所提到的电阻元件插在所述传输晶体管的控制电极与所述控制晶体管的输出电极之间，以及所述第二偏置电流源提供一个偏置电流给所述电阻元件，该电阻元件在所述传输晶体管的控制电极与所述控制晶体管的输出电极之间产生一个直流电压降。

5.根据权利要求2中所述的稳压器，该稳压器中的所述基准镜像电路包括一个二极管连接的晶体管，一个电流镜，一个跨导单元(transconductanceGm-cell)，以及一个第三偏置电流源。

6.根据权利要求5中所述的稳压器，在误差允许范围以内，该稳压器中的所述二极管连接晶体管与所述控制晶体管有相同的尺寸以及消耗同样的电流。所述稳压器的输出电压等于加载在所述二极管连接晶体管的低阻抭电极上的电压，从而相对于所述二极管连接晶体管和所述控制晶体管，通过其低阻抗电极和控制电极的电压相同。

7.根据权利要求6中所述的稳压器，该稳压器中的所述电流镜和所述跨导单元Gm-cell，均利用电流驱动能力，把与供电和温度无关的基准电压镜像到所述二极管连接晶体管的低阻抗电极上。

8.根据权利要求6中所述的稳压器，该稳压器中的所述基准镜像电路接收一个与供电和温度无关的基准电压，然后生成一个偏置于控制晶体管的控制电极上的控制电压，从而将该基准电压镜像到所述稳压器的输出终端。

9.根据权利要求8中所述的稳压器，该稳压器中的所述控制晶体管在所述稳压器的输出端提供一个超低电阻，该电阻可以根据所述稳压器的输出电压相应地被动态调节。

10.根据权利要求9中所述的稳压器，该稳压器中的所述基准镜像电路接收一个与供电和温度无关的基准电压，并生成一个偏置于所述控制晶体管控制电极上的控制电压，以将该基准电压镜像到所述稳压器的输出终端。