CN104298291A - 低压差稳压器 - Google Patents

低压差稳压器 Download PDF

Info

Publication number
CN104298291A
CN104298291A CN201410404572.6A CN201410404572A CN104298291A CN 104298291 A CN104298291 A CN 104298291A CN 201410404572 A CN201410404572 A CN 201410404572A CN 104298291 A CN104298291 A CN 104298291A
Authority
CN
China
Prior art keywords
transistor
voltage
error amplifier
output terminal
transmission transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410404572.6A
Other languages
English (en)
Inventor
V·V·伊万诺夫
S·查克拉博蒂
J·格罗尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN104298291A publication Critical patent/CN104298291A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本文公开稳压器100。稳压器100的一个实施例包括MOS-型传输晶体管QPASS，其中传输晶体管QPASS的第一节点可连接至电压源VIN，并且其中传输晶体管QPASS的第二节点连接至稳压器100的输出端104。稳压器100还包括误差放大器110，其具有基准输入端和输出端，输出端连接至传输晶体管QPASS的栅极，并且基准输入端连接至基准电压源VR。

Description

低压差稳压器
背景技术
低压差稳压器(LDO)使用将电流从源端传导到负载的传输晶体管。电流的数量以及，因此，输出电压由传输晶体管的栅电压控制。稳压器的输出电压被反馈给误差放大器，其将输出电压和基准电压比较。这两个电压之间的差用于产生传输晶体管的栅电压。因此，如果输出电压过低，误差放大器产生使得传输晶体管传导更多电流的栅电压，提高输出电压。类似地，如果输出电压过高，误差放大器产生使得传输晶体管传输更少电流的栅电压，降低输出电压。
低压差稳压器在一些射频电路中作为电压源。射频电路中的电压源通常在10-20kHz以上的频率要求低电压源噪声。较高的频率噪声会干扰射频电路的性能。为了节约电力，射频中的电路汲取非常小的电流，这增大了噪声。为了克服噪声，常规的用于射频电路的稳压器可具有连接至LDO输出端的大电容。然而，很多射频电路使用多个不同的电源域，其需要使用多个大电容。这些电容器通常位于射频电路的外部，且增加了射频电路的成本和尺寸。
另一个降低噪声的方法是通过误差放大器传递大电流。例如，可以使用0.5到2毫安范围的电流。在误差放大器的输入级，噪声和电流的平方成反比，因此电流越高导致噪声越小。然而，高电流具有许多缺点，尤其当射频电路为电池供电设备时。最显著的缺点是，较高的电流降低了电池供电射频的电池寿命。
发明内容
本文公开稳压器。稳压器的一个实施例包括MOS型传输晶体管，其中传输晶体管的沟道可连接至电压源，并且其中传输晶体管的第二沟道连接至稳压器的输出端。该稳压器还包括误差放大器，其具有基准输入端和输出端，该输出端连接至传输晶体管的栅极且该基准输入端连接至基准电压源。
附图说明
图1是低压差稳压器的一个实施例的示意图。
图2是低压差稳压器的另一个实施例的示意图。
图3是低压差稳压器的另一个实施例的示意图。
图4是低压差稳压器的另一个实施例的示意图。
具体实施方式
本文公开低压差稳压器以及调节电压的方法。该低压差稳压器有时被简称为LDO或稳压器。本文所公开的LDO使用非常慢的误差放大器，因此闭环LDO带宽低于预定频率。例如，闭环LDO带宽可低于10-20kHz，如下文所描述的，其能够通过在输入级使用非常小的偏置电流(10-20nA)来实现。闭环带宽频率外的输出噪音由传输晶体管的噪音限定，传输晶体管的噪音与负载电流的平方根成反比。因此，在目标频率处，越大的负载电流导致越小的噪声。
在常规应用中，LDO中的低闭环带宽在切换负载时造成输出电压的长建立时间(settling time)。本文公开的LDO通过在误差放大器中使用AB类输入级消除负载问题。在稳态时，当负载为恒量时，误差小且流过误差放大器的电流流量小。然而在负载瞬变过程中，电流流量会上升，其增加闭环带宽并确保非常快速地建立输出电压。
已简要描述了LDO，现将更详细的描述不同实施例。参考图1，其为LDO100的示意图，LDO 100有时在此被称为稳压器100。稳压器100具有输入端102，其接受输入电压VIN，诸如DC电压。DC电压可具有由其生成而引起的一些纹波或噪声。稳压器100具有输出端104，其输出稳定的输出电压VO。
稳压器100包括连接或耦合在输入端102和输出端104之间的传输晶体管QPASS，其可为场效应晶体管(FET)。传输晶体管QPASS可在集电极开路或漏极开路模式中运行，其使得传输晶体管能够在饱和模式或接近饱和模式中运行。一般地，漏极和源极可称为沟道。在饱和模式，输入端102和输出端104之间的传输晶体管QPASS两端的电压降非常小，其使得稳压器100能够有效运行。在一些实施例中，传输晶体管QPASS为双极结型晶体管。在其他实施例中，传输晶体管QPASS可为NMOS-型器件或PMOS-型器件。
分压器108提供输出电压VO的反馈。在图1的实施例中，分压器108由两个串联连接的电阻器R1和R2组成。误差放大器110监测分压器108的输出并将其与基准电压VR比较。使用串联电阻器的分压器108消耗来自稳压器100的输出端104的电流，其可能不益于低功率应用。为了克服该问题，误差放大器110的一些实施例直接监测输出电压VO而不使用任何分压器。
基准电压VR是输出端104所需的输出电压VO的复制或与所需的输出电压VO的复制成比例。当输出端104上的负载变化时，输出电压VO可以不等于基准电压VR。稳压器100解决该问题，使得输出端104输出预定的、稳定的输出电压VO。更具体地，稳压器100用于使输出电压VO与所需输出电压相等，其等于或成比例于基准电压VR。误差放大器110的输出端连接到或耦合到传输晶体管QPASS的栅极或基极。误差放大器110输出的电压调节流过传输晶体管QPASS的电流流量，其用于维持输出电压VO。
电容器CO可连接至输出端104。电容器CO衰减输出端104上的噪声和/或纹波。在一些实施例中，稳压器100能够通过电压调节的方式减少输出端上的噪声和纹波，因此不需要电容器CO。电阻RL表示连接到稳压器100的负载。随着对象连接到稳压器100或从稳压器100断开，负载RL的值相应变化。如上所述，随着输出端104上的负载RL变化，稳压器100足够快以保持恒定的输出电压VO。
已经描述了稳压器100的组件，现将描述其运行。输入电压VIN位于输入端102处，输出端102连接至传输晶体管QPASS。传输晶体管QPASS使得电流能够基于栅电压或基电压流至输出端104，所述栅电压或基电压是误差放大器110输出的电压或是与误差放大器110输出的电压成比例的电压。输出电压VO经由分压器108测量并被输入到误差放大器110。相应地，输出电压VO或与输出电压VO成比例的电压与基准电压VR比较。如果输出电压VO过低，误差放大器110使传输晶体管QPASS输出更多电流，其增加输出电压VO。类似地，如果输出电压VO过高，误差放大器110使传输晶体管QPASS降低电流流量，其降低输出电压VO。
图2示出稳压器200的一个实施例。稳压器200具有输入端202和输出端204，所述输入端202具有电压VIN，所述输出端204具有电压VO。稳压器200包括误差放大器210，其包括多个晶体管，该晶体管可为金属氧化物半导体场效应晶体管(MOSFET)或本领域技术人员熟知的其他器件。误差放大器210以AB类运行。误差放大器210包括第一晶体管Q1，其连接至基准电压VREF。第二晶体管Q2的栅极连接至输出端204以将反馈提供至误差放大器210。晶体管Q1和Q2的源极连接至电流源I1。误差放大器210包括电流镜晶体管Q3和Q4。稳压器200的特性中的一个是汲取非常小电流的能力，所述电流可约为10nA。电流源I1提供的偏置电流非常低，以保持稳压器100的环路带宽低于预定频率。例如，当误差放大器210在稳态模式运行时，低电流可保持稳压器100的环路带宽低于10kHz或20kHz。
误差放大器210的输出端是晶体管Q2的漏极，其连接至传输晶体管QPASS的栅极。与图1的稳压器100一样，传输晶体管QPASS控制输入端202和输出端204之间的电流流量，控制输出电压。传输晶体管QPASS可为NMOS器件，其提供非常低的噪声特性。在其他实施例中，传输晶体管QPASS可为PMOS器件。电容器C1连接在晶体管Q2的漏极和地之间。电容器C1提供频率补偿，以及降低噪声和可能以其他方式出现在输出端204的电源纹波。相应地，会不利影响连接到稳压器200的装置的高频噪声被削弱或没有被放大。电容器C1影响稳压器的环路带宽，其中环路带宽等于gm/C1，其中gm是Q1/Q2级的跨导，其与电流I1成比例。
稳压器200以与图1的稳压器100类似的方式运行。如图2所示，基准电压VREF与输出电压VO比较。晶体管Q2的漏极产生的误差信号调节流过传输晶体管QPASS的电流。NMOS传输晶体管QPASS中的噪声与电流的平方的倒数成比例。在高电流应用(诸如射频)中，噪声将很小。误差放大器210在非常低的闭环带宽频率上运行，从而其噪声将低于可能影响连接至稳压器200的装置的频率。结果是，误差放大器210以非常低的电流和低带宽运行，因此，误差放大器210汲取非常小的功率并且由于低的闭环带宽，并且在5-10kHz以上的频率处，噪声可以是无关紧要的。更具体地，噪声将不在闭环带宽内。传输晶体管QPASS在等于负载电流的高电流上运行，降低了噪声。因此，稳压器200在高频以非常小的电流和非常小的噪声运行。
图3示出了误差放大器300的另一个实施例。误差放大器300利用反馈保持最小电流汲取。误差放大器300为具有第一侧302和第二侧304的差分放大器。第一侧302具有四个晶体管M1-M4并且第二侧304具有四个晶体管M5-M8。基准电压VREF输入到晶体管M1的栅极，晶体管M1的栅极连接到晶体管M2的栅极。晶体管M1和M6的漏极连接至图2的电流镜Q3。晶体管M1的源极连接至晶体管M3的源极。电流源11连接在晶体管M3的漏极和地之间。
第二侧304与第一侧302相同或基本相同。输出电压VO连接至晶体管M6的栅极。电压源I2连接在晶体管M8的漏极和地之间。两侧302和304在晶体管M2和M5的源极处连接。晶体管M5和M6的漏极连接至晶体管M4的漏极和传输晶体管QPASS的栅极。
晶体管M5-M8形成负反馈环路，其控制流过晶体管M5的最小电流。当负载增加时，其能够在电阻RL降低时，输出电压VO降低。该电压降造成晶体管M8的源电压和栅电压相应下降。由于晶体管M8的栅电压连接到晶体管M7的栅电压，晶体管M7的棚-源电压增加，增加了流过晶体管M7的电流。随后流过晶体管M2和M5的尾电流增加。由此可知，晶体管M5和M7的栅-源电压的和等于晶体管M6和M8的栅-源电压的和。该相关性还能够通过电流示出，其中流过晶体管M1和M5的电流的乘积等于电流IO 2/4，其中IO是流过电流源I2的电流。相同的操作应用到误差放大器300的第一侧302。误差放大器300中增加的电流增加闭环带宽，从而误差放大器300能够快速校正输出电压VO。在稳态运行期间，电流低，因此带宽低，这衰减了输出电压VO中不期望的噪声。
图4示出误差放大器400的另一个可替换实施例。误差放大器400执行最小电流调节，其与图3的误差放大器300的最小电流调节非常类似。误差放大器400具有第一侧402和第二侧404，其与误差放大器300的第一和第二侧302，304相似。误差放大器400使用晶体管M10，M11和M13作为用于第一侧402上的最小电流调节的负反馈环路。晶体管M13，M14和M16形成用于第二侧404的最小电流调节的负反馈环路。电流源I3连接在晶体管M9的漏极和地之间。电流源I4连接在晶体管M10的漏极和地之间。
为了优化误差放大器400的性能，晶体管M9，M10和M14可以匹配。此外，电阻器R1可具有与电阻器R2的值相等的值。电阻器R1和R2可具有电阻器R0的电阻值的一半。在这种实施例中，通过晶体管M11和M16的电流等于流过电流源I3的电流值的一半。当输出电压VO降低时，通过晶体管M16的电流由于栅-源电压降低而减小。这造成通过晶体管M14的电流增加。结果是，流过晶体管M13的电流增加，从而将其保持为电流源I4的电流值的一半。与误差放大器300相比，误差放大器400具有更高增益和更好的最小电流调节能力。然而，其需要包含电阻和相匹配的晶体管。
上述稳压器被描述具有多种晶体管，如N-型和P-型晶体管。本领域技术人员可转换该晶体管以实现相同的效果。此外，可增加其他组件到本文所描述的稳压器中。其他组件可包括本领域公知的多种稳压器和偏置电路。
虽然本文已经详细描述了本发明的示例性和目前优选的实施例，但是应当理解，本发明理念可以以其他方式不同地体现和采用，并且所附权利要求旨在解释为包括这些变化，除了现有技术限制的范围之外。

Claims (20)

1.一种稳压器，包括：
MOS-型传输晶体管，其中所述传输晶体管的第一沟道可连接至电压源，并且其中所述传输晶体管的第二沟道连接至所述稳压器的输出端；以及
误差放大器，其具有基准输入端和输出端，所述输出端连接至所述传输晶体管的栅极，所述基准输入端连接至基准电压源。
2.如权利要求1所述的稳压器，进一步包括连接在所述传输晶体管的栅极和地之间的电容器。
3.如权利要求1所述的稳压器，其中所述误差放大器的闭环带宽低于20kHz。
4.如权利要求1所述的稳压器，其中所述误差放大器的闭环带宽低于10kHz。
5.如权利要求1所述的稳压器，其中所述传输晶体管为NMOS-型晶体管，并且其中所述传输晶体管的漏极可连接至所述电压源，并且其中所述传输晶体管的源极连接至所述稳压器的所述输出端。
6.如权利要求1所述的稳压器，其中所述传输晶体管为PMOS-型晶体管，并且其中所述传输晶体管的源极可连接至所述电压源，并且其中所述传输晶体管的漏极连接至所述稳压器的所述输出端。
7.如权利要求1所述的稳压器，其中所述误差放大器包括输入级，并且其中所述输入级包括AB类放大器。
8.如权利要求1所述的稳压器，其中由所述误差放大器汲取的电流与所述基准电压源的值和所述稳压器的所述输出端的电压的值之间的差成比例。
9.一种稳压器，包括
传输晶体管，其中所述传输晶体管的第一沟道可连接至电压源，并且其中所述传输晶体管的第二沟道连接至所述稳压器的输出端；以及
误差放大器，其具有基准输入端和输出端，所述输出端连接至所述传输晶体管的栅极，所述基准输入端连接至基准电压源，以及所述误差放大器具有AB类输入级。
10.如权利要求9所述的稳压器，其中由所述误差放大器汲取的电流与所述基准电压源的值和所述输出端的电压之间的差成比例。
11.如权利要求9所述的稳压器，其中所述输入级包括差分放大器，所述差分放大器包括：
第一晶体管，其中所述基准输入端连接至所述第一晶体管的栅极；
第二晶体管，其中所述误差放大器的输出端连接至所述第二晶体管的栅极；和
偏置晶体管，其操作以偏置流过所述第一晶体管的电流。
12.如权利要求9所述的稳压器，其中所述输入级包括差分放大器，所述差分放大器包括：
第一反馈回路，其中所述基准输入端连接至所述第一反馈回路；
第二反馈回路，其中所述误差放大器的输出端连接至所述第二反馈回路；
其中当所述稳压器的输出负载增加时，所述误差放大器的输出电压降低，且所述第一反馈回路中的偏置电流增加。
13.如权利要求12所述的稳压器，其中所述第二反馈回路中的偏置电流和所述第一反馈回路的所述偏置电流成比例。
14.如权利要求12所述的稳压器，其中所述第二反馈回路包括：
第一晶体管和第二晶体管，其中所述第一晶体管和所述第二晶体管的栅极连接至所述误差放大器的所述输出端；
第三晶体管，其偏置所述第一晶体管中的电流；以及
第四晶体管，其偏置所述第二晶体管中的电流；
其中所述第一晶体管的源极连接至所述第二反馈回路；以及
其中所述第三晶体管的栅极连接至所述第四晶体管的栅极。
15.如权利要求12所述的稳压器，其中所述第一反馈回路被配置为基本类似于所述第二反馈回路。
16.如权利要求9所述的稳压器，其中所述输入级包括差分放大器，所述差分放大器包括：
第一反馈回路，其中所述基准输入端连接至所述第一反馈回路；
第二反馈回路，其中所述误差放大器的输出端连接至所述第二反馈回路；和
电流偏置晶体管，其偏置流过所述第一反馈回路和所述第二反馈回路的电流；
其中当所述稳压器的输出负载增加时，所述误差放大器的输出电压降低，且所述第一反馈回路中的偏置电流增加。
17.如权利要求17所述的稳压器，进一步包括连接至所述差分放大器的电流选择器。
18.如权利要求9所述的稳压器，进一步包括连接在所述传输晶体管的栅极和地之间的电容器。
19.如权利要求9所述的稳压器，其中所述误差放大器的闭环带宽低于20kHz。
20.一种稳压器，包括：
传输晶体管，其中所述传输晶体管的漏极可连接至电压源，并且其中所述传输晶体管的源极连接至所述稳压器的输出端；以及
误差放大器，包括：
基准输入端，其连接至基准电压源；
输出端，其连接至所述传输晶体管的栅极；
差分放大器，其具有第一晶体管和第二晶体管，所述第一晶体管的栅极连接至所述基准输入端，所述第二晶体管的栅极连接至所述传输晶体管的源极，以及所述第二晶体管的漏极连接至所述误差放大器的输出端；以及
电流镜，其连接至所述第一晶体管和所述第二晶体管。
CN201410404572.6A 2013-07-09 2014-07-09 低压差稳压器 Pending CN104298291A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/938,085 2013-07-09
US13/938,085 US20150015222A1 (en) 2013-07-09 2013-07-09 Low dropout voltage regulator

Publications (1)

Publication Number Publication Date
CN104298291A true CN104298291A (zh) 2015-01-21

Family

ID=52276601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410404572.6A Pending CN104298291A (zh) 2013-07-09 2014-07-09 低压差稳压器

Country Status (2)

Country Link
US (1) US20150015222A1 (zh)
CN (1) CN104298291A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106155155A (zh) * 2015-04-03 2016-11-23 研祥智能科技股份有限公司 一个单晶体管低压降稳压器
TWI574140B (zh) * 2015-12-07 2017-03-11 國立臺灣科技大學 穩壓器
CN109460104A (zh) * 2018-12-03 2019-03-12 惠科股份有限公司 一种电压调节电路、电压调节装置以及显示装置
CN113098416A (zh) * 2021-04-01 2021-07-09 杰华特微电子（杭州）有限公司 运算放大电路及开关电源

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102165380B1 (ko) * 2012-12-26 2020-10-14 미쯔비시 케미컬 주식회사 폴리카보네이트디올 및 그것을 사용한 폴리우레탄
US9477246B2 (en) * 2014-02-19 2016-10-25 Texas Instruments Incorporated Low dropout voltage regulator circuits
US9685907B2 (en) 2015-06-30 2017-06-20 Texas Instruments Incorporated Variable gain power amplifiers
US11009900B2 (en) * 2017-01-07 2021-05-18 Texas Instruments Incorporated Method and circuitry for compensating low dropout regulators
JP6902917B2 (ja) * 2017-04-25 2021-07-14 新日本無線株式会社 定電圧電源回路
US10175707B1 (en) * 2017-06-19 2019-01-08 Silicon Laboratories Inc. Voltage regulator having feedback path

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633280B2 (en) * 2008-01-11 2009-12-15 Texas Instruments Incorporated Low drop voltage regulator with instant load regulation and method
US8115463B2 (en) * 2008-08-26 2012-02-14 Texas Instruments Incorporated Compensation of LDO regulator using parallel signal path with fractional frequency response
US8089261B2 (en) * 2009-05-13 2012-01-03 Lsi Corporation Low dropout regulator compensation circuit using a load current tracking zero circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106155155A (zh) * 2015-04-03 2016-11-23 研祥智能科技股份有限公司 一个单晶体管低压降稳压器
TWI574140B (zh) * 2015-12-07 2017-03-11 國立臺灣科技大學 穩壓器
CN109460104A (zh) * 2018-12-03 2019-03-12 惠科股份有限公司 一种电压调节电路、电压调节装置以及显示装置
CN113098416A (zh) * 2021-04-01 2021-07-09 杰华特微电子（杭州）有限公司 运算放大电路及开关电源

Also Published As

Publication number Publication date
US20150015222A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
CN104298291A (zh) 低压差稳压器
TWI606321B (zh) 具有改善之電源供應抑制之低壓降電壓調節器
US7893670B2 (en) Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain
CN103392159B (zh) 具有基于负载阻抗的电流及电压返送的电压调节器
CN106557106B (zh) 用于调节器电路的补偿网络
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
US8547077B1 (en) Voltage regulator with adaptive miller compensation
US7932707B2 (en) Voltage regulator with improved transient response
CN107077159A (zh) 无电容器的低压降(ldo)调节器
EP1376294A1 (en) Low drop-out voltage regulator and method
CN101223488A (zh) 具有新动态补偿的标准cmos低噪音高psrr低漏失调整器
CN110100219A (zh) 稳压器以及电源
CN212183486U (zh) 误差放大器、电路和电压调节器
US20100295524A1 (en) Low drop-out dc voltage regulator
CN107783588B (zh) 一种推挽式快速响应ldo电路
CN106227287B (zh) 具有保护电路的低压差线性稳压器
WO2019048828A1 (en) VOLTAGE REGULATOR
TW201821926A (zh) 穩壓器
CN113031694B (zh) 一种低功耗的低压差线性稳压器及其控制电路
US10969810B2 (en) Voltage regulator with virtual zero quiescent current
CN114115415B (zh) 一种低压差线性稳压电路
CN115129102B (zh) 低压差线性稳压器电路及电源管理芯片
TWI779372B (zh) 低壓降穩壓器及其控制方法
CN219960577U (zh) 射频前端电路
Bhardwaj et al. LDO with low quiescent current OTA and capacitance scaling circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150121