JP2008017625A - 半導体装置とスイッチング電源装置 - Google Patents
半導体装置とスイッチング電源装置 Download PDFInfo
- Publication number
- JP2008017625A JP2008017625A JP2006186370A JP2006186370A JP2008017625A JP 2008017625 A JP2008017625 A JP 2008017625A JP 2006186370 A JP2006186370 A JP 2006186370A JP 2006186370 A JP2006186370 A JP 2006186370A JP 2008017625 A JP2008017625 A JP 2008017625A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power mosfet
- temperature
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】効率向上を実現した半導体装置とスイッチング電源装置を提供する。
【解決手段】第1パワーMOSFETを構成する第1半導体チップ、第2パワーMOSFETを構成する第2半導体チップ及び第3半導体チップとを1つのパッケージに搭載する。上記第3半導体チップは、上記第1、第2パワーMOSFETを相補的に駆動する駆動回路を含み、上記駆動回路から出力される駆動信号の電圧レベルに温度上昇に対応して上昇させる温度依存性を持たせる電圧制御手段を設ける。
【選択図】図1
【解決手段】第1パワーMOSFETを構成する第1半導体チップ、第2パワーMOSFETを構成する第2半導体チップ及び第3半導体チップとを1つのパッケージに搭載する。上記第3半導体チップは、上記第1、第2パワーMOSFETを相補的に駆動する駆動回路を含み、上記駆動回路から出力される駆動信号の電圧レベルに温度上昇に対応して上昇させる温度依存性を持たせる電圧制御手段を設ける。
【選択図】図1
Description
この発明は、半導体装置とスイッチング電源装置に関し、例えば、高電圧を低電圧に変換するスイッチング電源装置及びそれに好適な半導体装置に適用して有効な技術に関するものである。
トランス式同期整流コンバータの例としては、特開2001−346380、特開2001−008444がある。
特開2001−346380
特開2001−008444
スイッチング電源装置では,低価格・小型・高効率・低電圧・大電流が求められる。そのため,スイッチ素子には安価で低オン抵抗(低Ron)・低Qgd(低ゲートチャージ電荷量)のNチャネル型のパワーMOSFET(以下、NMOSと略す)が使用される場合が多い。図16に、本願発明に先立って検討された降圧型スイッチング電源のブロック図が示されている。同図のスイッチング電源では、PWM信号(パルス幅制御信号)によりスイッチ制御される高電位側スイッチMOSFETQ1を通してインダクタLの入力側に電流を供給し、インダクタLの出力側と回路の接地電位との間に出力キャパシタ(コンデンサ)Cを設けて、出力電圧Vout を得る。上記インダクタLと接地電位との間には、低電位側スイッチMOSFETQ2が設けられる。このMOSFETQ2は、上記MOSFETQ1がオフ状態にされたときのインダクタLの入力側を回路の接地電位に電圧クランプさせる。上記MOSFETQ1とQ2は交互にオンしており、その中点電圧Vswは0Vと入力電圧Vinとを往復する波形となる。出力電圧Vout の安定化はPWMのデューティ(Duty)を調整することによって達成される。具体的には図示しないPWMコントローラを使用し、出力電圧Vout に応じたPWM信号を生成してドライバDVICに与える。
上記スイッチング電源装置としては、システム制御ユニットの負荷電流に合わせた出力電流を得るようにするため様々な出力特性を持つようにできることが必要である。したがって、高耐圧、高効率で大きな出力電流が得られる上記出力素子Q1、Q2と、それを駆動する上記駆動回路DVICとを別々の半導体チップで形成して1つのパッケージに搭載してパワー半導体装置DRMOSを構成し、PWM等のような制御信号を形成するコントロールICとをシステム制御ユニット等の実装基板上で組み合わせて構成することが便利である。この構成では、1つのコントロールICに対して、1ないし複数個の上記パワー半導体装置DRMOSを組み合わせて、必要な出力電流特性を持つ電源装置を得ることができる。
上記駆動回路DVICに設けられた内部回路の動作電圧を形成するために、例えば入力電圧Vinを降圧して5V程度の定電圧を形成する電源回路5VREGが設けられる。論理回路CLOGは、上記PWM信号を受けて、上記出力素子Q1、Q2が同時オン状態にならないようなデッドタイムの駆動信号を形成する。駆動回路DV1,DV2は、上記論理回路CLOGで形成された駆動信号に対応して上記MOSFETQ1、Q2のスイッチ制御を行う。上記定電圧回路5VREGは、このような内部回路CLOG、DV1,DV2の動作電圧を形成する。上記電源回路5VREGは、内部回路の動作安定化等のために、例えばバンドギャップ回路を用いた安定化電源回路とされる。
電源回路5VREGは、上記のようなバンドギャップ基準電圧源等の温度補正された定電圧を基に安定化電源電圧を形成する。このようなバンドギャップ基準電圧を用いた電源回路で形成された電源電圧の温度係数の範囲は±数ppm/℃〜±数十ppm/℃(≒±数十μV/℃〜±数百μV/℃)程度である。これに対して、上記パワーMOSFETQ1、Q2及びドライパチップDVICは、同一パッケージ内にあるため発熱によってチップ温度が同程度に上昇する。一方、パワーMOSFETQ1,Q2のオン抵抗Ronは正の温度係数を持つており、その抵抗値はパワーMOSFETQ1、Q2の耐圧等に左右されるが、30V程度の耐圧を持つパワーMOSFETでは+5000ppm/℃(温上昇100℃で1.5倍)にもなる。従って、スイッチング電源装置の大電流動作時は、チップの発熱によってパワーMOSFETQ1、Q2のオン抵抗値Ronが増加するため、そこでの導通損失が増大するという問題が生じる。なお、導通損失が増大するとその損失によりチップの温度が更に上がって悪循環になり、最終的なチップ温度は、発熱と放熱のバランスポイントで落ち着くことなる。
本発明の目的は、効率向上を実現した半導体装置とスイッチング電源装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、第1パワーMOSFETを構成する第1半導体チップ、第2パワーMOSFETを構成する第2半導体チップ及び第3半導体チップとを1つのパッケージに搭載する。上記第3半導体チップは、上記第1、第2パワーMOSFETを相補的に駆動する駆動回路とを含み、上記駆動回路から出力される駆動信号の電圧レベルに温度上昇に対応して上昇させる温度依存性を持たせる電圧制御手段を設ける。
大電流動作時でのチップの発熱による温度上昇に対応してパワーMOSFETの駆動電圧レベルを大きくしてオン抵抗値Ronの増加による同通損失を防いで効率向上を図ることができる。
図1には、この発明に係る半導体装置の一実施例の全体ブロック図が示されている。特に制限されないが、同図で太い実線で囲まれた部分は、マルチチップ構成の半導体装置とされる。つまり、点線で示したような2つのパワーMOSFETQ1,Q2及び細い実線で示された駆動回路DVICがそれぞれ半導体チップとされ、1つのパッケージに搭載される。上記パワーMOSFETQ1,Q2が形成される半導体チップには、それぞれボディイダイオード(寄生ダイオード)D1,D2が形成されている。上記パワーMOSFETQ1は、ドレインが入力電圧端子VINに接続され、高電位側とされる。上記パワーMOSFETQ2は、低電位側とされて、そのソースは、スイッチングノイズの影響を軽減するために独立した外部接地端子PGNDに接続される。そして、上記MOSFETQ1のソースと上記MOSFETQ2のドレインが出力端子SWに接続される。
入力電圧端子VINからは約12Vのような入力電圧供給される。特に制限されないが、電源端子VDDが設けられる。この電源端子VDDは、外部で上記入力電圧端子VINと接続されて上記入力電圧12Vのような入力電圧を供給することができる。この他の任意電圧を上記電源端子VDDから供給する構成としてもよい。上記電源端子VDDから供給される電圧は、駆動回路DVICに設けられた電源回路REGの動作電圧とされる。この電源回路REGは、後述するような基準電圧回路と増幅回路からなり、約5Vのような内部電圧VREGを形成する。この実施例では、電源回路REGに温度検出回路TSが設けられており、後述するように上記電源回路REGの出力電圧VREGに温度依存性を持つようにされる。
例えば、電源回路REGは、上記入力電圧端子VINから12Vのような高電圧を受けて約5Vのような内部電圧VREGを形成する。外部端子REG5は、上記内部電圧VREGを安定化させるキャパシタを接続する端子とされる。上記駆動回路DVICの内部電圧VREGは、一方において上記高電位側MOSFETQ1と低電位側MOSFETQ2のスイッチ制御信号を形成する論理回路CLOGと、上記低電位側MOSFETQ2のゲートに供給される駆動信号を形成するドライバDV2との動作電圧とされる。論理回路CLOGは、外部端子PWMから入力されたPWM信号を受けて、上記駆動回路DV1、DV2の入力に伝えるスイッチ制御信号を形成する。これらのスイッチ制御信号は、上記スイッチMOSFETQ1とQ2の切り換わりにおいて、同時にオン状態とならないようなデットタイムが設定される。
上記内部電圧VREGは、他方においてショットキーダイオードSBDを通して外部端子BOOTに伝えられる。この外部端子BOOTと、上記出力端子SWにはブートストラップ容量CBが設けられる。上記内部電圧VREGは、上記出力端子SWがロウレベルのとき、言い換えるならば、スイッチMOSFETQ1がオフ状態でスイッチMOSFETQ2がオン状態のときに上記ブートストラップ容量CBをプリチャージする。そして、上記スイッチMOSFETQ2がオフ状態にされ、MOSFETQ1がオン状態にされるとき、出力端子SWの電圧上昇に対して上記ブートストラップ容量CBのプリチャージ電圧分だけ昇圧された電圧が上記端子BOOTから供給されて、上記スイッチMOSFETQ1を駆動するドライバDV1の動作電圧として用いられる。これにより、MOSFETQ1のゲート電圧は、ソース電位(SW)に対して上記ブートストラップ容量CBに保持された上記内部電圧VREGが供給され、MOSFETQ1のしきい値電圧分の電圧ロスなく、入力電圧端子VINから供給される12Vのような高い電圧をそのまま出力させることができる。厳密には、MOSFETQ1のゲート,ソース間に印加される上記電圧VREGには、ショットキーダイオードSBDの順方向電圧分だけ電圧ロスがあるが、小さいので無視することができる。
図2には、この発明に係る半導体装置を用いたスイッチング電源装置の一実施例のブロック図が示されている。この実施例は、前記図16と同様に入力電圧VINを降圧した出力電圧を形成する、いわゆる降圧型スイッチング電源装置に向けられている。特に制限されないが、入力電圧VINは、約12Vのような比較的高い電圧とされ、出力電圧Vout は約1.3V程度の低い電圧とされる。上記出力電圧Vout は、前記図16のコントロールICに相当する制御回路CONTに設けられた分圧回路により分圧され、そこに設けられたバンドギャップ回路等で形成された基準電圧とエラーアンプにより比較され、その出力信号により上記出力電圧Vout 1.3VにするためのPWM信号が形成される。この実施例では、前記図1に示したパワー半導体装置DRMOSと制御回路CONTを構成するコントロールICとをCPU、メモリ装置のようなシステム制御ユニット等の実装基板上で組み合わせて簡単にスイッチング電源装置を得ることができる。CBは前記説明したブートストラップ容量である。
図3には、図2のスイッチング電源装置における負荷電流Iout と各チップの温度Tの関係を説明する特性図が示されている。図4で示すとおり、負荷電流Iout の増大に対応してパワーMOSFETQ1、Q2及びドライバチップDVICは、その発熱によって同一パッケージ内にあるためにチップ温度が同程度に上昇する。
図4には、パワーMOSFETのオン抵抗Ronと温度Tの関係を説明するための特性図が示されている。パワーMOSFETのオン抵抗Ronは、傾きSrv(mΩ/℃)のような正の温度特性を持つ。上記温度特性は、パワーMOSFETの耐圧等に左右されるが、30V程度のパワーMOSFETでは+5000ppm/℃程度(温上昇100℃で1.5倍)にもなる。従って、パワーMOSFETの大電流動作時は、チップの発熱によってパワーMOSFETのオン抵抗Ronが増加するため、そこでの導通損失が増大する。また、導通損失が増大するとその損失によりチップの温度が更に上がっていくという悪循環になる。最終的なチップ温度は、発熱と放熱のバランスポイントで落ち着くことになる。
図5には、図1の電源回路REGの出力電圧VREGと温度Tの関係を説明するための特性図が示されている。この実施例の電源回路REGは、出力電圧VREGは、傾きSvt(V/℃)のような正の温度特性を持つ。理想的には、上記温度係数をSvt(V/℃)はSvt≒Srt/Srvに設定すると、パワーMOSFETQ1、Q2のオン抵抗Ronの温度係数を相殺できる。Srt:パワーMOSFETQ1、Q2のオン抵抗Ronの温度係数(mΩ/℃)、Srv:パワーMOSFETQ1、Q2のオン抵抗のゲート駆動電圧(5V近辺)依存係数(mΩ/V)である。
図6には、パワーMOSFETQ1、Q2のゲート電圧とオン抵抗Ronとの関係を説明するための特性図が示されている。パワーMOSFETの特性上、ゲート駆動電圧が高い方がオン抵抗Ronが低くなる性質をもつ。したがって、ゲート駆動電圧を増加させることで、温度上昇によって増加するオン抵抗Ronの増加分を相殺することができる。
ゲートドライブ損失はfsw・Ciss ・Vgs2 で示され、ゲート駆動電圧Vgsの2乗に比例し負荷電流Iout には依存しない。Ciss はパワーMOSFETの入力容量、fswはスイッチング周波数、Vgsはゲート駆動電圧である。したがって、軽負荷時(=温度低い時)におけるゲートドライブ損失は、全体損失に対する割合が大きく、これを無視できない。しかし、大電流時(=温度が高い時)では、無視できるほどの小さい損失である(他の損失が大きく無視できる) 。よって、温度とともにゲート駆動電圧をあげた方が軽負荷時の効率が低下しないので得策といえる。逆にいえば、単純にパワーMOSFETのゲート電圧を高くすると、軽負荷時でのゲートドライブ損失の割合が大きくなるという問題が生じて、効率的ではない。
例えば、入力容量2000pF、6000pFの2つのパワーMOSFETQ1、Q2をスイッチング周波数1MHz、ドライブ電圧5Vの条件で駆動する場合、ドライブ損失は0.2Wになり、2Aの軽負荷時の場合、全体損失の1/4程度を占めるのでドライブ損失の増加は効率低下を招く。一方、負荷電流25Aでは全体損失のおおよそ3%程度であり、その損失増加は微々たるもので無視できるものとなる。
この発明は、ドライバチップDVICとパワーMOSFETQ1,Q2を―体化したパワー半導体装置DRMOSのような製品に対してメリットが大きい。なぜならば、ディスクリート部品で構成したスイッチング電源装置では、ドライバICとパワーMOSFETがそれぞれ個別にボード基板上で実装される。このため、ドライバICとパワーMOSFETとの間にある程度の距離ができ、ドライバDVICとパワーMOSFETQ1とQ2の温度上昇が図3で示すように同時に上がり難くなり温度特性の設定が難しくなる。
図7には、パワーMOSFETの一実施例の説明図が示されている。同図には、パワーMOSFETの断面とそれに対応した等価回路素子が例示的に示されている。半導体チップを構成する半導体基板1は、例えばn+型のシリコン単結晶の半導体層からなり、その上層に形成された、例えばn−型のシリコン単結晶からなるエピタキシャル層2とを有している。このエピタキシャル層2の主面の素子形成領域には、p型ウェル3が形成される。単位トランジスタセルは、例えばトレンチゲート構造のnチャネル型のパワーMOSFETで形成されている。トレンチゲート構造とすることにより、単位トランジスタセルの微細化及び高集積化が可能となっている。上記半導体層1およびn−型のシリコン単結晶からなるエピタキシャル層2は、上記単位トランジスタセルのドレイン領域としての機能を有している。基板1(半導体チップ)の裏面には、図示しないけれどもドレイン電極用Dを構成する例えば金(Au)が形成されている。
エピタキシャル層2中に形成されたp型の半導体領域3は、上記単位トランジスタセルのチャネル形成領域としての機能を有している。さらに、そのp型の半導体領域3の上部に形成されたn+型の半導体領域4は、上記単位トランジスタセルのソース領域としての機能を有している。上記基板1には、その主面から基板の厚さ方向に延びる溝が形成されている。溝は、n+型の半導体領域4の上面からn+型の半導体領域4およびp型の半導体領域3を貫通し、その下層のn型ウェル2中で終端するように形成されている。この溝の底面および側面には、例えば酸化シリコンからなるゲート絶縁膜6が形成されている。また、上記溝内には、上記ゲート絶縁膜6を介して上記ゲート電極5(G)が埋め込まれている。このゲート電極5(G)は、ゲート配線と一体的に形成され電気的に接続されている。上記ゲート配線は、それを覆う絶縁膜に形成された図示しないコンタクトホールを通じて電気的に接続されている。ソース電極Sは、上記n+型の半導体領域4に形成されたアルミニュウム7等により形成される。
上記パワーMOSFETのオン抵抗Ronは、基板抵抗Rsb、エピタキシャル抵抗Rep、チャネル抵抗Rchの各成分に分けることができる。図には示していないが、さらにシリコン以外で決まるものに電極部のアルミニュウムやパッケージのワイヤ抵抗も存在するが同図では省略されている。
図8には、上記パワーMOSFETのオン抵抗の成分比が示されている。オン抵抗の成分比は、パワーMOSFETの耐圧により大きく異なる。例えば、30Vの製品でおおよそRsb:20%、Rep:30%、Rch:50%になり、100Vの製品ではおおよそRsb:5%、Rep:90%、Rch:5%となっている。これらにより、パワーMOSFETのオン抵抗の温度依存性は、各抵抗成分である基板抵抗Rsb、エピタキシャル抵抗Rep、チャネル抵抗Rchのそれぞれの温度依存性の和で決まり、それぞれに対して異なる正の温度係数を持っている。更には、温度係数はその耐圧やチップサイズでよって異なるため、パワーMOSFETの製品毎に異なる温度係数を持つことになる。例を挙げると、30Vの製品では100℃の温度上昇で約1.5倍、100Vの製品では約1.9倍と温度に対して大きく増加する性質を有する。
例えば、30V耐圧のパワーMOSFETのVgs=10V時とVgs=5Vのオン抵抗の成分比は、ゲート印加電圧を低くするとp層にできる反転層の電子密度が低くなるためチャネル抵抗Rchが増加してチャネル抵抗Rchの成分比率が高くなる。したがって、図6で示したように印加するゲート電圧によってオン抵抗Ronが変化するのは、主にチャネル抵抗Rchが変動することに起因する。また、各セル密度やゲート構造等によってもこの変化率(ゲート電圧に対するオン抵抗の変化)が異なる。
図5で示すオン抵抗Ronの温度係数がSrt(mΩ/℃)で、図6で示すオン抵抗Ronのゲート駆動電圧(5V近辺)依存係数がSrv(mΩ/V)として代表すると、図5で示す提案するVRRGの温度係数Svt(V/℃)をSvt=Srt/Srvに設定することで、図9で示すように温度に対してほぼ一定のオン抵抗Ronにすることが出来る。
上記を実際の製品について数値を用いて示すと、以下の通りである。オン抵抗Ronの温度係数がSrt(mΩ/℃)=0.03mΩ/℃(高電位側MOSFETQ1)、0.013mΩ/℃(低電位側MOSFETQ2)とし、オン抵抗Ronのゲート駆動電圧(5V近辺)依存係数がSrv(mΩ/V)=1.0mΩ/V、0.3mΩ/Vとすると、図5で示すVREGの温度係数Svt(V/℃)はSvt=0.03V/℃(高電位側MOSFETQ1)、0.043V/℃(低電位側MOSFETQ2)となる。この値を比率(ppm/℃)に換算すると、高電位側(=0.03V/℃)は6000ppm/℃、低電位側(=0.043V/℃)は8600ppm/℃に相当する。
しかし、上記各値は、オン抵抗Ronを温度Tに対して一定にするための理想値である。実際にはVREGは数百ppm/℃程度であれば、本発明の効果は充分期待できる。実際の本願発明者による実験結果では、VREGの出力電圧の温度係数を120ppm/℃にしただけでも35A時の損失が0.1W程度低減する効果を確認した。したがって、+100ppm/℃以上の温度係数であれば十分な損失低減効果が期待できるものである。ちなみに、バンドギャップ回路を用いた電源回路では、前にも述べたとおり±数ppm/℃〜±数十ppm/℃の小さい範囲にある。
図10には、図1の電源回路の一実施例の回路図が示されている。同図には、電圧検回路も合わせて示されている。電源回路は、基準電圧回路と、増幅回路とから構成される。基準電圧回路は、バンドギャップ基準電圧回路が用いられる。バンドギャップ発生部として、一対のnpn型のバイポーラトランジスタT1、T2と、抵抗Ra ,Rb ,R1,R2及びMOSFETQ10,Q11から構成される。上記トランジスタT1とT2は、トランジスタT1のサイズがトランジスタT2のN倍に大きく形成される。つまり、この実施例では、上記トランジスタT1のサイズを大きく形成することにより、トランジスタT1とT2に同じ電流を流すようにしたとき、トランジスタT2のエミック電流密度がトランジスタさ1のエミッタ電流密度のN倍となるように設定される。
上記トランジスタのエミッタ電流密度差に対応して、トランジスタT1とT2のベース,エミッタ間電圧VBE1 とVBE2 とは、シリコンバンドギャップに対応した定電圧ΔVBEだけトランジスタT2のベース,エミッタ間電圧VBE2 が大きく形成される。トランジスタQ1とQ2のベースを共通にして、トランジスタT1のエミッタに抵抗Ra の一端を接続し、抵抗Ra の他端を上記トランジスタT2のエミッタに接続することより、上記定電圧ΔVBEが抵抗Ra の両端に印加されて、ここで定電流が形成される。上記トランジスタT2のエミッタと回路の接地電位VSSとの間に抵抗Rb が設けられて、トランジスタT1、T2のベースから基準電圧VGを形成する。
特に制限されないが、上記トランジスタT1とT2のコレクタと電源電圧VDDとの間には、同じ抵抗値を持つようにされた抵抗R1とR2と、カレントミラー形態にされたMOSFETQ10とQ11が設けられる。これにより、上記抵抗Ra で形成した定電流を上記トランジスタT1に流すとともにトランジスタT2にも流すようにされる。
上記バンドギャップ回路の動作は、次の通りである。バイポーラトランジスタのベース−エミッタ間電圧VBE1 とVBE2 は、温度に対して負の電圧係数をもつ特性を持っている。これを温度に対して正の電圧係数を定電圧ΔVBEにより補正すれば、温度に依存しない基準電圧VGを得ることができる。上記トランジスタT1とT2は、前記のようにサイズの異なる(N倍の面積or個数)のバイポーラトランジスタである。トランジスタT1とT2のベースに共通電位を与え、トランジスタT1,T2のコレクタ電位が等しくなるように上記抵抗R1,R2及びMOSFETQ10とQ11フィードバックをかけることにより基準電圧VGが得られる。
この実施例の基準電圧回路により発生する基準電圧VGは次の式(1)ように求められる。式(1)の第2項の負の電圧係数を打ち消すように抵抗Ra ,Rb の抵抗値を設定すれば、温度に依存しない基準電圧を得ることができる。式(1)において、Rb , Ra は抵抗(Ω)、qは電子の電荷量(C)Tは温度(K)、kはボルツマン定数、Nはバイポーラトランジスタ(エミッタ面積比)、VBE2 はトランジスタT2のベース・エミッタ間電圧である。
VG=(2Rb /Ra ×kT/q)lnN+VBE2 ……(1)
VG=(2Rb /Ra ×kT/q)lnN+VBE2 ……(1)
上記基準電圧VGは、増幅回路AMPと出力MOSFETQ12及び分圧抵抗R3,R4からなる増幅回路により例えば5Vのように増幅されて出力される。このときのVREGの電圧は、式(2)で示される。
VREG=VG(1+R3/R4) ……(2)
VREG=VG(1+R3/R4) ……(2)
したがって、出力電圧VREGの温度係数を調整するには、式(1)で示すように温度補正されたVGを用い、温度係数の異なる抵抗でR3及びR4を組合わせて構成すれば、その抵抗値の特性比によりVREGの温度係数を調整できる。例えば、R3の温度に対する変化率(微分値)をR3’、R4の温度に対する変化率(微分値)をR4’とすれば、式(2)で示される出力電圧VREGの温度に対する変化率VREG(微分値)は、次式(3)で示される。
VREG’=VG×(R3’・R4−R4’・R3)/R42 ……(3)
VREG’=VG×(R3’・R4−R4’・R3)/R42 ……(3)
上記R3、R4の温度係数を調整するためには、半導体集積回路内の抵抗R3とR4に対して温度係数の異なる抵抗を用いればよい。例えば、抵抗R3とR4に拡散抵抗やポリシリコン抵抗など温度係数の異なる抵抗を組合わせれば、任意の温度係数をもつ抵抗が容易に実現できる。あるいは、式(2)のR3とR4を同じ温度係数の抵抗を用い、式(1)のVGで温度係数を調整してもよい。この場合は、先ほどと同様にRa,Rb の値を調整して温度係数を任意に決めればよい。以上のようにすれば、内部電圧VREGの温度係数を所望の値に自由に設計することができる。
以上の説明では、内部電圧は5Vとして述べてきたが、パワーMOSFETを駆動できる電圧の範囲なら考慮する電圧の大きさは8Vでも12Vでも任意で構わない。負荷電流をIout ,高電位側パワーMOSFETQ1のオン抵抗をRonH 、低電位側パワーMOSFETQ2のオン抵抗をRonL 、高電位側パワーMOSFETQ1のオン時間の割合をDuty とすると、高電位側パワーMOSFETQ1での導通損失はIo2×RonH ×Duty で示し、低電位側パワーMOSFETQ2での導通損失はIo2×RonL ×(1−Duty)で示すことができる。
通常、このスイッチング電源装置分野で用いる30V耐圧品のパワーMOSFETのRonは、100℃上昇でオン抵抗は約1.5倍に増加するので,本発明を適用した場合のRonは温度に対してほぼ一定とすることができ、導通損失は上記式よりRonに比例するので、約1/1.5に低減できる。したがって,負荷電流Iout が大きいときにチップ温度が上昇するため、図11で示すように重負荷での効率が向上する。また、前記図9に示したように温度に対してパワーMOSFETのオン抵抗Ronが一定になることのその他の利点としては、電流センスが温度に対して―定になるという利点がある。
スイッチング電源装置を図2のようにコントローラを用いて構成する際に、負荷の電流Iout をパワーMOSFETQ1、Q2のオン抵抗として検出する場合が多い。この場合,従来のようにオン抵抗Ronが温度によって変わるとその電流Iout の検出値が誤差をもつてしまう。本発明はこの誤差を防ぐ効果も持っている。
図12は、この発明に係る半導体装置の他の一実施例の全体ブロック図が示されている。この実施例では、高電位側パワーMOSFETQ1のみに前記電源回路REGで形成された内部電圧VREGを供給して温度補正を行うようにする。この場合、低電位側パワーMOSFETQ2の駆動電圧は外部電源VLDRVから供給される。このような構成とするものであってもよい。
図13には、この発明に係る半導体装置の他の一実施例の全体ブロック図が示されている。この実施例では、前記図12の実施例とは逆に、低電位側パワーMOSFETQ2のみに前記電源回路REGで形成された内部電圧VREGを供給して前記同様に温度補正を行う。この場合、高電位側パワーMOSFETQ1の駆動電圧は外部電源VDDから供給されるようにしてもよい。
図14には、この発明に係る半導体装置の更に他の一実施例の全体ブロック図が示されている。この実施例では、高電位側パワーMOSFETQ1及び低電位側パワーMOSFETQ2それぞれの駆動電圧に対して,温度係数の異なる電源回路REG1,REG2を設ける。この構成により、高電位側パワーMOSFETQ1及び低電位側パワーMOSFETQ2それぞれに最適な補正電圧で動作させることができる。前記のように実際の製品のオン抵抗の温度係数を示した例でも分かるように高電位側と低電位側でそれぞれオン抵抗の温度依存性が異なる。したがって、高電位側と低電位側を分けることによって、高電位側に適した温度補正値、低電位側に適した温度補正値にそれぞれ分けて設定でき、温度上昇におけるオン抵抗の増加をより精度よく抑制できる利点がある。同図には、パワー半導体装置では、電圧安定化のためのキャパシタを接続する外部端子が省略されているが、必要に応じて設けるようにすればよい。
図15には、この発明に係るスイッチング電源装置の一実施例の概略ブロック図が示されている。前記実施例では、温度補正機能を持つパワー半導体装置を用いてスイッチング電源装置を構成する例を示したが、一般的なディスクリート構成でも本発明を同様に適用できる。パワーMOSFETQ1、Q2が形成される半導体装置IC1,IC2にそれぞれ温度検出回路TS1、TS2を設けて温度を直接モニタし、この温度に対して最適な駆動電圧になるようにモニタした温度に応じた駆動電圧をドライブ用半導体装置DVICに設けられたアナログ加算回路ADD1,ADD2を用いてドライバDV1,DV2の動作電圧を形成する。上記温度検出回路TS1、TS2は、半導体装置IC1,IC2に温度センサを貼り付けるようしたものであってもよい。
この発明は、ドライバICとパワーMOSFETを一体化したマルチチップ構成のパワー半導体装置において効果が発揮しやすい。なぜなら図3で示したようにドライブICとパワーMOSFETは負荷電流に対する温度上昇がほぼ同じであるからである。しかし、図15の実施例のようにディスクリートで構成されたスイッチング電源装置に対しても、パワーMOSFET付近の温度を積極的にモニタし,それに合わせてパワーMOSFETの駆動電圧を上昇させれば本発明と同等の効果を得ることができる。
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、前記温度補正機能を持つ電源回路の具体的回路は、種々の実施形態を採ることができる。また、ドライバDVICにコントロールICの機能を持たせてようにするものであってもよい。この場合には、1つの半導体装置に、インダクタやキャパシタ等の外付部品を接続するだけでスイッチング電源装置を得ることができる。この発明は、パワー半導体装置とスイッチング電源装置に広く利用できる。
Q1,Q2…パワーMOSFET、DVIC…ドライバIC、DV1,DV2…ドライバ、CLOG…論理回路、REG…電源回路、TS…温度検出回路、D1,D2…ボディイダイオード、SBD…ショットキーダイオード、Ra ,Rb ,R1〜R4…抵抗、Q10〜Q12…MOSFET、AMP…増幅回路、L…インダクタ、C…キャパシタ、CB…ブートストラップ容量、CONT…コントロールIC、
1…半導体基板1、2…エピタキシャル層、3…p型ウェル、4…n+型の半導体領域、5…ゲート電極、6…ゲート絶縁膜、7…アルミニュウム。
1…半導体基板1、2…エピタキシャル層、3…p型ウェル、4…n+型の半導体領域、5…ゲート電極、6…ゲート絶縁膜、7…アルミニュウム。
Claims (12)
- 第1半導体チップと、
第2半導体チップと、
第3半導体チップとが1つのパッケージに搭載され、
上記第1半導体チップは、第1パワーMOSFETであり、
上記第2半導体チップは、第2パワーMOSFETであり、
上記第3半導体チップは、
上記第1、第2パワーMOSFETを相補的に駆動する駆動回路とを含み、
上記駆動回路から出力される駆動信号の電圧レベルに温度上昇に対応して上昇させる温度依存性を持たせる電圧制御手段を設けた半導体装置。 - 請求項1において、
上記温度依存性の温度係数は、上記パワーMOSFETのオン抵抗の温度係数をパワーMOSFETのオン抵抗のゲート駆動電圧依存係数で除算した値に設定される半導体装置。 - 請求項1において、
上記温度依存性の温度係数は、+100ppm/℃以上である半導体装置。 - 請求項3において、
上記駆動回路の動作に必要とされる内部電圧を形成する電源回路を更に備え、
上記電圧制御手段は、
上記電源回路を構成する温度補償用第1抵抗と第2抵抗により温度補償された基準電圧を形成する基準電圧発生回路と、
上記基準電圧を異なる温度係数を持つ第3抵抗と第4抵抗の抵抗比により上記温度依存性を持って増幅する増幅回路とからなる半導体装置。 - 請求項3において、
上記駆動回路の動作に必要とされる内部電圧を形成する電源回路を更に備え、
上記電圧制御手段は、
上記電源回路を構成する温度補償用第1抵抗と第2抵抗により上記温度依存性に対応した基準電圧を形成する基準電圧発生回路と、
上記基準電圧を同じ温度係数を持つ第3抵抗と第4抵抗の抵抗比により増幅する増幅回路とからなる半導体装置。 - 請求項4又は5において、
上記第1パワーMOSFET及び第2パワーMOSFETは、Nチャネル型MOSFETであり、
上記駆動回路は、
上記第1パワーMOSFETを駆動する第1駆動回路と、
上記第2パワーMOSFETを駆動する第2駆動回路とからなる半導体装置。 - 請求項6において、
上記第1駆動回路は、上記第1パワーMOSFETがオフ状態で、第2パワーMOSFETがオン状態のときに上記電源回路の出力電圧が一方向性素子を介してブートストラップ容量にプリチャージされ、上記第1パワーMOSFETがオン状態で、第2パワーMOSFETがオフ状態のときに上記ブートストラップ容量のブースト電圧を動作電圧として上記第1パワーMOSFETを駆動し、
上記第2駆動回路は、上記電源回路の出力電圧を動作電圧として上記第2パワーMOSFETを駆動する半導体装置。 - 請求項6において、
上記第1駆動回路は、上記第1パワーMOSFETがオフ状態で、第2パワーMOSFETがオン状態のときに外部端子から上記電源回路に入力される電源電圧が一方向性素子を介してブートストラップ容量にプリチャージされ、上記第1パワーMOSFETがオン状態で、第2パワーMOSFETがオフ状態のときに上記ブートストラップ容量のブースト電圧を動作電圧として上記第1パワーMOSFETを駆動し、
上記第2駆動回路は、上記電源回路の出力電圧を動作電圧として上記第2パワーMOSFETを駆動する半導体装置。 - 請求項7において、
上記電源回路は、上記第1パワーMOSFETに対応した第1温度依存性を持つ第1電源回路と、上記第2パワーMOSFETに対応し、上記第1温度依存性とは異なる第2温度依存性を持つ第2電源回路からなる半導体装置。 - 請求項6において、
上記第1駆動回路は、上記第1パワーMOSFETがオフ状態で、第2パワーMOSFETがオン状態のときに上記電源回路の出力電圧が一方向性素子を介してブートストラップ容量にプリチャージされ、上記第1パワーMOSFETがオン状態で、第2パワーMOSFETがオフ状態のときに上記ブートストラップ容量のブースト電圧を動作電圧として上記第1パワーMOSFETを駆動し、
上記第2駆動回路は、外部端子から入力される電源電圧を動作電圧として上記第2パワーMOSFETを駆動する半導体装置。 - 請求項6において、
上記第1半導体チップは、上記縦型MOS構造のセルの複数個から構成された第1パワーMOSFETであり、
上記第2半導体チップは、上記縦型MOS構造のセルの複数個から構成された第2パワーMOSFETである半導体装置。 - インダクタと、
上記インダクタの出力側と接地電位との間に設けられたキャパシタと、
入力電圧から上記インダクタの入力側に電流を供給する第1半導体装置で構成された第1スイッチ素子と、
上記第1スイッチ素子がオフ状態のときにオン状態となって上記インダクタの入力側を所定電位にする第2半導体装置で構成された第2スイッチ素子と、
上記インダクタの出力側から得られる出力電圧が所望の電圧となるように上記第1及び第2スイッチ素子に供給する駆動信号を形成する第3半導体装置で形成された駆動回路とを備え、
上記第1半導体装置は第1温度検出回路を有し、
上記第2半導体装置は第2温度検出回路を有し、
上記第3半導体装置は、
上記第1スイッチ素子を駆動する第1駆動回路と、
上記第2スイッチ素子を駆動する第2駆動回路を有し、
上記第1駆動回路は、上記第1温度検出回路の出力信号に対応した温度依存性を持つ駆動信号を形成し、
上記第2駆動回路は、上記第2温度検出回路の出力信号に対応した温度依存性を持つ駆動信号を形成するスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006186370A JP2008017625A (ja) | 2006-07-06 | 2006-07-06 | 半導体装置とスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006186370A JP2008017625A (ja) | 2006-07-06 | 2006-07-06 | 半導体装置とスイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008017625A true JP2008017625A (ja) | 2008-01-24 |
Family
ID=39074117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006186370A Pending JP2008017625A (ja) | 2006-07-06 | 2006-07-06 | 半導体装置とスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008017625A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008017620A (ja) * | 2006-07-06 | 2008-01-24 | Renesas Technology Corp | 半導体装置 |
JP2008178200A (ja) * | 2007-01-17 | 2008-07-31 | Denso Corp | 電力用半導体スイッチング回路 |
JP2009219269A (ja) * | 2008-03-11 | 2009-09-24 | Daikin Ind Ltd | 電力変換装置 |
JP2009278793A (ja) * | 2008-05-15 | 2009-11-26 | Denso Corp | 電力用半導体スイッチング回路 |
JP2011049741A (ja) * | 2009-08-26 | 2011-03-10 | Sharp Corp | 半導体装置および電子機器 |
JP2011085470A (ja) * | 2009-10-15 | 2011-04-28 | Furukawa Electric Co Ltd:The | 電流検出装置及び電流検出方法 |
WO2012101822A1 (ja) * | 2011-01-28 | 2012-08-02 | ルネサスエレクトロニクス株式会社 | コントローラ、および半導体システム |
WO2013030933A1 (ja) * | 2011-08-29 | 2013-03-07 | トヨタ自動車株式会社 | 燃料電池システム及び燃料電池車両 |
JP2015133905A (ja) * | 2015-03-26 | 2015-07-23 | ルネサスエレクトロニクス株式会社 | コントローラ |
US9195247B2 (en) | 2012-08-10 | 2015-11-24 | Kabushiki Kaisha Toshiba | DC-DC converter |
JP2016010312A (ja) * | 2014-06-26 | 2016-01-18 | インテル コーポレイション | 高周波オンパッケージ電圧レギュレータ |
JP2017175178A (ja) * | 2016-03-18 | 2017-09-28 | 三菱電機株式会社 | ゲート駆動回路、半導体装置 |
JPWO2017221292A1 (ja) * | 2016-06-20 | 2018-09-20 | 三菱電機株式会社 | 並列駆動回路 |
WO2019038957A1 (ja) * | 2017-08-24 | 2019-02-28 | 三菱電機株式会社 | 制御回路および電力変換装置 |
CN114465454A (zh) * | 2022-04-12 | 2022-05-10 | 安徽威灵汽车部件有限公司 | 自举驱动电路、电机控制器、压缩机和车辆 |
CN115065220A (zh) * | 2022-07-25 | 2022-09-16 | 南京微智新科技有限公司 | 一种用于板卡供电的开关电源电路 |
-
2006
- 2006-07-06 JP JP2006186370A patent/JP2008017625A/ja active Pending
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008017620A (ja) * | 2006-07-06 | 2008-01-24 | Renesas Technology Corp | 半導体装置 |
JP2008178200A (ja) * | 2007-01-17 | 2008-07-31 | Denso Corp | 電力用半導体スイッチング回路 |
JP4636337B2 (ja) * | 2007-01-17 | 2011-02-23 | 株式会社デンソー | 電力用半導体スイッチング回路 |
JP2009219269A (ja) * | 2008-03-11 | 2009-09-24 | Daikin Ind Ltd | 電力変換装置 |
JP2009278793A (ja) * | 2008-05-15 | 2009-11-26 | Denso Corp | 電力用半導体スイッチング回路 |
JP2011049741A (ja) * | 2009-08-26 | 2011-03-10 | Sharp Corp | 半導体装置および電子機器 |
JP2011085470A (ja) * | 2009-10-15 | 2011-04-28 | Furukawa Electric Co Ltd:The | 電流検出装置及び電流検出方法 |
WO2012101822A1 (ja) * | 2011-01-28 | 2012-08-02 | ルネサスエレクトロニクス株式会社 | コントローラ、および半導体システム |
JP5782465B2 (ja) * | 2011-01-28 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | コントローラ、および半導体システム |
US9454197B2 (en) | 2011-01-28 | 2016-09-27 | Renesas Electronics Corporation | Controller and semiconductor system |
WO2013030933A1 (ja) * | 2011-08-29 | 2013-03-07 | トヨタ自動車株式会社 | 燃料電池システム及び燃料電池車両 |
US9606555B2 (en) | 2012-08-10 | 2017-03-28 | Kabushiki Kaisha Toshiba | DC-DC converter |
US9195247B2 (en) | 2012-08-10 | 2015-11-24 | Kabushiki Kaisha Toshiba | DC-DC converter |
JP2016010312A (ja) * | 2014-06-26 | 2016-01-18 | インテル コーポレイション | 高周波オンパッケージ電圧レギュレータ |
US9787188B2 (en) | 2014-06-26 | 2017-10-10 | Intel Corporation | High-frequency on-package voltage regulator |
JP2017195768A (ja) * | 2014-06-26 | 2017-10-26 | インテル コーポレイション | 高周波オンパッケージ電圧レギュレータ |
JP2015133905A (ja) * | 2015-03-26 | 2015-07-23 | ルネサスエレクトロニクス株式会社 | コントローラ |
JP2017175178A (ja) * | 2016-03-18 | 2017-09-28 | 三菱電機株式会社 | ゲート駆動回路、半導体装置 |
JPWO2017221292A1 (ja) * | 2016-06-20 | 2018-09-20 | 三菱電機株式会社 | 並列駆動回路 |
WO2019038957A1 (ja) * | 2017-08-24 | 2019-02-28 | 三菱電機株式会社 | 制御回路および電力変換装置 |
JPWO2019038957A1 (ja) * | 2017-08-24 | 2019-11-07 | 三菱電機株式会社 | 制御回路および電力変換装置 |
US11025245B2 (en) | 2017-08-24 | 2021-06-01 | Mitsubishi Electric Corporation | Power conversion device |
CN114465454A (zh) * | 2022-04-12 | 2022-05-10 | 安徽威灵汽车部件有限公司 | 自举驱动电路、电机控制器、压缩机和车辆 |
CN115065220A (zh) * | 2022-07-25 | 2022-09-16 | 南京微智新科技有限公司 | 一种用于板卡供电的开关电源电路 |
CN115065220B (zh) * | 2022-07-25 | 2024-04-16 | 南京微智新科技有限公司 | 一种用于板卡供电的开关电源电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008017625A (ja) | 半導体装置とスイッチング電源装置 | |
US7859326B2 (en) | Switching power supply device, semiconductor intergrated circuit device and power supply device | |
US7342391B2 (en) | Power supply device and switching power supply device | |
US7466116B2 (en) | Current sensing circuit for a multi-phase DC-DC converter | |
JP5354625B2 (ja) | 半導体装置 | |
JP4895104B2 (ja) | 半導体装置 | |
US8519687B2 (en) | Semiconductor device and power source device with a current detection circuit | |
US7342440B2 (en) | Current regulator having a transistor and a measuring resistor | |
US7768214B2 (en) | Step-up/down regulator circuit and liquid crystal display device incorporating it | |
US11050348B2 (en) | Semiconductor device | |
JP3131364B2 (ja) | チョッパ型レギュレータ回路およびチョッパ型レギュレータic | |
TWI374601B (ja) | ||
JP5937503B2 (ja) | 半導体集積回路およびその動作方法 | |
TW202222017A (zh) | 用於閘極驅動器之啟動電路 | |
JP4311683B2 (ja) | 半導体装置、降圧チョッパレギュレータ、電子機器 | |
US10581329B2 (en) | Synchronous rectification type DC/DC converter | |
JP5947007B2 (ja) | 電源回路 | |
JP2004297965A (ja) | 電源制御用半導体集積回路 | |
TWI548189B (zh) | 用以定標驅動訊號之方法及其電路 | |
JP7438092B2 (ja) | 電圧生成回路および半導体モジュール | |
JP2006280019A (ja) | 電源回路 |