CN218124554U - 应用于降压型dc-dc转换器的频率补偿电路 - Google Patents

应用于降压型dc-dc转换器的频率补偿电路 Download PDF

Info

Publication number
CN218124554U
CN218124554U CN202222230078.5U CN202222230078U CN218124554U CN 218124554 U CN218124554 U CN 218124554U CN 202222230078 U CN202222230078 U CN 202222230078U CN 218124554 U CN218124554 U CN 218124554U
Authority
CN
China
Prior art keywords
pmos tube
tube
voltage
drain electrode
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222230078.5U
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Shuimuxinbang Semiconductor Design Co ltd
Original Assignee
Xi'an Shuimuxinbang Semiconductor Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Shuimuxinbang Semiconductor Design Co ltd filed Critical Xi'an Shuimuxinbang Semiconductor Design Co ltd
Priority to CN202222230078.5U priority Critical patent/CN218124554U/zh
Application granted granted Critical
Publication of CN218124554U publication Critical patent/CN218124554U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

本实用新型公开了一种应用于降压型DC‑DC转换器的频率补偿电路,主要解决现有固定导通时间模式降压型DC‑DC转换器中,工作频率会随着负载电流的增大而增大的问题。该频率补偿电路包括导通时间调制模块和导通时间产生模块。导通时间调制模块根据电感电流采样模块对电感电流的采样电流,将产生导通时间的比较电压信号VTON调制为包含电感电流信息的电压信号VTONMOD,并将其出至导通时间产生模块;导通时间产生模块会用该包含电感电流信息的电压信号VTONMOD代替比较电压信号VTON来产生随负载电流变化的导通时间TONMOD。这样,在负载电流增大时,导通时间也会根据负载电流增大,从而减小工作频率的变化。

Description

应用于降压型DC-DC转换器的频率补偿电路
技术领域
本实用新型涉及应用于电子电路技术领域,涉及模拟集成电路,特别是一种应用于固定导通时间模式降压型DC-DC转换器的频率补偿电路。
背景技术
随着半导体集成电路的迅速发展,降压型DC-DC转换器凭借其效率高、性能稳定、体积小等优点在越来越多的领域中得到了广泛的应用。降压型DC-DC转换器具有多种控制技术,例如:电压模式、电流模式、迟滞模式、固定导通时间模式等。在这些控制模式中,固定导通时间模式凭借其快速的瞬态响应、轻载高效等特点在消费级电子中备受青睐。
图1展示了传统固定导通时间模式降压型DC-DC转换器的主要模块以及外围器件。其中,CIN是输入电源的稳压电容,主要用于减小输入电源的纹波;电感L和输出电容COUT构成LC滤波网络来产生稳定的输出电压;RFBH和RFBL是反馈电阻,通过设置它们的比值可以获得需要的输出电压;负载电阻RL则决定着负载电流的大小。另外,各模块的作用如下:比较器模块比较反馈电压VFB和基准电压VREF,当VFB减小至VREF时,逻辑模块控制驱动模块将高侧功率管MH打开,低侧功率管ML关断;导通时间产生模块产生固定的导通时间,当导通时间结束时,逻辑模块控制驱动模块将高侧功率管MH关断,低侧功率管ML打开;电感电流采样模块(对电感电流进行采样,并将采样后的电流传输到过流比较器和过零比较器;过流比较器会在电感电流过大时直接关断高侧功率管MH以防止过大的电流将芯片损坏;过零比较器会在电感电流快降到零时直接关断低侧功率管ML以防止电感电流倒灌而降低轻载效率。然而,由于高侧功率管MH的导通电阻、低侧功率管ML的导通电阻以及电感的直流电阻的影响,固定导通时间模式降压型DC-DC转换器的工作频率会随着负载电流变化,负载电流越大,工作频率也会越大。这个增大的工作频率会带来额外的开关损耗,同时也会带来更严重的电磁干扰(EMI)问题。
发明内容
本实用新型的目的在于针对已有固定导通时间模式降压型DC-DC转换器的不足,提出一种频率补偿电路,以缓解其工作频率随负载电流的增大而增大的问题,减小固定导通时间模式降压型DC-DC转换器的电磁干扰问题,使DC-DC转换器可以用于更多的应用环境中。
为实现上述目的,本实用新型的频率补偿电路包括导通时间调制模块和导通时间产生模块组成;其特征在于:导通时间调制模块根据电感电流采样模块对电感电流的采样电流,将产生导通时间的比较电压信号VTON调制为包含电感电流信息的电压信号VTONMOD,并将其出至导通时间产生模块;导通时间产生模块会用该包含电感电流信息的电压信号VTONMOD代替比较电压信号VTON来产生随负载电流变化的导通时间。这样,在负载电流变化时,导通时间也会根据负载电流产生一定的变化,从而减小工作频率的变化。
上述导通时间调制模块,包括4个PMOS管M1~M4、1个NMOS管M11、1个误差放大器、1个传输门以及4个电阻R1~R4;其中:
所述第一PMOS管M1~第四PMOS管M4共同构成共源共栅电流镜;所述第一PMOS管M1与第二PMOS管M2的栅极相连并连接至第三PMOS管M3的漏极,其源极共同连接至电源电压VCC,第一PMOS管M1的漏极连接第三PMOS管M3的源极,第二PMOS管M2的漏极连接第四PMOS管M4的源极;所述第三PMOS管M3与第四PMOS管M4的栅极相连并连接偏置电压VB1
所述误差放大器EA的正相输入端连接产生导通时间的比较电压信号VTON,负相输入端与第一NMOS管M11的源极相连,其输出端连接第一NMOS管M11的栅极;该第一NMOS管M11的漏极连接第三PMOS管M3的漏极;
所述第一电阻R1和第二电阻R2串联跨接于第一NMOS管M11的源极与地GND之间;
所述第三电阻R3和第四电阻R4串联跨接于第四NMOS管M4的漏极与地GND之间,该第三电阻R3和第四电阻R4的公共端与电感电流采样模块输出的采样电流IS相连;
所述传输门TG1的输入端与第四PMOS管M4的漏极相连,输出端即为调制后的包含电感电流信息的电压信号VTONMOD
上述导通时间产生模块,包括4个PMOS管M1~M4,1个高压NMOS管M11,2个低压NMOS管M12~M13,1个误差放大器EA,1个传输门TG2,1个比较器,3个电阻RTON、R5、R6,3个电容C1~C3;其中:
所述高压NMOS管M11的漏极通过电阻RTON连接输入电压VIN,其栅极连接使能信号EN,其源极通过电阻R5连接到地GND;所述第一电容C1与电阻R5并联;所述传输门TG2跨接于高压NMOS管M11的源极与误差放大器EA的正相输入端;
所述误差放大器EA的负相输入端连接低压NMOS管M12的源极,输出端连接低压NMOS管M12的栅极,该NMOS管M12的源极通过电阻R6连接到地GND;
所述第二电容C2跨接于误差放大器EA的正相输入端与地GND之间;
所述第一PMOS管M1~第四PMOS管M4共同构成共源共栅电流镜;所述第一PMOS管M1与第二PMOS管M2的栅极相连并连接至第三PMOS管M3的漏极,其源极共同连接至电源电压VCC,第一PMOS管M1的漏极连接第三PMOS管M3的源极,第二PMOS管M2的漏极连接第四PMOS管M4的源极;所述第三PMOS管M3与第四PMOS管M4的栅极相连并连接偏置电压VB2;所述第三PMOS管M3的漏极与低压NMOS管M12的漏极相连;所述第四PMOS管M4的漏极通过第三电容C3连接到地GND;
所述低压NMOS管M13的栅极连接控制信号DH,其源极连接到地GND,其漏极连接第四PMOS管M4的漏极;
所述比较器的正相输入端连接导通时间调制模块输出的调制后的包含电感电流信息的电压信号VTONMOD;负相输入端连接低压NMOS管M13的漏极;其输出端输出TONMOD即为导通时间产生模块的输出电压信号,TONMOD是会随着负载电流变化的导通时间信号。
本实用新型与现有技术相比具有以下优点:
1.本实用新型由于添加了频率补偿电路,使得导通时间会根据负载电流的大小而受到调制,缓解下固定导通时间模式降压型DC-DC转换器的工作频率会随着负载电流增大而增大的问题,扩大了固定导通时间模式降压型DC-DC转换器的应用范围。
附图说明
图1是传统固定导通时间模式降压型DC-DC转换器的架构图;
图2是增加本实用新型的频率补偿电路的固定导通时间模式降压型DC-DC转换器的架构图;
图3是本实用新型的频率补偿电路中导通时间调制模块的电路图;
图4是本实用新型的频率补偿电路中导通时间产生模块的电路图。
具体实施方式
下面结合附图对本实用新型作进一步详细叙述。
如图2所示,本发明的频率补偿电路包括:导通时间调制模块和导通时间产生模块。其中,根据电流采样模块对电感电流的采样电流IS,导通时间调制模块将产生导通时间的比较电压信号VTON调制为包含电感电流信息的电压信号VTONMOD,并将其出至导通时间产生模块;导通时间产生模块会用该包含电感电流信息的电压信号VTONMOD代替比较电压信号VTON来产生随负载电流变化的导通时间TONMOD。其中:
参照图3上述频率补偿电路中的导通时间调制模块,包括4个PMOS管M1~M4、1个NMOS管M11、1个误差放大器、1个传输门以及4个电阻R1~R4;第一PMOS管M1的漏极与第三PMOS管M3的源极连接,第二PMOS管M2的漏极与第四PMOS管M4的源极连接,第一PMOS管M1与第二MOS管M2的栅极相连并连接第三PMOS管M3的漏极,第三PMOS管M3与第四PMOS管M4的栅极相连并连接偏置电压VB1,构成电流镜结构;误差放大器EA的正相输入端连接产生导通时间的比较电压信号VTON,负相输入端与第一NMOS管M11的源极相连,输出端与第一NMOS管M11的栅极相连,构成缓冲器结构;第一NMOS管M11的漏极与PMOS管M3的漏极相连;电阻R1的一端和电阻R2的一端串联连接,电阻R1的另一端接第一NMOS管M11的源极,电阻R2的另一端与地GND相连;电阻R3的一端和电阻R4的一端串联连接,电阻R3的另一端接第四PMOS管M4的漏极,电阻R4的另一端与地GND相连;电阻R1和R2的公共端与电感电流采样模块对电感电流的采样电流IS相连;传输门TG1的输入端与PMOS管M4的漏极相连,输出端即为调制后的包含电感电流信息的电压信号VTONMOD
误差放大器EA与NMOS管M11构成缓冲器结构,结合电阻R1和R2将比较电压信号VTON转换为电流信号;PMOS管M1、M2、M3、M4构成电流镜结构,将VTON转换的电流信号镜像到电阻R3和R4上;电阻R3和R4将VTON转换的电流信号和电流采样模块对电感电流的采样电流IS叠加到一起,通过传输门TG1产生包含电感电流信息的电压信号VTONMOD
上述频率补偿电路中的导通时间产生模块如图4所示,包括4个PMOS管M1~M4,1个高压NMOS管M11,2个低压NMOS管M12~M13,1个误差放大器EA,1个传输门TG2,1个比较器,3个电阻RTON、R5、R6,3个电容C1~C3;电阻RTON的一端连接输入电压VIN,另一端连接高压NMOS管M11的漏极;高压NMOS管M11的栅极连接使能信号EN,源极连接电阻R5和电容C1的公共端;电阻R5的一端和电容C1的一端并联连接,另一端与地GND相连;电容C2的一端与误差放大器EA的正输入端连接,另一端与地GND相连;传输门TG2的输入端与电阻R5和电容C1的公共端连接,输出端与误差放大器EA的正输入端连接;误差放大器EA的负相输入端与低压NMOS管M12的源极相连,输出端与低压NMOS管M12的栅极相连,构成缓冲器结构;电阻R6的一端与低压NMOS管M12的源极连接,另一端与地GND相连;PMOS管M2的漏极与PMOS管M4的源极连接,PMOS管M1的漏极与PMOS管M3的源极连接,PMOS管M2与PMOS管M1的栅极相并连接PMOS管M3的漏极相连;PMOS管M3与PMOS管M4的栅极相连并连接偏置电压VB2相连,构成电流镜结构;电容C3的一端与PMOS管M4的漏极相连,另一端与地GND相连;低压NMOS管M13的漏极与PMOS管M4的漏极相连,栅极与控制信号DH相连,源极与地GND相连;比较器的正相输入端与导通时间调制模块输出的调制后的包含电感电流信息的电压信号VTONMOD相连,负相输入端与PMOS管M4及低压NMOS管M13的漏极相连;比较器的输出TONMOD即为导通时间产生模块的输出电压信号,TONMOD是会随着负载电流变化的导通时间信号。
所述高压NMOS管M11、电阻RTON和电阻R5构成电阻分压网络,通过调整电阻RTON的大小就可以从VIN得到不同的电压分压信号;电容C1、C2以及传输门TG2将VIN的电压分压信号传输至误差放大器EA的正相输入端;误差放大器EA与低压NMOS管M12构成缓冲器结构,结合电阻R6将VIN的电压分压信转换为电流信号;PMOS管M1、M2、M3、M4构成电流镜结构,将VIN的电压分压信转换的电流信号ITON镜像到电容C3上对其充电;低压NMOS管M13由控制信号DH控制对电容C3进行放电;比较器通过将导通时间调制模块输出的包含电感电流信息的电压信号VTONMOD与电容C3上的电压进行比较,最终产生随负载电流变化的导通时间TONMOD
以下简述本实用新型的频率补偿原理:
在固定导通时间模式降压型DC-DC转换器的正常工作过程中,电流采样模块会在低侧功率MOS ML导通时对电感电流进行采样,从而得到采样电流IS。根据电流采样模块对电感电流的采样电流IS,导通时间调制模块将产生导通时间的比较电压信号VTON调制为包含电感电流信息的电压信号VTONMOD
Figure BDA0003812950780000051
通过调整电阻R1、R2、R3、R4的阻值,使它们满足:
R1+R2=R3+R4
那么,包含电感电流信息的电压信号VTONMOD就可以被简化为:
VTONMOD=VTON+IS·R4
在导通时间产生模块中,由于高压NMOS管M11的导通电阻远小于电阻RTON和R5的阻值,导通时间产生模块中对电容C3充电的电流ITON可以被表示为:
Figure BDA0003812950780000052
通过调整电阻R5、R6的阻值,使它们的大小相等,那么,电流ITON可以被简化为:
Figure BDA0003812950780000053
通过充电电流ITON,电容C3的电压会慢慢变大;比较器会将导通时间调制模块输出的包含电感电流信息的电压信号VTONMOD与电容C3上的电压进行比较,最终产生随负载电流变化的导通时间TONMOD
Figure BDA0003812950780000054
由于固定导通时间模式下的导通时间TON恒定,那么输出电压VOUT和占空比D就可以被表示为:
VOUT=D·VSW_H-(1-D)·VSW_L
D=TON/T=TON·FSW
其中,T是转换器的开关周期,FSW是转换器的开关频率。那么,工作频率FSW的表达式如下:
Figure BDA0003812950780000061
可以看出,当实际应用中的输入电压与输出电压确定后,受到寄生电阻的影响,实际的工作频率FSW_actual的表达式如下:
Figure BDA0003812950780000062
根据上式可以看出,如导通时间TON固定,那么工作频率就会随着负载电流的增大而增大。因此,在产生随负载电流变化的导通时间TONMOD后,工作频率FSW_actual就可以被表示为:
Figure BDA0003812950780000063
由于电感电流采样电流IS和电感电流呈线性关系,所以最终的工作频率就可以被表示为:
Figure BDA0003812950780000064
通过调整电容C3、电阻R4和R5的大小,就可以实现对工作频率补偿量的调节,从而将工作频率的变化维持在一个很小的区间内。
以上仅是本实用新型的一个最佳实例,不构成对本发明的任何限制,显然在本发明的构思下,可以对其电路进行不同的变更与改进,但这些均在本发明的保护之列。

Claims (3)

1.一种应用于降压型DC-DC转换器的频率补偿电路,其特征在于:它包括导通时间调制模块和导通时间产生模块;
所述导通时间调制模块根据电感电流采样模块对电感电流的采样电流值,将产生导通时间的比较电压信号VTON调制为包含电感电流信息的电压信号VTONMOD,并将其出至导通时间产生模块;导通时间产生模块采用该包含电感电流信息的电压信号VTONMOD代替比较电压信号VTON来产生随负载电流变化的导通时间;故在负载电流变化时,导通时间也会根据负载电流产生一定的变化,从而减小工作频率的变化。
2.根据权利要求1所述的应用于降压型DC-DC转换器的频率补偿电路,其特征在于导通时间调制模块,包括4个PMOS管M1~M4、1个NMOS管M11、1个误差放大器、1个传输门以及4个电阻R1~R4;
所述第一PMOS管M1~第四PMOS管M4共同构成共源共栅电流镜;所述第一PMOS管M1与第二PMOS管M2的栅极相连并连接至第三PMOS管M3的漏极,其源极共同连接至电源电压VCC,第一PMOS管M1的漏极连接第三PMOS管M3的源极,第二PMOS管M2的漏极连接第四PMOS管M4的源极;所述第三PMOS管M3与第四PMOS管M4的栅极相连并连接偏置电压VB1
所述误差放大器EA的正相输入端连接产生导通时间的比较电压信号VTON,负相输入端与第一NMOS管M11的源极相连,其输出端连接第一NMOS管M11的栅极;该第一NMOS管M11的漏极连接第三PMOS管M3的漏极;
所述第一电阻R1和第二电阻R2串联跨接于第一NMOS管M11的源极与地GND之间;
所述第三电阻R3和第四电阻R4串联跨接于第四NMOS管M4的漏极与地GND之间,该第三电阻R3和第四电阻R4的公共端与电感电流采样模块输出的采样电流IS相连;
所述传输门TG1的输入端与第四PMOS管M4的漏极相连,输出端即为调制后的包含电感电流信息的电压信号VTONMOD
3.根据权利要求1所述的应用于降压型DC-DC转换器的频率补偿电路,其特征在于导通时间产生模块,包括4个PMOS管M1~M4,1个高压NMOS管M11,2个低压NMOS管M12~M13,1个误差放大器EA,1个传输门TG2,1个比较器,3个电阻RTON、R5、R6,3个电容C1~C3;
所述高压NMOS管M11的漏极通过电阻RTON连接输入电压VIN,其栅极连接使能信号EN,其源极通过电阻R5连接到地GND;所述第一电容C1与电阻R5并联;所述传输门TG2跨接于高压NMOS管M11的源极与误差放大器EA的正相输入端;
所述误差放大器EA的负相输入端连接低压NMOS管M12的源极,输出端连接低压NMOS管M12的栅极,该NMOS管M12的源极通过电阻R6连接到地GND;
所述第二电容C2跨接于误差放大器EA的正相输入端与地GND之间;
所述第一PMOS管M1~第四PMOS管M4共同构成共源共栅电流镜;所述第一PMOS管M1与第二PMOS管M2的栅极相连并连接至第三PMOS管M3的漏极,其源极共同连接至电源电压VCC,第一PMOS管M1的漏极连接第三PMOS管M3的源极,第二PMOS管M2的漏极连接第四PMOS管M4的源极;所述第三PMOS管M3与第四PMOS管M4的栅极相连并连接偏置电压VB2;所述第三PMOS管M3的漏极与低压NMOS管M12的漏极相连;所述第四PMOS管M4的漏极通过第三电容C3连接到地GND;
所述低压NMOS管M13的栅极连接控制信号DH,其源极连接到地GND,其漏极连接第四PMOS管M4的漏极;
所述比较器的正相输入端连接导通时间调制模块输出的调制后的包含电感电流信息的电压信号VTONMOD;负相输入端连接低压NMOS管M13的漏极;其输出端输出TONMOD即为导通时间产生模块的输出电压信号,TONMOD是会随着负载电流变化的导通时间信号。
CN202222230078.5U 2022-08-25 2022-08-25 应用于降压型dc-dc转换器的频率补偿电路 Active CN218124554U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222230078.5U CN218124554U (zh) 2022-08-25 2022-08-25 应用于降压型dc-dc转换器的频率补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222230078.5U CN218124554U (zh) 2022-08-25 2022-08-25 应用于降压型dc-dc转换器的频率补偿电路

Publications (1)

Publication Number Publication Date
CN218124554U true CN218124554U (zh) 2022-12-23

Family

ID=84523741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222230078.5U Active CN218124554U (zh) 2022-08-25 2022-08-25 应用于降压型dc-dc转换器的频率补偿电路

Country Status (1)

Country Link
CN (1) CN218124554U (zh)

Similar Documents

Publication Publication Date Title
US11381167B2 (en) Power converter with slope compensation
US8174250B2 (en) Fixed frequency ripple regulator
US20240055988A1 (en) Switching converter and oscillator thereof
TW201217934A (en) Programmable low dropout linear regulator
CN110149049B (zh) 电压转换电路
CN111869072A (zh) 一种电压转换电路的控制电路
CN111245233B (zh) 一种用于降压型开关电源的自适应关断时间产生电路
CN116317551A (zh) 斜坡补偿电路及相关控制电路和方法
CN112290796A (zh) 一种混合架构单电感多输出升降压型dc-dc电源管理电路
CN108900082B (zh) 开关电源变换系统
CN103314514A (zh) 切换模式电力供应器中的效率最优化、经校准无传感器的电力/能量转换
Qu et al. A fully soft switched point-of-load converter for resource constraint drone applications
CN218124554U (zh) 应用于降压型dc-dc转换器的频率补偿电路
US20230328854A1 (en) Dimming method and dimming circuit
CN114944748B (zh) 一种恒定导通时间控制模式转换器的定频控制电路及方法
CN114301283B (zh) 控制器、开关变换器及用于开关变换器的控制方法
CN114337192B (zh) 一种外置功率管补偿方法及电路
CN116488434A (zh) 升降压转换器及其控制电路
CN113394974B (zh) 具有固定频率的cot开关变换器
CN115313844A (zh) 应用于降压型dc-dc转换器的频率补偿电路
CN112799456B (zh) 电压变换电路及方法以及升降压变换电路
CN115296530A (zh) 一种电源管理芯片
CN108599566A (zh) 一种降压型dc-dc变换器自适应斜坡补偿电路
CN110299843B (zh) 一种复合dcdc电路
De Lima et al. A gm-C ramp generator for voltage feedforward control of DC-DC switching regulators

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant