CN116599515A - Boost电路、芯片及电子设备 - Google Patents

Boost电路、芯片及电子设备 Download PDF

Info

Publication number
CN116599515A
CN116599515A CN202310533433.2A CN202310533433A CN116599515A CN 116599515 A CN116599515 A CN 116599515A CN 202310533433 A CN202310533433 A CN 202310533433A CN 116599515 A CN116599515 A CN 116599515A
Authority
CN
China
Prior art keywords
coupled
transistor
pole
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310533433.2A
Other languages
English (en)
Inventor
刘阳
于翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Junying Semiconductor Shanghai Co ltd
Original Assignee
Junying Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Junying Semiconductor Shanghai Co ltd filed Critical Junying Semiconductor Shanghai Co ltd
Priority to CN202310533433.2A priority Critical patent/CN116599515A/zh
Publication of CN116599515A publication Critical patent/CN116599515A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本公开的实施例提供一种BOOST电路、芯片及电子设备，属于集成电路技术领域，解决BOOST电路在大电流时输出电压变大的问题。包括：功率级电路根据控制信号与时钟信号控制上功率管与下功率管的通断，产生BOOST电路的输出电压；占空比调制电路根据差分运算放大电路的输出信号与上功率管的采样电流，产生控制信号，并向功率级电路提供控制信号；负载调整率校正电路根据差分运算放大电路的输出信号产生校正电压，校正电压与负载电流成正相关；差分运算放大电路包括第一同相输入端、第一反相输入端、第二同相输入端、第二反相输入端，第一同相输入端耦接输出电压的反馈电压，第一反相输入端耦接参考电压，第二同相输入端与第二反相输入端之间设置校正电压。

Description

BOOST电路、芯片及电子设备
技术领域
本公开的实施例涉及集成电路技术领域，具体地涉及一种BOOST电路、芯片及电子设备。
背景技术
对于BOOST电路，在下功率管导通期间，当下功率管电流较大时，由于PCB(PrintedCircuit Board，印刷线路板)与封装引线上存在的寄生电阻，导致输出外挂大电容的地与内部功率管的地不共模，两者电压差随下功率管电流的增大而增大，导致BOOST电路的输出电压在大电流时高于正常值，且电流越大，输出电压高于正常值越多。
发明内容
本公开的实施例的目的是提供一种BOOST电路、芯片及电子设备，通过引入负载调整率校正电路，在误差放大器输入端引入与负载电流成正相关的校正电压，通过该校正电压将输出电压降低至正常值，从而提高BOOST电路在全负载范围内尤其是重载时输出电压的精度。
为了实现上述目的，本公开实施例的第一方面，提供了一种BOOST电路，包括：负载调整率校正电路、差分运算放大电路、占空比调制电路和功率级电路。其中，所述功率级电路被配置为根据控制信号与时钟信号控制上功率管与下功率管的通断，产生所述BOOST电路的输出电压；所述占空比调制电路被配置为根据所述差分运算放大电路的输出信号与所述上功率管的采样电流，产生所述控制信号，并向所述功率级电路提供所述控制信号；所述负载调整率校正电路被配置为根据所述差分运算放大电路的输出信号产生校正电压，所述校正电压与负载电流成正相关；所述差分运算放大电路包括第一同相输入端、第一反相输入端、第二同相输入端、第二反相输入端，所述第一同相输入端耦接所述输出电压的反馈电压，所述第一反相输入端耦接参考电压，所述第二同相输入端与所述第二反相输入端之间设置所述校正电压。
在本公开的一些实施例中，所述负载调整率校正电路包括：第一跨导放大器、第一电阻器和第二电阻器，其中，所述第一跨导放大器的同相输入端耦接负载调整率参考电压输入端，所述第一跨导放大器的反相输入端耦接所述差分运算放大电路的输出信号，所述第一跨导放大器的输出端耦接所述差分运算放大电路的第二同相输入端与所述第一电阻器的第一端；所述第一电阻器的第二端耦接所述差分运算放大电路的第二反相输入端与所述第二电阻器的第一端；所述第二电阻器的第二端耦接第二电压端。
在本公开的一些实施例中，所述差分运算放大电路包括：四输入差分运算放大器、第三电阻器和第一电容器，所述第三电阻器的第一端耦接所述四输入差分运算放大器的输出端，所述第三电阻器的第二端耦接所述第一电容器的第一端；所述第一电容器的第二端耦接所述第二电压端。
在本公开的一些实施例中，所述四输入差分运算放大器包括：第二电流源、第三电流源、第四电流源、第五电流源、第六电流源、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第五电阻器和第六电阻器。其中，所述第二电流源的第一端耦接第一电压端，所述第二电流源的第二端耦接所述第一晶体管的第一极和所述第二晶体管的第一极；所述第三电流源的第一端耦接所述第一电压端，所述第三电流源的第二端耦接所述第三晶体管的第一极和所述第四晶体管的第一极；所述第四电流源的第一端耦接所述第一电压端，所述第四电流源的第二端耦接所述第五晶体管的第一极和所述第六晶体管的第一极；所述第五电流源的第一端耦接所述第一电压端，所述第五电流源的第二端耦接所述第十三晶体管的第一极、所述第十三晶体管的控制极、所述第十一晶体管的控制极和第十二晶体管的控制极；所述第六电流源的第一端耦接所述第一电压端，所述第六电流源的第二端耦接所述第十四晶体管的第一极、所述第十四晶体管的控制极、所述第九晶体管的控制极和所述第十晶体管的控制极；所述第一晶体管的第二极耦接所述第四晶体管的第二极、所述第六晶体管的控制极和所述第六电阻器的第一端，所述第一晶体管的控制极耦接所述差分运算放大电路的所述第二同相输入端；所述第二晶体管的第二极耦接所述第三晶体管的第二极、所述第五晶体管的控制极和所述第五电阻器的第一端，所述第二晶体管的控制极耦接所述差分运算放大电路的所述第二反相输入端；所述第三晶体管的控制极耦接所述差分运算放大电路的所述第一反相输入端；所述第四晶体管的控制极耦接所述差分运算放大电路的所述第一同相输入端；所述第五晶体管的第二极耦接所述第九晶体管的第二极和所述第十一晶体管的第一极；所述第六晶体管的第二极耦接所述第十晶体管的第二极和所述第十二晶体管的第一极；所述第七晶体管的第一极耦接所述第一电压端，所述第七晶体管的第二极耦接所述第七晶体管的控制极、所述第八晶体管的控制极和所述第九晶体管的第一极；所述第八晶体管的第一极耦接所述第一电压端，所述第八晶体管的第二极耦接第十晶体管的第一极和所述四输入差分运算放大器的输出端；所述第十一晶体管的第二极耦接第二电压端；所述第十二晶体管的第二极耦接所述第二电压端；所述第十三晶体管的第二极耦接所述第二电压端；所述第十四晶体管的第二极耦接所述第二电压端；所述第五电阻器的第二端耦接所述第二电压端；所述第六电阻器的第二端耦接所述第二电压端。
在本公开的一些实施例中，当所述BOOST电路处于负反馈状态时，所述第一同相输入端的电压值与所述第二同相输入端的电压值之和与所述第一反相输入端的电压值与所述第二反相输入端的电压值之和相等。
在本公开的一些实施例中，所述占空比调制电路包括：第一电流源、脉宽调制比较器和第四电阻器，其中，所述第一电流源的第一端耦接第一电压端，所述第一电流源的第二端耦接所述脉宽调制比较器的同相输入端、所述上功率管的采样电流和所述第四电阻器的第一端；所述脉宽调制比较器的反相输入端耦接所述差分运算放大电路的输出信号，所述脉宽调制比较器的输出端耦接所述占空比调制电路的输出端；所述第四电阻器的第二端耦接第二电压端。
在本公开的一些实施例中，所述功率级电路包括：控制模块、上功率管、下功率管和第二跨导放大器。其中，所述控制模块的第一输入端耦接所述占空比调制电路的输出端，所述控制模块的第二输入端耦接时钟信号输入端，所述控制模块的第一输出端耦接所述上功率管的控制极，所述控制模块的第二输出端耦接所述下功率管的控制极，所述控制模块被配置为根据所述控制信号与所述时钟信号，产生控制所述上功率管与所述下功率管的通断信号；所述上功率管的第一极耦接电路输出端与所述第二跨导放大器的正相输入端，所述上功率管的第二极耦接所述下功率管的第一极与所述第二跨导放大器的反相输入端；所述第二跨导放大器的输出端输出所述上功率管的采样电流；所述下功率管的第二极耦接第二电压端。
在本公开的一些实施例中，所述控制模块包括：第一锁存器和第二锁存器，其中，所述第一锁存器的S端耦接所述控制模块的第一输入端，所述第一锁存器的R端耦接所述控制模块的第二输入端，所述第一锁存器的Q端耦接所述控制模块的第一输出端；所述第二锁存器的S端耦接所述控制模块的第一输入端，所述第二锁存器的R端耦接所述控制模块的第二输入端，所述第二锁存器的Q端耦接所述控制模块的第二输出端。
根据本公开的第二方面，提供了一种DCDC芯片。该DCDC芯片包括根据本公开的第二方面所述的BOOST电路。
根据本公开的第三方面，提供了一种电子设备。该电子设备包括根据本公开的第三方面所述的芯片。
本公开的实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开的实施例，但并不构成对本公开的实施例的限制。在附图中：
图1是一种谷值电流模BOOST电路的示例性电路图；
图2是根据本公开的实施例的BOOST电路的示意性框图；
图3是根据本公开的实施例的BOOST电路的示例性电路图；
图4是根据本公开的实施例的BOOST电路中的四输入差分运算放大器的示例性电路图。
附图中的元素是示意性的，没有按比例绘制。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
图1示出了谷值电流模BOOST电路100的示例性电路图。在图1的示例中，电路100包括：误差放大器模块、占空比调制模块和功率级模块。其中误差放大器模块包括：运算放大器EA、补偿电阻Rc和补充电容Cc。占空比调制模块包括脉宽调制比较器PWM_COMP、电阻Rs、直流电流源Idc。功率级模块包括上功率管MH、下功率管ML、电感L、滤波电容Cout、反馈电阻Rfb1、反馈电阻Rfb2、锁存器LH1、锁存器LH2。
其中，上功率管MH导通期间的电感电流回路为：电流从电源Vin出发，经电感L到上功率管MH，流过滤波电容Cout后，到达输出电容与电源Vin的公共接地端GND_PCB。下功率管ML导通期间的电感电流回路为：电流从电源Vin出发，经电感L到下功率管ML，在电路内的接地端GND流过寄生电阻R_PCB产生压降到达输出电容与电源Vin的公共接地端GND_PCB，其中R_PCB为PCB板上输出电容负端的接地与芯片管脚地之间的寄生电阻。
由于运算放大器EA的两个输入端的电压钳位，即FB＝VREF，那么FB相对于电路内的接地端GND的压降为反馈电阻Rfb2的压降与寄生电阻R_PCB的压降之和，反馈电阻Rfb2的压降为FB与公共接地端GND_PCB之间的压降，寄生电阻R_PCB的压降为公共接地端GND_PCB与电路内的接地端GND之间的压降，因此可得到下述公式(1)：
FB-GND_PCB＝VREF+R_PCB*Iind 公式(1)
其中，Iind为电感电流。
那么，电路输出端VOUT相对于公共接地端GND_PCB的压降如下公式(2)所示：
VOUT-GND_PCB＝(FB-GND_PCB)*(1+Rfb1/Rfb2) 公式(2)
由上述分析可知，只有在下功率管导通期间，才有电感电流流过寄生电阻R_PCB导致电路内的接地端GND与公共接地端GND_PCB之间产生的压降，且此压降随电感电流增大而增大，最终导致BOOST电路的输出电压高于所设置的目标值，进而影响BOOST电路的负载调整率。
为了解决BOOST电路在大电流时输出电压变大的问题，在本公开实施例中，图2示出了根据本公开的实施例的BOOST电路200的示意性框图。如图2所示，BOOST电路200可包括：负载调整率校正电路210、差分运算放大电路220、占空比调制电路230和功率级电路240。
负载调整率校正电路210可耦接差分运算放大电路220、负载调整率参考电压输入端REF_LDR、第二电压端V2。所述负载调整率校正电路210被配置为根据所述差分运算放大电路220的输出信号Veaout产生校正电压VAB，所述校正电压VAB与负载电流成正相关。
差分运算放大电路220可耦接负载调整率校正电路210、占空比调制电路230、功率级电路240、参考电压输入端VREF、第一电压端V1、第二电压端V2。差分运算放大电路220包括第一同相输入端、第一反相输入端、第二同相输入端A、第二反相输入端B，所述第一同相输入端耦接所述输出电压的反馈电压VFB，所述第一反相输入端耦接参考电压VREF，所述第二同相输入端与所述第二反相输入端之间设置所述校正电压VAB。
占空比调制电路230可耦接差分运算放大电路220、功率级电路240、第一电压端V1、第二电压端V2。所述占空比调制电路230被配置为根据所述差分运算放大电路220的输出信号Veaout与所述上功率管的采样电流Isns，产生所述控制信号MAIN_TRIP，并向所述功率级电路提供所述控制信号MAIN_TRIP。
功率级电路240可耦接差分运算放大电路220、占空比调制电路230、时钟信号输入端、第一电压端V1、第二电压端V2、电路输出端Vout、第一电压端的公共接地端GND_PCB。所述功率级电路240被配置为根据控制信号MAIN_TRIP与时钟信号CLK控制上功率管与下功率管的通断，产生所述BOOST电路的输出电压。
根据本公开的实施例的BOOST电路通过负载调整率校正电路产生的校正电压部分抵消或全部抵消PCB板上的输出电容与芯片引脚之间的寄生电阻的压降，从而调整BOOST电路的输出电压的精度。
图3示出了根据本公开的实施例的BOOST电路200的示例性电路图。如图3所示，所述负载调整率校正电路210包括：第一跨导放大器G1、第一电阻器R1和第二电阻器R2。其中，所述第一跨导放大器G1的同相输入端耦接负载调整率参考电压输入端REF_LDR，所述第一跨导放大器G1的反相输入端耦接所述差分运算放大电路220的输出信号Veaout，所述第一跨导放大器G1的输出端耦接所述差分运算放大电路220的第二同相输入端与所述第一电阻器R1的第一端。所述第一电阻器R1的第二端耦接所述差分运算放大电路220的第二反相输入端与所述第二电阻器R2的第一端。所述第二电阻器R2的第二端耦接第二电压端V2。
所述差分运算放大电路220可包括：四输入差分运算放大器EA、第三电阻器R3和第一电容器C1。其中，所述第三电阻器R3的第一端耦接所述四输入差分运算放大器EA的输出端，所述第三电阻器R3的第二端耦接所述第一电容器C1的第一端。所述第一电容器C1的第二端耦接所述第二电压端V2。
其中，如图4所示，所述四输入差分运算放大器EA可包括：第二电流源I2、第三电流源I3、第四电流源I4、第五电流源I5、第六电流源I6、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第五电阻器R5和第六电阻器R6。其中，所述第二电流源I2的第一端耦接第一电压端V1，所述第二电流源I2的第二端耦接所述第一晶体管M1的第一极和所述第二晶体管M2的第一极。所述第三电流源I3的第一端耦接所述第一电压端V1，所述第三电流源I3的第二端耦接所述第三晶体管M3的第一极和所述第四晶体管M4的第一极。所述第四电流源I4的第一端耦接所述第一电压端V1，所述第四电流源I4的第二端耦接所述第五晶体管M5的第一极和所述第六晶体管M6的第一极。所述第五电流源I5的第一端耦接所述第一电压端V1，所述第五电流源I5的第二端耦接所述第十三晶体管M13的第一极、所述第十三晶体管M13的控制极、所述第十一晶体管M11的控制极和第十二晶体管M12的控制极。所述第六电流源I6的第一端耦接所述第一电压端V1，所述第六电流源I6的第二端耦接所述第十四晶体管M14的第一极、所述第十四晶体管M14的控制极、所述第九晶体管M9的控制极和所述第十晶体管M10的控制极。所述第一晶体管M1的第二极耦接所述第四晶体管M4的第二极、所述第六晶体管M6的控制极和所述第六电阻器R6的第一端，所述第一晶体管M1的控制极耦接所述差分运算放大电路220的所述第二同相输入端。所述第二晶体管M2的第二极耦接所述第三晶体管M3的第二极、所述第五晶体管M5的控制极和所述第五电阻器R5的第一端，所述第二晶体管M2的控制极耦接所述差分运算放大电路220的所述第二反相输入端。所述第三晶体管M3的控制极耦接所述差分运算放大电路220的所述第一反相输入端。所述第四晶体管M4的控制极耦接所述差分运算放大电路220的所述第一同相输入端。所述第五晶体管M5的第二极耦接所述第九晶体管M9的第二极和所述第十一晶体管M11的第一极。所述第六晶体管M6的第二极耦接所述第十晶体管M10的第二极和所述第十二晶体管M12的第一极。所述第七晶体管M7的第一极耦接所述第一电压端V1，所述第七晶体管M7的第二极耦接所述第七晶体管M7的控制极、所述第八晶体管M8的控制极和所述第九晶体管M9的第一极。所述第八晶体管M8的第一极耦接所述第一电压端V1，所述第八晶体管M8的第二极耦接第十晶体管M10的第一极和所述四输入差分运算放大器EA的输出端。所述第十一晶体管M11的第二极耦接第二电压端V2。所述第十二晶体管M12的第二极耦接所述第二电压端V2。所述第十三晶体管M13的第二极耦接所述第二电压端V2。所述第十四晶体管M14的第二极耦接所述第二电压端V2。所述第五电阻器R5的第二端耦接所述第二电压端V2。所述第六电阻器R6的第二端耦接所述第二电压端V2。
所述占空比调制电路230可包括：第一电流源I1、脉宽调制比较器PWM_COMP和第四电阻器R4。其中，所述第一电流源I1的第一端耦接第一电压端V1，所述第一电流源I1的第二端耦接所述脉宽调制比较器PWM_COMP的同相输入端、所述上功率管MH的采样电流Isns和所述第四电阻器R4的第一端。所述脉宽调制比较器PWM_COMP的反相输入端耦接所述差分运算放大电路220的输出信号，所述脉宽调制比较器PWM_COMP的输出端耦接所述占空比调制电路230的输出端。所述第四电阻器R4的第二端耦接第二电压端V2。
所述功率级电路240可包括：控制模块231、上功率管MH、下功率管ML和第二跨导放大器G2。其中，所述控制模块231的第一输入端耦接所述占空比调制电路230的输出端，所述控制模块231的第二输入端耦接时钟信号输入端CLK，所述控制模块231的第一输出端耦接所述上功率管MH的控制极，所述控制模块231的第二输出端耦接所述下功率管ML的控制极，所述控制模块231被配置为根据所述控制信号MAIN_TRIP与所述时钟信号CLK，产生控制所述上功率管MH与所述下功率管ML的通断信号。所述上功率管MH的第一极耦接电路输出端VOUT与所述第二跨导放大器G2的正相输入端，所述上功率管MH的第二极耦接所述下功率管ML的第一极与所述第二跨导放大器G2的反相输入端。所述第二跨导放大器G2的输出端输出所述上功率管MH的采样电流Isns。所述下功率管ML的第二极耦接第二电压端V2。
所述控制模块241可包括：第一锁存器LH1和第二锁存器LH2。其中，所述第一锁存器LH1的S端耦接所述控制模块241的第一输入端，所述第一锁存器LH1的R端耦接所述控制模块241的第二输入端，所述第一锁存器LH1的Q端耦接所述控制模块241的第一输出端。所述第二锁存器LH2的S端耦接所述控制模块241的第一输入端，所述第二锁存器LH2的R端耦接所述控制模块241的第二输入端，所述第二锁存器LH2的Q端耦接所述控制模块241的第二输出端。
如图3所示，所述四输入差分运算放大器EA的输出端输出输出信号Veaout，在本公开实施例中BOOST电路的负载电流越大则输出信号Veaout越小，通过第一跨导放大器G1将负载调整率参考电压VREF_LDR与输出信号Veaout之间的压降转换成电流，从而该电流流过第一电阻器R1生成校正电压VAB，同时将校正电压VAB反馈至四输入差分运算放大器EA的第二同相输入端与第二反相输入端之间，从而校正了BOOST电路的输出电压的偏差。
另外，所述PCB寄生电阻R_PCB存在于所述第二电压端V2与所述第一电压端的公共接地端GND_PCB之间，当所述下功率管ML导通时，所述PCB寄生电阻R_PCB上的压降与负载电流正相关。通过所述校正电压VAB即可部分抵消或全部抵消所述PCB寄生电阻上的压降。所述第一跨导放大器G1的输出电流为所述负载调整率参考电压VREF_LDR与输出信号Veaout的差值与所述第一跨导放大器G1的跨导Gm相乘的积。而所述校正电压VAB为所述第一跨导放大器G1的输出电流Gm*(VREF_LDR-Veaout)与所述第一电阻器R1的阻值相乘的积R1*Gm*(VREF_LDR-Veaout)。
在图3的示例中，从第一电压端V1输入电源电压，第二电压端V2接地。其中电源电压是低于5V的固定电压源。本领域技术人员应理解，基于上述发明构思对图3所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图3所示的示例不同的设置。
在所述BOOST电路进入负反馈状态之前，参考电压VREF上电较快，但是反馈电压VFB上电较慢，从而导致参考电压VREF与反馈电压VFB之间的压差较大，差分运算放大电路的输出信号Veaout较低，从而脉宽调制比较器的反相输入端输入信号值较低。第一电流源I1与上功率管MH的采样电流Isns之差作为脉宽调制比较器的同相输入端输入的值，当上功率管MH导通时间足够长的时候，采样电流Isns逐渐减小，从而才能保证第一电流源I1与采样电流Isns之间的差值大于输出信号Veaout，从而脉宽调制比较器的输出端输出为高电平。在上功率管MH导通的过程中，BOOST电路的输出电压的反馈电压VFB逐渐增大，从而参考电压VREF与反馈电压VFB之间的压差变小，进而输出信号Veaout变大。根据上面的描述，当BOOST电路逐渐处于负反馈状态时，所述第一同相输入端的电压值，即反馈电压VFB与所述第二同相输入端的电压值VA之和与所述第一反相输入端的电压值，即参考电压VREF与所述第二反相输入端的电压值VB之和相等，即如下公式(3)：
VFB+VA＝VREF+VB 公式(3)
由上述公式(1)与公式(3)可知，由于Veaout随负载电流增大而减小，因此通过Gm*(VREF_LDR-Veaout)来部分或全部抵消R_PCB*Iind的变化，进而实现提高大负载电流情况下BOOST电路的输出电压精度的目的。
本公开的实施例还提供了一种芯片。该芯片包括根据本公开的实施例的BOOST电路。
本公开的实施例还提供了一种电子设备。该电子设备包括根据本公开的实施例的芯片。该电子设备可应用于低电压转高电压设备。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种BOOST电路，其特征在于，包括：负载调整率校正电路、差分运算放大电路、占空比调制电路和功率级电路，
其中，所述功率级电路被配置为根据控制信号与时钟信号控制上功率管与下功率管的通断，产生所述BOOST电路的输出电压；
所述占空比调制电路被配置为根据所述差分运算放大电路的输出信号与所述上功率管的采样电流，产生所述控制信号，并向所述功率级电路提供所述控制信号；
所述负载调整率校正电路被配置为根据所述差分运算放大电路的输出信号产生校正电压，所述校正电压与负载电流成正相关；
所述差分运算放大电路包括第一同相输入端、第一反相输入端、第二同相输入端、第二反相输入端，所述第一同相输入端耦接所述输出电压的反馈电压，所述第一反相输入端耦接参考电压，所述第二同相输入端与所述第二反相输入端之间设置所述校正电压。
2.根据权利要求1所述的BOOST电路，其特征在于，所述负载调整率校正电路包括：第一跨导放大器、第一电阻器和第二电阻器，
其中，所述第一跨导放大器的同相输入端耦接负载调整率参考电压输入端，所述第一跨导放大器的反相输入端耦接所述差分运算放大电路的输出信号，所述第一跨导放大器的输出端耦接所述差分运算放大电路的第二同相输入端与所述第一电阻器的第一端；
所述第一电阻器的第二端耦接所述差分运算放大电路的第二反相输入端与所述第二电阻器的第一端；
所述第二电阻器的第二端耦接第二电压端。
3.根据权利要求1所述的BOOST电路，其特征在于，所述差分运算放大电路包括：四输入差分运算放大器、第三电阻器和第一电容器，所述第三电阻器的第一端耦接所述四输入差分运算放大器的输出端，所述第三电阻器的第二端耦接所述第一电容器的第一端；
所述第一电容器的第二端耦接所述第二电压端。
4.根据权利要求3所述的BOOST电路，其特征在于，所述四输入差分运算放大器包括：第二电流源、第三电流源、第四电流源、第五电流源、第六电流源、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第五电阻器和第六电阻器，
其中，所述第二电流源的第一端耦接第一电压端，所述第二电流源的第二端耦接所述第一晶体管的第一极和所述第二晶体管的第一极；
所述第三电流源的第一端耦接所述第一电压端，所述第三电流源的第二端耦接所述第三晶体管的第一极和所述第四晶体管的第一极；
所述第四电流源的第一端耦接所述第一电压端，所述第四电流源的第二端耦接所述第五晶体管的第一极和所述第六晶体管的第一极；
所述第五电流源的第一端耦接所述第一电压端，所述第五电流源的第二端耦接所述第十三晶体管的第一极、所述第十三晶体管的控制极、所述第十一晶体管的控制极和第十二晶体管的控制极；
所述第六电流源的第一端耦接所述第一电压端，所述第六电流源的第二端耦接所述第十四晶体管的第一极、所述第十四晶体管的控制极、所述第九晶体管的控制极和所述第十晶体管的控制极；
所述第一晶体管的第二极耦接所述第四晶体管的第二极、所述第六晶体管的控制极和所述第六电阻器的第一端，所述第一晶体管的控制极耦接所述差分运算放大电路的所述第二同相输入端；
所述第二晶体管的第二极耦接所述第三晶体管的第二极、所述第五晶体管的控制极和所述第五电阻器的第一端，所述第二晶体管的控制极耦接所述差分运算放大电路的所述第二反相输入端；
所述第三晶体管的控制极耦接所述差分运算放大电路的所述第一反相输入端；
所述第四晶体管的控制极耦接所述差分运算放大电路的所述第一同相输入端；
所述第五晶体管的第二极耦接所述第九晶体管的第二极和所述第十一晶体管的第一极；
所述第六晶体管的第二极耦接所述第十晶体管的第二极和所述第十二晶体管的第一极；
所述第七晶体管的第一极耦接所述第一电压端，所述第七晶体管的第二极耦接所述第七晶体管的控制极、所述第八晶体管的控制极和所述第九晶体管的第一极；
所述第八晶体管的第一极耦接所述第一电压端，所述第八晶体管的第二极耦接第十晶体管的第一极和所述四输入差分运算放大器的输出端；
所述第十一晶体管的第二极耦接第二电压端；
所述第十二晶体管的第二极耦接所述第二电压端；
所述第十三晶体管的第二极耦接所述第二电压端；
所述第十四晶体管的第二极耦接所述第二电压端；
所述第五电阻器的第二端耦接所述第二电压端；
所述第六电阻器的第二端耦接所述第二电压端。
5.根据权利要求1所述的BOOST电路，其特征在于，当所述BOOST电路处于负反馈状态时，所述第一同相输入端的电压值与所述第二同相输入端的电压值之和与所述第一反相输入端的电压值与所述第二反相输入端的电压值之和相等。
6.根据权利要求1所述的BOOST电路，其特征在于，所述占空比调制电路包括：第一电流源、脉宽调制比较器和第四电阻器，
其中，所述第一电流源的第一端耦接第一电压端，所述第一电流源的第二端耦接所述脉宽调制比较器的同相输入端、所述上功率管的采样电流和所述第四电阻器的第一端；
所述脉宽调制比较器的反相输入端耦接所述差分运算放大电路的输出信号，所述脉宽调制比较器的输出端耦接所述占空比调制电路的输出端；
所述第四电阻器的第二端耦接第二电压端。
7.根据权利要求1所述的BOOST电路，其特征在于，所述功率级电路包括：控制模块、上功率管、下功率管和第二跨导放大器，
其中，所述控制模块的第一输入端耦接所述占空比调制电路的输出端，所述控制模块的第二输入端耦接时钟信号输入端，所述控制模块的第一输出端耦接所述上功率管的控制极，所述控制模块的第二输出端耦接所述下功率管的控制极，所述控制模块被配置为根据所述控制信号与所述时钟信号，产生控制所述上功率管与所述下功率管的通断信号；
所述上功率管的第一极耦接电路输出端与所述第二跨导放大器的正相输入端，所述上功率管的第二极耦接所述下功率管的第一极与所述第二跨导放大器的反相输入端；
所述第二跨导放大器的输出端输出所述上功率管的采样电流；
所述下功率管的第二极耦接第二电压端。
8.根据权利要求7所述的BOOST电路，其特征在于，所述控制模块包括：第一锁存器和第二锁存器，
其中，所述第一锁存器的S端耦接所述控制模块的第一输入端，所述第一锁存器的R端耦接所述控制模块的第二输入端，所述第一锁存器的Q端耦接所述控制模块的第一输出端；
所述第二锁存器的S端耦接所述控制模块的第一输入端，所述第二锁存器的R端耦接所述控制模块的第二输入端，所述第二锁存器的Q端耦接所述控制模块的第二输出端。
9.一种DCDC芯片，其特征在于，包括根据权利要求1-8任意一项所述的BOOST电路。
10.一种电子设备，其特征在于，包括根据权利要求9所述的DCDC芯片。
CN202310533433.2A 2023-05-11 2023-05-11 Boost电路、芯片及电子设备 Pending CN116599515A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310533433.2A CN116599515A (zh) 2023-05-11 2023-05-11 Boost电路、芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310533433.2A CN116599515A (zh) 2023-05-11 2023-05-11 Boost电路、芯片及电子设备

Publications (1)

Publication Number Publication Date
CN116599515A true CN116599515A (zh) 2023-08-15

Family

ID=87600187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310533433.2A Pending CN116599515A (zh) 2023-05-11 2023-05-11 Boost电路、芯片及电子设备

Country Status (1)

Country Link
CN (1) CN116599515A (zh)

Similar Documents

Publication Publication Date Title
US10666272B2 (en) COT control circuit and associated DC-DC converter
US7656139B2 (en) Creating additional phase margin in the open loop gain of a negative feedback amplifier system using a boost zero compensating resistor
US7218082B2 (en) Compensation technique providing stability over broad range of output capacitor values
US11444537B2 (en) Power converters and compensation circuits thereof
US10193449B2 (en) Buck voltage converter
US9170588B2 (en) Compensation circuit and switching power supply thereof
CN107656124B (zh) 无需外部采样电阻的Boost负载电流检测电路及方法
US7352161B2 (en) Burst-mode switching voltage regulator with ESR compensation
CN110149049B (zh) 电压转换电路
US20240030817A1 (en) Dynamic biasing circuit for main comparator to improve load-transient and line-transient performance of buck converter in 100% mode
CN115459564A (zh) 开关变换器的控制电路以及开关变换器
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
US11569741B2 (en) Compensation in a voltage mode switch-mode converter
CN116599515A (zh) Boost电路、芯片及电子设备
CN110299843B (zh) 一种复合dcdc电路
CN115483816A (zh) 一种用于开关电源的电感电流纹波片内补偿电路
CN110262610B (zh) 一种功率管的线性稳压器
CN115668092A (zh) 一种用于ldo的瞬态提升电路、芯片系统及设备
CN115877904B (zh) 一种线性稳压电路
CN218124554U (zh) 应用于降压型dc-dc转换器的频率补偿电路
CN116545260A (zh) Dc-dc变换器、芯片及电子设备
CN210985935U (zh) 一种用于恒定导通时间控制模式开关电源的纹波注入电路
CN112783248B (zh) 一种电压调制器及电子设备
US20230018651A1 (en) Regulator circuit and control circuit of dc/dc converter
TWI818432B (zh) 電壓調節電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination