DE102010044924A1

DE102010044924A1 - Elektronische Vorrichtung und Verfahren für diskrete lastadaptive Spannungsregelung

Info

Publication number: DE102010044924A1
Application number: DE102010044924A
Authority: DE
Inventors: Michael Lüders; Ralf Brederlow; Rüdiger Kuhn
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2010-09-10
Filing date: 2010-09-10
Publication date: 2012-03-15
Anticipated expiration: 2030-09-11
Also published as: DE102010044924B4; US20120062197A1

Abstract

Die Erfindung bezieht sich auf eine elektronische Vorrichtung, die einen Spannungsregler zum Bereitstellen einer geregelten Ausgangsspannung an eine elektronische Schaltung und eine Steuerstufe, die gekoppelt ist, um den Spannungsregler zu steuern, umfasst. Die Steuerstufe ist ferner so konfiguriert, dass sie eine Anforderung nach einer Änderung einer Systemkonfiguration der elektronischen Schaltung, die gekoppelt ist, um die Ausgangsspannung des Spannungsreglers zu empfangen, erfasst, einen Aktivitätsfaktor der elektronischen Schaltung für die angeforderte Systemkonfiguration bestimmt, eine Systemtaktfrequenz eines Systemtaktes der elektronischen Schaltung bestimmt, basierend auf dem Aktivitätsfaktor, der Systemtaktfrequenz oder dem Produkt aus beiden einen geforderten Stromtreibpegel des Spannungsreglers bestimmt und den Stromtreibpegel des Spannungsreglers auf den angeforderten Stromtreibpegel einstellt.

Description

GEBIET DER ERFINDUNG
Die Erfindung bezieht sich auf eine elektronische Vorrichtung und ein Verfahren für lastadaptive Spannungsregelung.
HINTERGRUND
Spannungsregler basieren häufig auf analogen Steuerschleifen bzw. Regelkreisen, die die Ausgangsspannung des Spannungsreglers überwachen und steuern, um die Ausgangsspannung innerhalb eines kleinen Fensters um einen Soll-Ausgangsspannungspegel zu halten. Ein Spannungsregler kann entweder ein linearer Spannungsregler oder ein geschalteter Spannungsregler sein.
1 zeigt einen vereinfachten Blockschaltplan eines gemäß dem Stand der Technik verwendeten Spannungsreglers 1. Der Spannungsregler empfängt eine Bezugsspannung VR und stellt eine Ausgangsspannung VO zum Versorgen einer Last bereit. Die Last ist durch eine Stromquelle IL dargestellt, die aus der mit VO bezeichneten Ausgangsspannung einen Arbeitsstrom bzw. Laststrom beschafft. Außerdem ist eine Pufferkapazität CB vorhanden. Die Pufferkapazität hält eine bestimmte Ladungsmenge zur Pufferung eher kurzer Stromspitzen des Laststroms. Je größer der Kapazitätswert der Pufferkapazität CB ist, desto langsamer kann sich der Spannungsregler 1 an Veränderungen des Laststroms anpassen, d. h., dass dann, wenn ein großer Kondensator CB verwendet wird, eine langsame Übergangsfunktion bzw. Sprungantwort des Spannungsreglers möglich ist.
2 zeigt einen vereinfachten Blockschaltplan eines linearen Spannungsreglers. Der lineare Spannungsregler 1 umfasst hauptsächlich einen Operationsverstärker (oder Fehlerverstärker) OP1 und eine Durchschaltvorrichtung M1. Die Durchschaltvorrichtung M1 ist im Allgemeinen ein MOSFET-Transistor, dessen Kanal zwischen den Ausgangsknoten VO und die Versorgungsspannung VDD gekoppelt ist. Die Durchschaltvorrichtung M1 und der Operationsverstärker OP1 bilden einen Regelkreis bzw. eine Rückkopplungsschleife. Der Operationsverstärker OP1 misst die Ausgangsspannung VO, um sie mit einer Bezugsspannung VR zu vergleichen, und erzeugt ein Fehlersignal, das die Durchschaltvorrichtung M1 so moduliert, dass der Ausgangsspannungspegel VO konstant gehalten wird. Die beiden Hauptschwierigkeiten des Entwerfens linearer Spannungsregler sind die Schleifenstabilität und die Sprungantwort.
Um die Schleifenstabilität zu gewährleisten, benötigt die Rückkopplungsschleife eines linearen Spannungsreglers irgendeine Art Kompensation. Unabhängig vom Wert der Lade- bzw. Lastkapazität CB kann die Schleifenstabilität mittels eines Konzeptes erreicht werden, das als gegenüber jeglicher Last stabile LDO-Architektur bezeichnet wird und aus US 6.930.551 B2 sowie der Veröffentlichung "Design Methodology and Circuit Techniques for Any-Load Stable LDOs with Instant Load Regulation and Low Noise", 2008, von Vadim Ivanov bekannt ist. Jedoch wird die Schleifenstabilität entweder durch einen erhöhten Ruhestrom oder eine größere Lastkapazität CL erreicht.
Ein weiteres Merkmal eines linearen Spannungsreglers ist seine Sprungantwort. Die Sprungantwort definiert den für das Einstellen der Ausgangsspannung VO nach einer Änderung des Laststroms IL benötigten Zeitbetrag. Die Ausgangsspannungsveränderung in Antwort auf eine Änderung des Laststroms IL im ungünstigsten Fall ist durch die Reaktions- bzw. Antwortzeit des Regelkreises, einen spezifizierten maximalen Laststrom und den Wert der Lastkapazität bestimmt. Daher kann eine kleinere Ausgangsspannungsveränderung entweder durch einen schnelleren Regelkreis, der einen höheren Ruhestrom erfordert, oder durch eine größere Lastkapazität erreicht werden.
Aus den obigen Überlegungen kann abgeleitet werden, dass die Pufferkapazität, insbesondere der Wert der Pufferkapazität, wesentlich ist für die Stabilität des Regelkreises eines Spannungsreglers. Die Pufferkapazität ist notwendig zum Kompensieren der langsamen Reaktion der Rückkopplungsschleife. Daher wird der Entwurf linearer Regler schwieriger, wenn der Wert der Pufferkapazität geringer ist. Jedoch ist dies bei voll integrierten linearen Spannungsreglern, die nur kleine Kapazitätswerte auf dem Chip ausgeführter Puffer besitzen, im Allgemeinen der Fall.
Dieselben Überlegungen gelten für geschaltete Spannungsregler. Schaltende Spannungsregler schalten die Durchschaltvorrichtung schnell ein und aus. Das Schaltverhältnis des Schalters definiert die Ladungsmenge, die zur Last übertragen wird. Das Schalten und die Ladungsmenge werden durch einen ähnlichen Rückkopplungsmechanismus, wie er von den linearen Spannungsreglern bekannt ist, gesteuert.
Ein Spannungsregler verbraucht eine bestimmte Menge an Ruhestrom. Dieser Ruhestrom dominiert unter Niedriglastbedingungen gegebenenfalls den Gesamtsystemstromverbrauch. Dies ist für Systeme auf Chip (systems-on-chip), die im Allgemeinen verschiedene Betriebsarten bzw. -modi anbieten, besonders relevant. Es gibt beispielsweise einen Aktivmodus, in dem alle Teilstromkreise aktiv sind. Ferner gibt es verschiedene Niedrigleistungsmodi bis hin zu einem Datenretentionsmodus, in dem der Betrieb sämtlicher Teilstromkreise gestoppt ist. Zum anderen soll ein Spannungsregler nicht schneller als notwendig sein, um seinen Leistungsverbrauch niedrig zu halten, und dabei den Ausgangsspannungspegel innerhalb eines gegebenen Sollfensters halten. Daher enthalten gegenwärtige Systeme auf Chip mehrere Spannungsregler, wovon jeder für eine spezifische Betriebsart optimiert ist. Die Hauptnachteile der Lösungen des Standes der Technik sind die komplexen Schaltschemata, die zum Umschalten von einer Betriebsart in die andere erforderlich sind, die relativ lange Zeit, die zum Umschalten von einer Betriebsart in die andere benötigt wird, und die zusätzliche Chipfläche, die für jeden weiteren Spannungsregler benötigt wird.
Gemäß einer anderen herkömmlichen Lösung kann die Stromtreibfähigkeit des Spannungsreglers verringert werden. Dies erfolgt durch Verkleinerung des Ruhestroms eines einzigen Spannungsreglers als Funktion des Laststroms. Konzepte des Standes der Technik, die diesen Lösungsweg gehen, sind bekannt von Yat-Hei Lam und Wing-Hung Ki, "A 0.9 V 0.35 μm Adaptively Biased CMOS LDO Regulator with Fast Transient Response", IEEE International Solid State Circuits Conference (ISSCC), S. 442–443 u. 626, Feb. 2008, und von Yat-Hei Lam, Wing-Hung Ki und Chi-Ling Tsui, "Adaptively-Biased Capacitor-Less CMOS Low Dropout Regulator with Direct Current Feedback", Special Feature Award, University LSI Design Contest, IEEE/ACM 11th Asia and South Pacific Design Automation Conference (SAP-DAC), Yokohama, Japan, S. 104–105, Jan. 2006.
Jedoch besitzen die Lösungen, die in den oben erwähnten Veröffentlichungen offenbart sind, den Nachteil, dass jegliche Adaption des Ruhestroms auf alle Laständerungen reagieren muss, was eine wesentliche Verzögerung einführt und den Steuermechanismus langsam macht. Ferner gibt es zwei unabhängige Regelkreise, was den Ruhestrom erhöht, wobei der Ruhestrom nur geringfügig mit dem Laststrom absinkt.
ZUSAMMENFASSUNG
Es ist eine Aufgabe der Erfindung, einen Spannungsregler zu schaffen, der bei gleicher Pufferkapazität einen niedrigeren Stromverbrauch und eine schnellere Sprungantwort als die Lösungen gemäß dem Stand der Technik besitzt.
Gemäß einem Aspekt der Erfindung wird eine elektronische Vorrichtung geschaffen, die einen Spannungsregler zum Bereitstellen einer geregelten Ausgangsspannung an eine elektronische Schaltung umfasst. Die elektronische Vorrichtung umfasst außerdem eine Steuerstufe, die gekoppelt ist, um den Spannungsregler zu steuern. Die Steuerstufe ist so konfiguriert, dass sie eine Anforderung nach einer Änderung einer Systemkonfiguration der elektronischen Schaltung erfasst. Die elektronische Schaltung ist gekoppelt, um die Ausgangsspannung des Spannungsreglers zu empfangen. Die Steuerstufe kann ferner so konfiguriert sein, dass sie einen Aktivitätsfaktor der elektronischen Schaltung für die angeforderte Systemkonfiguration bestimmt. Alternativ oder zusätzlich zum Aktivitätsfaktor kann die elektronische Vorrichtung so konfiguriert sein, dass sie eine Systemtaktfrequenz des Systemtaktes der elektronischen Schaltung bestimmt. Wenn die Systemtaktfrequenz und der Aktivitätsfaktor verwendet werden, kann die Steuerstufe so konfiguriert sein, dass sie den Aktivitätsfaktor mit der Systemtaktfrequenz multipliziert. Die Steuerstufe kann so konfiguriert sein, dass sie basierend auf der Systemtaktfrequenz, dem Aktivitätsfaktor oder dem Produkt aus dem Aktivitätsfaktor und der Systemtaktfrequenz einen geforderten Stromtreibpegel des Spannungsreglers bestimmt und den Stromtreibpegel des Spannungsreglers auf den angeforderten Stromtreibpegel einstellt. In einem vorteilhaften Aspekt der Erfindung kann die elektronische Vorrichtung so konfiguriert sein, dass sie in Antwort auf einen Aktivitätsfaktor und/oder eine Taktfrequenz der elektronischen Schaltung, die durch den Spannungsregler versorgt werden soll, den Stromtreibpegel des Spannungsreglers in mehreren diskreten Schritten einstellt. Die Lösung gemäß diesen Aspekten der Erfindung kann auch als ”digital verbesserter Regelkreis” bezeichnet werden.
Demgemäß wird ein neuer Lösungsweg zur lastadaptiven Spannungsregelung präsentiert. Die Lösung gemäß der vorliegenden Erfindung verwendet zum Unterstützen des Regelkreises eines Spannungsreglers eine genaue Kenntnis des Systems. Herkömmliche Spannungsregler basieren auf dem Problem, dass die Last eines Spannungsreglers unbekannt ist. Daher muss ein Spannungsregler gemäß dem Stand der Technik für den absoluten maximalen Wert eines Laststroms entworfen sein. Ferner basiert die vorliegende Erfindung auf der Erkenntnis, dass manche elektronische Schaltungen das Vorhersagen des Laststroms erlauben. Wenn die elektronische Schaltung, die durch den Spannungsregler versorgt wird, beispielsweise eine digitale CMOS-Schaltung ist, können bestimmte Annahmen hinsichtlich des geforderten Laststroms getroffen werden. Der Stromverbrauch einer digitalen CMOS-Schaltung besteht im Grunde aus zwei Komponenten. Eine ist der dynamische Strom infolge des Ladens und Entladens der Logikgatter, und die andere ist der Leckstrom bzw. Verluststrom infolge verschiedener nicht idealer Effekte, wo Ströme unter dem Schwellenwert dominieren. Wenn die digitale CMOS-Schaltung aktiviert ist, wird der Gesamtstromverlust von den dynamischen Strömen dominiert. Die dynamischen Ströme hängen linear vom Schaltaktivitätsfaktor (auch als Übergangswahrscheinlichkeit bezeichnet) sowie von der Systemtaktfrequenz ab. Daher kann der Gesamtstromverbrauch vorhergesagt werden und in Antwort auf den Systemtakt und/oder den Aktivitätsfaktor ein Stromtreibpegel für den Spannungsregler bestimmt werden.
In einem Aspekt der Erfindung kann der Spannungsregler so konfiguriert sein, dass er einen einstellbaren Ruhestrom zum Einstellen des Stromtreibpegels besitzt. Im Allgemeinen hängt die Stromtreibfähigkeit eines Spannungsreglers durch innere Komponenten (im Allgemeinen Transistoren) des Spannungsreglers vom Ruhestrom ab. Dies kann dazu verwendet werden, den Ruhestrom zu verringern.
Auf Grundlage der Kenntnis des Systemtaktes und/oder des Aktivitätsfaktors kann der Stromtreibpegel verringert werden.
Gemäß einem weiteren Aspekt der Erfindung kann der Spannungsregler so konfiguriert sein, dass er Transistoren mit einer einstellbaren Kanalbreite besitzt, die in Antwort auf eine Änderung des Stromtreibpegels des Spannungsreglers einzustellen ist. Dieser Aspekt der Erfindung bewirkt, dass die Treibfähigkeit des Spannungsreglers in Antwort auf eine Änderung des Aktivitätsfaktors und/oder des Systemtaktes weiter eingestellt werden kann. Demgemäß werden nicht nur der Ruhestrom, sondern auch die Kanalbreite, d. h. die physikalischen Eigenschaften der Transistoren des Spannungsreglers, eingestellt.
Gemäß einem Aspekt der Erfindung kann die elektronische Schaltung vorteilhafterweise eine digitale CMOS-Schaltungsanordnung sein.
Der Aktivitätsfaktor kann mittels einer in der elektronischen Vorrichtung gespeicherten Nachschlagetabelle bzw. Verweistabelle bestimmt werden. Für eine spezifische Konfiguration der Schaltung kann der Aktivitätsfaktor der Verweistabelle entnommen werden. Die geforderte Stromtreibfähigkeit für einen spezifischen Aktivitätsfaktor und eine Taktfrequenz kann im Voraus bestimmt und in der elektronischen Vorrichtung gespeichert worden sein. Dies sorgt dafür, dass die Sprungantwort des Spannungsreglers gemäß der Erfindung selbst dann, wenn ein vergleichsweise kleiner Pufferkondensator verwendet wird, viel schneller als die Sprungantwort von Spannungsreglern gemäß dem Stand der Technik sein kann.
Der Spannungsregler kann vorteilhafterweise eine erste Spannungsregelungsstufe und eine zweite Regelungsstufe umfassen. Die erste Spannungsregelungsstufe kann dann eine erste Verstärkung besitzen, und die zweite Spannungsregelungsstufe kann eine zweite Verstärkung besitzen. Die erste Verstärkung kann größer als die zweite Verstärkung sein. Ferner kann die erste Spannungsregelungsstufe eine erste Sprungantwort besitzen und die zweite Spannungsregelungsstufe eine zweite Sprungantwort. Die erste Sprungantwort kann dann langsamer als die zweite Sprungantwort sein. Diese Merkmale der zwei Stufen bewirken eine sehr stabile und sehr schnelle Spannungsregelung mit einer vergleichsweise kleinen Bandbreite der Ausgangsspannung.
Die Erfindung schafft außerdem ein Verfahren zum Regeln einer Ausgangsspannung eines Spannungsreglers. Demgemäß wird eine Anforderung nach einer Änderung einer Systemkonfiguration einer elektronischen Schaltung, die gekoppelt ist, um die Ausgangsspannung des Spannungsreglers zu empfangen, erfasst. Ein Aktivitätsfaktor der elektronischen Schaltung für die angeforderte Systemkonfiguration wird bestimmt. Eine Systemtaktfrequenz eines Systemtaktes der elektronischen Schaltung wird bestimmt. Dies wird auf Grundlage des Aktivitätsfaktors und/oder der Systemtaktfrequenz ausgeführt. Der Stromtreibpegel des Spannungsreglers wird dann auf den angeforderten Stromtreibpegel eingestellt. Außerdem kann der Aktivitätsfaktor mit der Systemtaktfrequenz multipliziert werden und anhand des Produktes ein geforderter Stromtreibpegel des Spannungsreglers bestimmt werden.
Weitere Aspekte der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung mit Bezug auf die begleitende Zeichnung worin
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 einen vereinfachen Blockschaltplan eines Spannungsreglers gemäß dem Stand der Technik zeigt,
2 einen vereinfachen Blockschaltplan eines linearen Spannungsreglers gemäß dem Stand der Technik zeigt,
3 einen vereinfachen Blockschaltplan einer elektronischen Schaltung, die einen Spannungsregler, der eine digitale CMOS-Schaltung versorgt, enthält, zeigt,
4 ein vereinfachtes Diagramm, das die Beziehung zwischen dem Aktivitätsfaktor, der Systemtaktfrequenz und dem Laststrom erläutert, zeigt,
5 einen vereinfachen Blockschaltplan einer elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung zeigt,
6 ein vereinfachtes Diagramm, das den Regelungsmechanismus gemäß Aspekten der Erfindung erläutert, zeigt,
7 einen Ablaufplan gemäß einer Ausführungsform der Erfindung zeigt,
8 einen vereinfachten Schaltplan eines Spannungsreglers gemäß einer Ausführungsform der Erfindung zeigt,
9 einen vereinfachten Schaltplan eines Spannungsreglers gemäß einer Ausführungsform der Erfindung zeigt,
10 eine vereinfachte Darstellung eines Spannungsreglers gemäß einer Ausführungsform der Erfindung zeigt.
GENAUE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
3 zeigt einen vereinfachten Blockschaltplan eines Spannungsreglers 1, der zum Treiben bzw. Ansteuern einer elektronischen Schaltung 2 gekoppelt ist. In 3 ist die elektronische Schaltung eine digitale CMOS-Schaltung. Die CMOS-Schaltung 2 empfängt eine Systemtaktfrequenz f_c und arbeitet in Übereinstimmung mit der Systemtaktfrequenz f_c. Ferner empfängt die CMOS-Schaltung 2 die Ausgangsspannung VO des Spannungsreglers 1, der in Antwort auf eine Bezugsspannung VR eine geregelte Ausgangsspannung VO bereitstellt. Während des Betriebs verbraucht die elektronische Schaltung 2 eine spezifische Menge an Laststrom bzw. Arbeitsstrom IL. Ferner gibt es eine Pufferkapazität CL, die wie oben beschrieben die Stabilität des Spannungsreglers 1 bewirkt.
4 zeigt ein vereinfachtes Diagramm, das die Beziehung zwischen dem Aktivitätsfaktor AF, der Systemtaktfrequenz f_c und dem Laststrom IL erläutert. Demgemäß gibt es eine bestimmte Menge an Verluststrom, der stets vorhanden ist und durch die digitale Schaltung auch dann, wenn sie nicht aktiv ist, verbraucht wird. Ferner nimmt mit zunehmendem Aktivitätsfaktor und/oder mit einer Systemtaktfrequenz der Laststrom IL linear zu. Dies ist im Grunde bei digitalen integrierten Schaltungen immer der Fall. Der Laststrom IL ist eine Funktion und genauer eine lineare Funktion des Produktes aus dem Aktivitätsfaktor und der Systemtaktfrequenz.
5 zeigt eine elektronische Vorrichtung 100, die in Übereinstimmung mit Aspekten der Erfindung ausgeführt ist. Es gibt einen Spannungsregler 1, der eine Bezugsspannung VR empfängt und eine geregelte Ausgangsspannung VO bereitstellt. Die geregelte Ausgangsspannung VO wird dazu verwendet, eine elektronische Schaltung 2 zu versorgen, die eine digitale CMOS-Logik oder eine digitale CMOS-Stufe ist. Die digitale Stufe wird mit einer Systemtaktfrequenz f_c getrieben. Daher verbraucht die elektronische Schaltung 2 eine bestimmte Menge an Strom IL in Übereinstimmung mit der Systemtaktfrequenz und dem Aktivitätsfaktor AF. Ferner gibt es eine Regeleinrichtung bzw. Steuereinheit 3 die in Übereinstimmung mit Aspekten der Erfindung konfiguriert ist. Die Steuereinheit 3 ist gekoppelt, um den Spannungsregler durch ein als Stromtreibfähigkeitssignal CDC bezeichnetes Signal einzustellen. Die Steuereinheit 3 empfängt Betriebszustände bzw. Betriebsbedingungen OC von der CMOS-Logik und verweist außerdem auf Verweistabellen, um Aktivitätsfaktoren der elektronischen Schaltung 2 zu bestimmen. In Antwort auf die empfangenen Betriebsbedingungen OC und die Systemtaktfrequenz f_c werden anhand des Stromtreibfähigkeitssignals CDC die Parameter des Spannungsreglers 1 eingestellt. Die Steuereinheit 3 ist so konfiguriert, dass sie die geforderten Signale CDC in Antwort auf die Systembedingungen (den Aktivitätsfaktor AF und den Systemtakt) der elektronischen Schaltung ausgibt. Das Verwenden der Steuereinheit 3 gemäß der Erfindung und des verbesserten Steuermechanismus zum Einstellen der Stromtreibfähigkeit des Spannungsreglers 1 ermöglicht die Verwendung kleinerer Pufferkondensatoren CB. Ferner kann der Pufferkondensator CB dann Kapazitätswerte besitzen, die es möglich machen, den Pufferkondensator in eine integrierte Schaltung zu integrieren.
6 zeigt ein vereinfachtes Diagramm, das ein Regelungsschema gemäß Aspekten der Erfindung erläutert. In Übereinstimmung mit Aspekten der Erfindung ist der lineare Steuermechanismus in Übereinstimmung mit Aspekten der Erfindung verändert. 6 zeigt mehrere diskrete Schritte S0, S1, S2 und S3, während denen der Laststrom von mehreren diskreten Pegeln L1, L2, L3 und L4 aus vom Strom IL1, L12, L13 auf den Strom IL4 erhöht wird. Wenn das Produkt aus dem Aktivitätsfaktor AF und der Systemtaktfrequenz f_c größer als X0 ist, wird ein erster Pegel L1 mit einer entsprechenden Größe IL1 des Laststroms IL angenommen. Zwischen X0 und X1 wird dieselbe Größe IL1 für den Ausgangsstrom IL aufrechterhalten. Wenn das Produkt aus dem Aktivitätsfaktor AF und der Systemtaktfrequenz f_c X1 übersteigt, wird der Ausgangsstrom IL durch einen Schritt S1 so eingestellt, dass ein Pegel L2 mit einer Größe IL2 des Laststroms IL angenommen wird. Zwischen X1 und X2 wird dieser Pegel aufrechterhalten, bis das Produkt aus dem Aktivitätsfaktor AF und der Systemtaktfrequenz f_c den nächsten Schwellenpegel X2 übersteigt. Zwischen X2 und X3 ist der Ausgangsstrompegel IL3. Oberhalb von X3 ist die Ausgangsstromtreibfähigkeit IL4. Demgemäß wird die Stromtreibfähigkeit des Spannungsreglers in mehreren diskreten Schritten gesteuert. Dies sorgt, verglichen mit Lösungen gemäß dem Stand der Technik, für eine verbesserte Sprungantwort und einen kleineren Leistungsverbrauch. Ferner können kleinere Pufferkondensatoren verwendet werden. Obwohl in dieser Ausführungsform vier Stromtreibpegel gezeigt sind, sind die Anzahl und der Ort von Pegeln sehr flexibel, wobei sie an verschiedene Systemanforderungen angepasst werden können.
7 ist ein Ablaufplan eines in Übereinstimmung mit Aspekten der Erfindung ausgeführten Verfahrens. Im Schritt S1 wird eine Änderung einer Systemkonfiguration der elektronischen Schaltung (digitalen CMOS-Schaltung 2) angefordert. Die Änderung der Systemkonfiguration im Schritt S1 kann beispielsweise eine Aktivierung oder Neukonfigurierung eines Submoduls der Schaltung sein. Im Schritt S3 (auf den Schritt S1 folgend) wird ein Aktivitätsfaktor AF für die angeforderte Systemkonfiguration bestimmt. Dies kann vorteilhafterweise durch Verwendung einer in der elektronischen Vorrichtung gespeicherten Verweistabelle erfolgen. Die Verweistabelle kann während des Entwurfs der elektronischen Schaltung erstellt worden sein.
Parallel zur Bestimmung des Aktivitätsfaktors AF kann eine Anforderung nach einer Änderung der Systemtaktfrequenz f_c vorkommen. Eine solche Änderung der Systemtaktfrequenz oder Bestimmung der Systemtaktfrequenz f_c wird als solche im Schritt S2 ausgeführt. Im Schritt S4 werden die Ergebnisse der Bestimmung des Aktivitätsfaktors AF und der Systemtaktfrequenz f_c multipliziert. Das Produkt gibt einen spezifischen Stromtreibpegel an, auf den der Spannungsregler eingestellt werden soll. Dies wird im Schritt S5 ausgeführt. Der Stromtreibpegel kann auch mittels einer Verweistabelle bestimmt werden, die während der Entwurfszeit erzeugt und in der elektronischen Vorrichtung gespeichert wird. Nach dem Schritt S5 wird entschieden, ob eine Aktualisierung des Stromtreibpegels des Spannungsreglers notwendig ist oder nicht. Dies erfolgt im Schritt S6. Wenn eine Aktualisierung des Stromtreibpegels notwendig ist, wird im Schritt 7 die Stromtreibfähigkeit des Spannungsreglers umgeschaltet. Wenn keine Aktualisierung des Stromtreibpegels erforderlich ist, wird der Stromtreibpegel des Spannungsreglers nicht geändert und im Schritt 8 der digitalen CMOS-Schaltung entweder die Stromtreibpegeländerung oder den Fakt, dass keine Änderung vorkam, quittiert.
Um den geforderten Stromtreibpegel für den Spannungsregler zu bestimmen und den Spannungsregler dementsprechend einzustellen, kann entweder die Systemtaktfrequenz oder der Aktivitätsfaktor individuell verwendet werden.
8 zeigt einen in Übereinstimmung mit Aspekten der vorliegenden Erfindung ausgeführten Spannungsregler 1. Demgemäß enthält der Spannungsregler 1 zwei Stufen. Die erste Stufe enthält einen ersten Operationsverstärker OP1, eine Ruhestromquelle IQ1 und einen Kondensator C1. Die zweite Stufe enthält einen zweiten Operationsverstärker OP2 und eine zweite Ruhestromquelle IQ2. Der erste Operationsverstärker OP1 empfängt an einem positiven Eingang die Bezugsspannung VR. Die negativen Eingänge der Operationsverstärker OP1 und OP2 sind gekoppelt, um die Ausgangsspannung VO zu empfangen. Der Ausgang des Operationsverstärkers OP2 ist mit der Durchschaltvorrichtung M1 gekoppelt. Die Durchschaltvorrichtung M1 ist zwischen die Versorgungsspannung VDD und die Ausgangsspannung VO gekoppelt. Der Ausgang des ersten Operationsverstärkers OP1 ist mit dem positiven Eingang des Operationsverstärkers OP2 gekoppelt. Die Ausgangsspannung ist mit einer Laststromquelle IL, die eine Last repräsentiert, wie beispielsweise einer elektronischen Schaltung 2 (digitalen CMOS-Logik) gekoppelt. Ferner gibt es eine Pufferkapazität CM, die ebenfalls gekoppelt ist, um die Ausgangsspannung VO zu empfangen. Wie oben erwähnt worden ist, kann dieser Pufferkondensator nun hinsichtlich seines Kapazitätswertes wesentlich verkleinert sein, da die Sprungantwort des Spannungsreglers viel schneller ist als ohne den Steuermechanismus gemäß der Erfindung.
9 zeigt einen in Übereinstimmung mit Aspekten der vorliegenden Erfindung ausgeführten Spannungsregler 1. Die in 9 gezeigte Schaltung gleicht im Grunde der in 8 gezeigten Schaltung. Jedoch sind die Ruhestromquellen IQ1 und IQ2 veränderlich. Der Ruhestrom kann nun, wie mit Bezug auf 7 beschrieben worden ist, in Übereinstimmung mit Aspekten der Erfindung in Antwort auf das Produkt aus dem Aktivitätsfaktor und der Systemtaktfrequenz eingestellt werden. Wenn der Aktivitätsfaktor AF und/oder die Systemtaktfrequenz f_c abnehmen, kann auch der Ruhestrom der Operationsverstärker OP1 und OP2 gesenkt werden. Das Signal CDC ist gezeigt in 5.
Die in den 8 und 9 gezeigte Zweistufenkonfiguration ist ein Beispiel für einen Spannungsregler mit niedrigem Abfall, der für die vorliegende Erfindung verwendet werden kann. Der Ruhestrom beider Stufen wird als Funktion des geforderten Stromtreibpegels und daher bei maximalem Laststrom linear verkleinert. In einer Ausführungsform der Erfindung können sechs Treibpegel definiert sein. Beim niedrigsten Pegel L1 ist ein LDO imstande, beispielsweise auf bis zu 312 μA zu treiben, wobei ein Ruhestrom von lediglich 500 nA gezogen wird. Beim höchste Stromtreibpegel L4 kann der LDO imstande sein, mit einem Ruhestrom von 16 μA auf bis zu 10 mA Laststrom zu treiben.
10 zeigt einen vereinfachten Schaltplan eines Spannungsreglers 1 gemäß einer weiteren Ausführungsform der Erfindung. Es gibt einen Operationsverstärker OPX, der mit einem negativen Eingang mit der Ausgangsspannung VO gekoppelt ist. Der positive Eingang des Operationsverstärkers OPX empfängt die Bezugsspannung VR. Der Operationsverstärker OPX ist mit einem Ruhe-Vorspannungsstrom bzw. Ruhe-Biasstrom IQ1 unter Vorspannung gesetzt. Der Ausgabeanschluss des Operationsverstärkers OPX ist mit einem Kondensator C1 gekoppelt. Ferner ist der Ausgang des Operationsverstärkers OPX auch mit einem Gate eines veränderlichen Transistors M4 gekoppelt. Der Kanal des veränderlichen Transistors M4 ist zwischen den Ausgangsknoten VO und eine weitere Vorspannungs- bzw. Biasstromquelle IQ2 gekoppelt. Die Biasstromquellen IQ1 und IQ2 sind beide veränderlich. Die Biasströme oder Ruheströme, die durch die zwei Biasstromquellen IQ1 und IQ2 verschafft werden, werden in Antwort auf das Produkt aus dem Aktivitätsfaktor AF und der Systemtaktfrequenz f_c eingestellt, wie mit Bezug auf 7 und andere Aspekte beschrieben worden ist. Ferner gibt es einen veränderlichen Transistor M3. Das Gate von M3 wird durch einen konstanten Vorspannungs- bzw. Biasspannungspegel VBIAS unter Vorspannung gesetzt. Der Kanal von M3 ist zwischen einen veränderlichen Widerstand, das Gate der Durchschaltvorrichtung M1 und das Gate eines Transistors M2 gekoppelt. Das Gate des Transistors M2 ist außerdem zwischen den Kanal des veränderlichen Transistors M4 und die Biasstromquelle IQ2 gekoppelt. Der Kanal des Transistors M2 ist zwischen den Ausgangsspannungsknoten VO und Erde gekoppelt. Ferner ist die Durchschaltvorrichtung M1 mit ihrem Kanal zwischen den Ausgangsspannungsknoten VO und den Versorgungsspannungspegel VDD gekoppelt. Der veränderliche Widerstand RV ist zwischen den Versorgungsspannungspegel VDD und das Gate der Durchschaltvorrichtung M1 gekoppelt. Auch die Durchschaltvorrichtung M1 ist veränderlich. Hinsichtlich der Transistoren M3, M4 und M1 bezieht sich die veränderliche Gatebreite auf eine einstellbare Breite des Kanals der Transistoren. Dies kann durch mehrere parallele Transistoren umgesetzt sein, die in Übereinstimmung mit einem Signal, das von der in 5 gezeigten Steuerstufe empfangen wird, geschaltet werden. In Übereinstimmung mit 5 ist das Signal zum Einstellen der Biasströme IQ1, IQ2 und der Breite der Kanäle der Transistoren M3, M4 und M1 ein Signal CDC (das in 5 gezeigte Stromtreibfähigkeitssignal). Die elektronische Schaltung 2, die den Laststrom IL definiert, ist durch die Laststromquelle IL repräsentiert. Ferner gibt es eine Pufferkapazität CB, die ebenfalls mit dem Ausgangsknoten VO gekoppelt ist.
10 zeigt einen LDO gemäß Aspekten der Erfindung auf Transistorebene. Die schnelle Stufe kann je nach gefordertem Stromtreibpegel verkleinert sein. Daher können die Breite der zugeordneten Transistoren sowie der Widerstandswert der zugeordneten Widerstände verkleinert sein. In dieser Ausführungsform kann der Widerstand RV ebenso wie die veränderlichen Transistoren und die Biasstromquellen IQ1 und IQ2 in Antwort auf Signale CDC (Stromtreibpegelsignal von der Steuereinheit 3) eingestellt werden.
Für ein System auf Chip sind Systembetriebsparameter des digitalen CMOS wie beispielsweise der Schaltaktivitätsfaktor AF und die Taktfrequenz f_c bekannt. Der Schaltaktivitätsfaktor AF ist hauptsächlich von der Systemkonfiguration, d. h. der Anzahl aktiver Submodule und deren Konfiguration, abhängig. Der betreffende Schaltaktivitätsfaktor AF für jede Systemkonfiguration kann während des Entwurfs der Schaltung ohne weiteres abgeleitet werden. Die Systemtaktfrequenz f_c wird innerhalb des Systems auf Chip erzeugt und ist daher der Steuereinheit wohlbekannt. Daher ermöglicht die Kenntnis des Systembetriebsparameter ein adaptives Festlegen der Stromtreibfähigkeit eines Spannungsreglers und führt daher zu Ruhestromeinsparungen bei Niedriglastbedingungen. Dem System ist eine Steuereinheit hinzugefügt, die die Stromtreibfähigkeit des Spannungsreglers in Abhängigkeit von den Systembetriebsbedingungen festlegt.
Zur praktischen Umsetzung wird eine diskrete Anzahl von Stromtreibpegeln (L1, L2, L3, ...) definiert. Die Anzahl und der Ort der Pegel sind im Allgemeinen flexibel und können bezüglich der verschiedenen Systemanforderungen angepasst werden. Dies ermöglich das Erreichen des niedrigsten Ruhestroms beim niedrigsten Stromtreibpegel und dabei das Bereitstellen des maximalen Laststroms bei den höchsten Stromtreibpegeln.
Die digitale CMOS-Schaltung 2 kann je nach Anwendungsanforderungen entweder die Änderung der Systemkonfiguration oder eine Änderung des Systemtaktes f_c anfordern. Auf Grundlage dieser Anforderungen bestimmt die Steuereinheit den Stromtreibpegel und schaltet falls notwendig den Stromtreibpegel des Spannungsreglers um.
Gemäß der vorliegenden Erfindung ist das Umschalten zwischen den Stromtreibpegeln schnell und unbegrenzt. Es ist möglich, unabhängig vom momentanen Betriebszustand des Spannungsreglers (LDO), innerhalb von weniger als einem Taktzyklus von irgendeinem Stromtreibpegel L1, L2, L3, L4 auf irgendeinen anderen Stromtreibpegel L1 bis L4 umzuschalten.
Obwohl die Erfindung oben mit Bezug auf spezifische Ausführungsformen beschrieben worden ist, ist sie nicht auf diese Ausführungsformen beschränkt, wobei einem Fachmann zweifellos Alternativen einfallen werden, die im Umfang der Erfindung, wie er beansprucht ist, liegen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 6930551 B2 [0005]

Zitierte Nicht-Patentliteratur

”Design Methodology and Circuit Techniques for Any-Load Stable LDOs with Instant Load Regulation and Low Noise”, 2008, von Vadim Ivanov [0005]
Yat-Hei Lam und Wing-Hung Ki, ”A 0.9 V 0.35 μm Adaptively Biased CMOS LDO Regulator with Fast Transient Response”, IEEE International Solid State Circuits Conference (ISSCC), S. 442–443 u. 626, Feb. 2008 [0010]
Yat-Hei Lam, Wing-Hung Ki und Chi-Ling Tsui, ”Adaptively-Biased Capacitor-Less CMOS Low Dropout Regulator with Direct Current Feedback”, Special Feature Award, University LSI Design Contest, IEEE/ACM 11th Asia and South Pacific Design Automation Conference (SAP-DAC), Yokohama, Japan, S. 104–105, Jan. 2006 [0010]

Claims

Elektronische Vorrichtung, mit einem Spannungsregler zum Bereitstellen einer geregelten Ausgangsspannung für eine elektronische Schaltung und einer Steuerstufe, die gekoppelt ist, um den Spannungsregler zu steuern, wobei die Steuerstufe ferner so konfiguriert ist, dass sie eine Anforderung nach einer Änderung einer Systemkonfiguration der elektronischen Schaltung, die gekoppelt ist, um die Ausgangsspannung des Spannungsreglers zu empfangen, erfasst, einen Aktivitätsfaktor der elektronischen Schaltung für die angeforderte Systemkonfiguration bestimmt und/oder eine Systemtaktfrequenz eines Systemtaktes der elektronischen Schaltung bestimmt, basierend auf dem Aktivitätsfaktor, der Systemtaktfrequenz oder dem Produkt aus beiden einen geforderten Stromtreibpegel des Spannungsreglers bestimmt und den Stromtreibpegel des Spannungsreglers auf den angeforderten Stromtreibpegel einstellt.
Elektronische Vorrichtung nach Anspruch 1, wobei die Steuerstufe so konfiguriert ist, dass sie den Aktivitätsfaktor mit der Systemtaktfrequenz multipliziert.
Elektronische Vorrichtung nach Anspruch 1 oder 2, die so konfiguriert ist, dass sie den Stromtreibpegel des Spannungsreglers in Antwort auf einen angeforderten Aktivitätsfaktor und/oder eine Taktfrequenz der elektronischen Schaltung in mehreren diskreten Schritten einstellt.
Elektronische Vorrichtung nach einem vorhergehenden Anspruch, wobei der Spannungsregler so konfiguriert ist, dass er Transistoren umfasst, die eine einstellbare Kanalbreite besitzen, die in Antwort auf eine Änderung des Stromtreibpegels des Spannungsreglers einzustellen ist.
Elektronische Vorrichtung nach einem vorhergehenden Anspruch, wobei die elektronische Schaltung eine digitale CMOS-Schaltungsanordnung ist.
Elektronische Vorrichtung nach einem vorhergehenden Anspruch, wobei der Aktivitätsfaktor mittels einer in der elektronischen Vorrichtung gespeicherten Verweistabelle bestimmt wird.
Elektronische Vorrichtung nach einem vorhergehenden Anspruch, wobei der Spannungsregler eine erste Spannungsregelungsstufe und eine zweite Regelungsstufe umfasst, wobei die erste Spannungsregelungsstufe eine erste Verstärkung besitzt und die zweite Spannungsregelungsstufe eine zweite Verstärkung besitzt und wobei die erste Verstärkung größer ist als die zweite Verstärkung.
Elektronische Vorrichtung nach einem vorhergehenden Anspruch, wobei die erste Spannungsregelungsstufe eine erste Sprungantwort besitzt und die zweite Spannungsregelungsstufe eine zweite Sprungantwort besitzt und wobei die erste Sprungantwort langsamer ist als die zweite Sprungantwort.
Elektronische Vorrichtung nach Anspruch 8, wobei die erste Spannungsregelungsstufe eine erste Sprungantwort besitzt und die zweite Spannungsregelungsstufe eine zweite Sprungantwort besitzt und wobei die erste Sprungantwort langsamer ist als die zweite Sprungantwort.
Verfahren zum Regeln einer Ausgangsspannung eines Spannungsreglers, wobei das Verfahren umfasst: Erfassen einer Anforderung nach einer Änderung einer Systemkonfiguration einer elektronischen Schaltung, die gekoppelt ist, um die Ausgangsspannung des Spannungsreglers zu empfangen, Bestimmen eines Aktivitätsfaktors der elektronischen Schaltung für die angeforderte Systemkonfiguration und/oder Bestimmen einer Systemtaktfrequenz eines Systemtaktes der elektronischen Schaltung, Bestimmen eines geforderten Stromtreibpegels des Spannungsreglers auf Grundlage des Aktivitätsfaktors und/oder der Systemtaktfrequenz und Einstellen des Stromtreibpegels des Spannungsreglers auf den angeforderten Stromtreibpegel.